JP2000065894A - 電子部品の試験方法および電子部品試験装置 - Google Patents
電子部品の試験方法および電子部品試験装置Info
- Publication number
- JP2000065894A JP2000065894A JP10233862A JP23386298A JP2000065894A JP 2000065894 A JP2000065894 A JP 2000065894A JP 10233862 A JP10233862 A JP 10233862A JP 23386298 A JP23386298 A JP 23386298A JP 2000065894 A JP2000065894 A JP 2000065894A
- Authority
- JP
- Japan
- Prior art keywords
- test
- electronic component
- tested
- socket
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
時測定個数を増加させ得る電子部品の試験方法を提供す
る。 【解決手段】試験すべき電子部品ICにテスト信号を入
力し、その応答出力信号に応じて電子部品の良否を判別
する電子部品の試験方法であり、1回目のテストでは、
複数の電子部品からなる電子部品群のそれぞれの電子部
品A1,A2に対して共通のテスト信号を入力し、その
応答信号に応じて、当該テストに供された電子部品群全
体の良否を判別する。2回目のテスト(再検査)では、
第1のテスト工程により不良品と判別された電子部品群
の、それぞれの被試験電子部品A1,A2に対して、互
いに独立したテスト信号をそれぞれ入力し、その応答信
号に応じて、当該テストに供された電子部品A1,A2
ごとの良否を判別する。
Description
子などの各種電子部品(以下、単にICともいう。)を
テストするための電子部品試験装置および電子部品の試
験方法に関し、特にテストヘッド側の端子数が少なくて
もICの同時測定個数を増加させ得る電子部品の試験方
法および電子部品試験装置に関する。
品試験装置では、トレイに収納された多数のICを試験
装置内に搬送し、各ICをテストヘッドに接続されたソ
ケットの端子に押し付け、試験装置本体(テスタ、test
er)に試験を行わせる。そして、試験を終了すると各I
Cをテスト工程から搬出し、試験結果に応じたトレイに
載せ替えることで、良品や不良品といったカテゴリへの
仕分けが行われる。
したり試験済のICを収納するためのトレイ(以下、カ
スタマトレイともいう。)と、ハンドラ内を循環搬送さ
れるトレイ(以下、テストトレイともいう。)とが相違
するタイプのものがあり、この種のハンドラでは、試験
の前後においてカスタマトレイとテストトレイとの間で
ICの載せ替えが行われており、ICをソケットの端子
に接触させてテストを行うテスト工程においては、IC
はテストトレイに搭載された状態でテストヘッドに押し
付けられる。
は、その処理速度または時間当たりの処理個数(試験装
置のスループットをいう。)が大きければ大きいほど好
ましいとされるが、図14にも示されるように、ICの
テストタイムが長い仕様(たとえばメモりICに多
い。)においては、テストヘッドのソケットに同時に押
し付けられるICの個数、すなわち同時測定数にほぼ比
例する。たとえば、同図に示されるようにテストタイム
が長い領域では、32個のICを同時測定するハンドラ
に対して、64個のICを同時測定するものの方がスル
ープットが約2倍になる。したがって、スループットを
高めるためにはICの同時測定数を増加させれば良いこ
とになる。
ためには、テストヘッド側の端子数もそれに応じて増加
させる必要があるので、従来のテストヘッドをそのまま
使用することはできなかった。
の端子とソケットの端子との接続関係を模式的に表した
図であり、従来のハンドラでは、一つのIC(DUT:
Device Under Test )のドライバピンおよび入出力ピン
に対して、テストヘッド側の端子もそれぞれ別個に設け
られていた。したがって、ハンドラ側で実施できるIC
の同時測定数は、テストヘッド側の端子数によって制約
を受け、換言すれば、このテストヘッド側の端子数がハ
ンドラの同時測定数の限界を画していた。
鑑みてなされたものであり、テストヘッド側の端子数が
少なくてもICの同時測定個数を増加させ得る電子部品
の試験方法および電子部品試験装置を提供することを目
的とする。
成するために、本発明の第1の観点によれば、試験すべ
き電子部品にテスト信号を入力し、その応答出力信号に
応じて前記電子部品の良否を判別する電子部品の試験方
法において、複数の電子部品からなる電子部品群の前記
それぞれの電子部品に対して共通のテスト信号を入力
し、その応答信号に応じて、当該テストに供された前記
電子部品群全体の良否を判別する第1のテスト工程と、
前記第1のテスト工程により不良品と判別された電子部
品群の、それぞれの被試験電子部品に対して、互いに独
立したテスト信号をそれぞれ入力し、その応答信号に応
じて、当該テストに供された前記電子部品ごとの良否を
判別する第2のテスト工程と、を有することを特徴とす
る電子部品の試験方法が提供される。
電子部品からなる電子部品群に対して共通のテスト信号
を用いてテストを実行し、その電子部品群全体の良否を
判別する。このとき、電子部品群全体として正常な応答
出力信号が得られたら、それが共通のテスト信号である
かどうかに拘わらず、電子部品群を構成する全ての電子
部品が良品であるといえる。逆に、電子部品群全体とし
て異常な応答出力信号が得られた場合には、その電子部
品群を構成する電子部品の何れが良品で、何れが不良品
であると特定することはできない。
設けられている。すなわち、第2のテスト工程では、第
1のテスト工程により不良品と判別された電子部品群を
構成するそれぞれの電子部品に対して、共通のテスト信
号を用いるのではなく、互いに独立したテスト信号をそ
れぞれ入力する。そして、その応答信号に応じて、当該
テストに供された電子部品ごとの良否を判別する。これ
により、不良と判別された電子部品群の、どの電子部品
が良品で、どの電子部品が不良品であるかを判別するこ
とができる。
を用いて複数の電子部品を同時に試験することができ、
テストヘッドの端子数を増加させなくても電子部品の同
時測定数を増加させることができる。
群に対して不良の判別結果がでたときだけ電子部品単位
で個別に試験を行えばよいので、良品割合が高い場合に
特に有効である。
に限定されず、たとえばメモり系ICにおいて、ドライ
バ端子から入力される番地指定信号の他、入力端子から
入力される入力信号なども含む趣旨である。
ト工程にて共通に入力されるテスト信号の入力方式とし
ては、特に限定されず、たとえば前記電子部品群のそれ
ぞれの電子部品に対して、テストヘッドの共通端子から
並列に入力される。
共通に入力されるテスト信号の入力方式としては、前記
電子部品群のそれぞれの電子部品に対して、テストヘッ
ドの共通端子から選択的に入力される。
路(たとえばソケットボード)を分割することで、一つ
のテストヘッド側の端子を用いて複数の電子部品を同時
に試験することができ、後者の入力方式では、テストヘ
ッド側の端子回路(たとえばパフォーマンスボード)を
分割することで、一つのテストヘッド側の端子を用いて
複数の電子部品を同時に試験することができる。何れの
方式においても、ソケット側とテストヘッド側の何れか
一方を変更すれば、他方はそのまま使用することができ
る。
テスト信号に、前記電子部品群のそれぞれの電子部品に
対して互いに独立して入力される第2のテスト信号を含
んでも良い。
号に、前記電子部品群のそれぞれの電子部品から互いに
独立して出力される応答出力信号を含んでも良い。
をできる限り共通化することにより、テストヘッド側の
端子数を増加させることなく同時測定数を増加させるこ
とにあり、その意味で、共通化できない、たとえば電子
部品群の良否判別にも必須となるテスト信号までを共通
化する趣旨ではない。
おいて、第1および第2のテスト工程にて同時にテスト
される電子部品数は、特に限定されずあらゆる数を含む
趣旨である。特に請求項5記載の発明では、前記第1の
テスト工程にてN個の電子部品が同時にテストされ、前
記第2のテスト工程にてN/2個の電子部品が同時にテ
ストされる(ただしNは自然数)。たとえば第1のテス
ト工程にて64個の電子部品が同時測定され、第2のテ
スト工程にて32個の電子部品が同時測定される。同様
に、第1のテスト工程にて128個、32個、16個の
電子部品を同時測定した場合には、第2のテスト工程に
て64個、16個、8個の電子部品を同時測定する。こ
れらの数は一つの電子部品群を構成する電子部品数に依
存する。
発明の第2の観点によれば、一端が試験すべき電子部品
の端子に接続され、他端がテストヘッドの端子に接続さ
れたICソケットを有する電子部品試験装置において、
前記テストヘッドの少なくとも一つの端子に対して、少
なくとも二つのICソケットの電子部品側の端子を並列
に分割する回路が設けられていることを特徴とする電子
部品試験装置が提供される。
つの端子に対して、少なくとも二つのICソケットの電
子部品側の端子を並列に分割する回路が設けられている
ので、上述した本発明の電子部品の試験方法を用いて試
験を行えば、テストヘッドの端子数を増加させなくても
電子部品の同時測定数を増加させることができる。
限定されず、前記ICソケット側に設けても、あるいは
前記テストヘッド側に設けても良い。分割回路をテスト
ヘッド側に設ける場合には前記分割回路に切替スイッチ
を設けることが好ましい。
分割回路を設けても、一つのテストヘッド側の端子を用
いて複数の電子部品を同時に試験することができ、何れ
においても、ICソケット側とテストヘッド側の何れか
一方を変更すれば、他方はそのまま使用することができ
る。
品のそれぞれを前記ICソケットの電子部品側端子に同
時に接続して、前記分割回路が設けられたICソケット
群ごとの試験結果を求め、不良品と判別された群の電子
部品を、前記一つのICソケット群に対して一つの電子
部品となるように再配列する機構(以下、再検査機構と
もいう。)を有することがより好ましい。
ち、不良品と判別された電子部品群に対して再検査を行
う再検査機構を設けておくことで、最終的な電子部品ご
との良否の判別を自動的に行うことができる。
電子部品試験装置において、電子部品群を構成する電子
部品数は特に限定されず、二以上の全ての自然数が含ま
れる。また、第1および第2のテスト工程にて実行され
る電子部品の同時測定数は、16個,32個,64個,
128個等々、大きければ大きいほどスループットが向
上する点で好ましいといえるが、これらの数字に何ら限
定されず、二以上の全ての自然数を含む趣旨である。
基づいて説明する。図1は本発明の電子部品試験装置1
の実施形態を示す斜視図(便宜上その一部を破断して示
す。)、図2は図1の II-II線に沿う断面図、図3は同
試験装置1における電子部品(以下、単にICまたは被
試験ICともいう。)の取り廻し方法を示す概念図であ
る。なお、図3は本実施形態の電子部品試験装置1にお
ける被試験ICの取り廻し方法を理解するための図であ
って、実際には上下方向に並んで配置されている部材を
平面的に示した部分もある。したがって、その機械的
(三次元的)構造は図1を参照して説明する。
施形態の電子部品試験装置の全体構成を概説する。本実
施形態の電子部品試験装置1は、同図に示すように、被
試験ICを取り廻すためのハンドラ1と、被試験ICが
電気的に接触されるテストヘッド5と、このテストヘッ
ド5にテスト信号を送り、被試験ICのテストを実行す
るテスタ6とから構成されている。
が装着されるチャンバ部100と、これから試験を行な
う被試験ICを格納し、また試験済のICを分類して格
納するIC格納部200と、被試験ICをチャンバ部1
00に送り込むローダ部300と、チャンバ部100で
試験が行なわれた試験済のICを分類して取り出すアン
ローダ部400と、から構成されている。
試験ICに温度ストレスを印加する、いわゆるチャンバ
方式のハンドラ1を例に挙げて本発明を説明するが、本
発明は被試験ICへの温度印加方式には何ら限定され
ず、その他のハンドラにも適用することができる。
たは低温の温度ストレスを与えた状態でICが適切に動
作するかどうかを試験(検査)し、当該試験結果に応じ
てICを分類する装置であって、こうした温度ストレス
を与えた状態での動作テストは、試験対象となる被試験
ICが多数搭載されたカスタマトレイKSTから当該電
子部品試験装置1内を搬送されるテストトレイTSTに
被試験ICを載せ替えて実施される。
0で被試験ICが積み込まれたのちチャンバ部100に
送り込まれ、当該テストトレイTSTに搭載された状態
でチャンバ部100において各被試験ICが試験され
る。そして、試験済の被試験ICがアンローダ部400
に運び出されたのち、当該アンローダ部400において
各被試験ICは試験結果に応じたカスタマトレイKST
に載せ替えられる。
に積み込まれた被試験ICに目的とする高温又は低温の
温度ストレスを与える恒温槽(ソークチャンバ)101
と、この恒温槽101で熱ストレスが与えられた状態に
ある被試験ICをテストヘッドに接触させるテストチャ
ンバ102と、テストチャンバ102で試験された被試
験ICから、与えられた熱ストレスを除去する除熱槽
(アンソークチャンバ)103とで構成されている。
印加した場合は、被試験ICを送風により冷却して室温
に戻し、また恒温槽101で例えば−30℃程度の低温
を印加した場合は、被試験ICを温風またはヒータ等で
加熱して結露が生じない程度の温度まで戻す。そして、
この除熱された被試験ICをアンローダ部400に搬出
する。
び除熱槽103は、テストチャンバ102より上方に突
出するように配置されている。ここで、テストトレイT
STは、ローダ部300で被試験ICを積み込み、恒温
槽101に運び込まれる。図示は省略するが、恒温槽1
01には垂直搬送装置が設けられており、この垂直搬送
装置によって、テストチャンバ102が空くまでの間、
複数枚のテストトレイTSTが支持された状態で待機す
る。そして、この待機中に被試験ICに高温又は低温の
温度ストレスが印加される。
ストヘッド5が配置され、ICソケット510がテスト
チャンバ102内に対して下から臨むようにセットされ
る。そして、このセットされたテストヘッド5の上にテ
ストトレイTSTが運ばれて、複数の被試験ICのそれ
ぞれを複数のICソケット510に電気的に同時に接触
させることにより試験が行われる。試験が終了したテス
トトレイTSTは、除熱槽103で除熱され、ICの温
度を室温に戻したのち、アンローダ部400に排出され
る。
0との間には、図1に示すように基板105が差し渡さ
れ、この基板105にローラコンベアなどからなるテス
トトレイ搬送装置108が装着されている。この基板1
05上に設けられたテストトレイ搬送装置108によっ
て、除熱槽103から排出されたテストトレイTST
は、アンローダ部400およびローダ部300を介して
恒温槽101へ返送される。
示すように、1つのテストトレイTSTに、たとえば4
行×16列(合計64個)の被試験ICが搭載され、テ
ストヘッド5に対して一度に接触せしめられる被試験I
Cは、1回目のテスト時には64個のICが同時測定さ
れ(図7参照)、再検査モード時には32個のICが同
時測定される(図9参照)。この測定手順については後
述する。
付された例えば識別番号と、テストトレイTSTの内部
で割り当てられた被試験ICの番号で決まるアドレスに
記憶される。なお、本発明では、こうした手順での試験
方法に何ら限定されず、その他の手順で試験を行っても
良い。
イTSTとテストヘッド5の構造は以下のようになって
いる。図5は図2のテストヘッド5を示す詳細断面図、
図6は図5の VI-VI線に沿う断面図である。
ッド本体501の上部に、コネクタ502aを介してベ
ースボード502が装着されており、このベースボード
502の上部に、Z軸方向に若干の上下動が可能なスペ
ース柱502bを介してスペーシングフレーム503が
設けられている。
は、ソケットボードスペーサ504を介して、ソケット
ボード505が設けられ、さらにこの上部には、サブソ
ケットボードスペーサ513を介してサブソケットボー
ド511が設けられている。
ード505との間は、複数本の同軸ケーブル506によ
って接続され、ソケットボード505とサブソケットボ
ード511との間は、中継ターミナル512によって接
続されている。
向かって見た断面図であり、同図ではY軸方向に2組の
ソケットボード505およびサブソケットボード511
のみが示されているが、実際の4行×16列のテストヘ
ッド5には、Y軸方向に4組のソケットボード505お
よびサブソケットボード511が設けられている。
向かって見た断面図であり、同図ではX軸方向に1組の
ソケットボード505およびサブソケットボード511
のみが示されているが、実際の4行×16列のテストヘ
ッド5には、X軸方向に8組のソケットボード505お
よびサブソケットボード511が設けられている。
ICソケット510および必要に応じてソケットガイド
514が設けられている。ICソケット510は、被試
験ICの入出力端子に接触する複数のコンタクトピンを
有し、サブソケットボード511の上面に形成されたラ
ンド等に接続される。また、ソケットガイド514は、
被試験ICをICソケット510のコンタクトピンに接
触させる際に、当該被試験ICを位置決めするためのガ
イドであり、場合によっては省略することもできる。
試験前ICストッカ201と、試験の結果に応じて分類
された被試験ICを格納する試験済ICストッカ202
とが設けられている。
ストッカ202は、図1に示すように、枠状のトレイ支
持枠203と、このトレイ支持枠203の下部から侵入
して上部に向って昇降可能とするエレベータ204とか
ら構成されている。トレイ支持枠203には、カスタマ
トレイKSTが複数積み重ねられて支持され、この積み
重ねられたカスタマトレイKSTがエレベータ204に
よって上下に移動される。
これから試験が行われる被試験ICが格納されたカスタ
マトレイKSTが積層されて保持される一方で、試験済
ICストッカ202には、試験を終えた被試験ICが適
宜に分類されたカスタマトレイKSTが積層されて保持
されている。
試験済ICストッカ202とは同じ構造とされているの
で、試験前ICストッカ201と試験済ICストッカ2
02とのそれぞれの数を必要に応じて適宜数に設定する
ことができる。図1及び図3に示す例では、試験前スト
ッカ201に2個のストッカSTK−Bを設け、またそ
の隣にアンローダ部400へ送られる空ストッカSTK
−Eを2個設けるとともに、試験済ICストッカ202
に8個のストッカSTK−1,STK−2,‥・,ST
K−8を設けて試験結果に応じて最大8つの分類に仕分
けして格納できるように構成されている。つまり、良品
と不良品の別の外に、良品の中でも動作速度が高速のも
の、中速のもの、低速のもの、あるいは不良の中でも再
試験が必要なもの等に仕分けされる。
ばれ、当該ローダ部300において、カスタマトレイK
STに積み込まれた被試験ICが、ローダ部300に停
止しているテストトレイTSTに積み替えられる。
STへ被試験ICを積み替えるIC搬送装置としては、
図1に示すように、基板105の上部に架設された2本
のレール301と、この2本のレール301によってテ
ストトレイTSTとカスタマトレイKSTとの間を往復
する(この方向をY方向とする)ことができる可動アー
ム302と、この可動アーム302によって支持され、
可動アーム302に沿ってX方向に移動できる可動ヘッ
ド303とを備えたX−Y搬送装置304が用いられ
る。
03には、吸着ヘッドが下向に装着されており、この吸
着ヘッドが空気を吸引しながら移動することで、カスタ
マトレイKSTから被試験ICを吸着し、その被試験I
CをテストトレイTSTに積み替える。こうした吸着ヘ
ッドは、可動ヘッド303に対して例えば8本程度装着
されており、一度に8個の被試験ICをテストトレイT
STに積み替えることができる。
っては、被試験ICを搭載するために凹状に形成された
ポケットが、被試験ICの形状よりも比較的大きく形成
されているので、カスタマトレイKSTに格納された状
態における被試験ICの位置は、大きなバラツキを持っ
ている。したがって、この状態で被試験ICを吸着ヘッ
ドに吸着し、直接テストトレイTSTに運ぶと、テスト
トレイTSTに形成されたIC収納凹部に正確に落し込
むことが困難となる。
1では、カスタマトレイKSTの設置位置とテストトレ
イTSTとの間にプリサイサ305と呼ばれるICの位
置修正手段が設けられている。このプリサイサ305
は、比較的深い凹部を有し、この凹部の周縁が傾斜面で
囲まれた形状とされているので、この凹部に吸着ヘツド
に吸着された被試験ICを落し込むと、傾斜面で被試験
ICの落下位置が修正されることになる。これにより、
8個の被試験ICの相互の位置が正確に定まり、位置が
修正された被試験ICを再び吸着ヘッドで吸着してテス
トトレイTSTに積み替えることで、テストトレイTS
Tに形成されたIC収納凹部に精度良く被試験ICを積
み替えることができる。
基板105には、当該ローダ部300へ運ばれたカスタ
マトレイKSTが基板105の上面に臨むように配置さ
れる一対の窓部306,306が開設されている。ま
た、図示は省略するが、窓部306のそれぞれには、当
該窓部306に運ばれたカスタマトレイKSTを保持す
るための保持用フックが設けられており、カスタマトレ
イKSTの上面が窓部306を介して基板105の表面
に臨む位置でカスタマトレイKSTが保持される。
カスタマトレイKSTを昇降させるための昇降テーブル
が設けられており、ここでは試験前の被試験ICが積み
替えられて空になったカスタマトレイKSTを載せて下
降し、この空トレイをトレイ移送アーム205の下側ト
レイ収納部に受け渡す。
X−Y搬送装置304と同一構造のX−Y搬送装置40
4,404が設けられ、このX−Y搬送装置404,4
04によって、アンローダ部400に運び出されたテス
トトレイTSTから試験済の被試験ICがカスタマトレ
イKSTに積み替えられる。
は、当該アンローダ部400へ運ばれたカスタマトレイ
KSTが基板105の上面に臨むように配置される一対
の窓部406,406が二対開設されている。また、こ
の窓部406のそれぞれにも、当該窓部406に運ばれ
たカスタマトレイKSTを保持するための保持用フック
が設けられており、カスタマトレイKSTの上面が窓部
406を介して基板105の表面に臨む位置でカスタマ
トレイKSTが保持される。それぞれの窓部406の下
側には、カスタマトレイKSTを昇降させるための昇降
テーブルが設けられており、ここでは試験済の被試験I
Cが積み替えられて満杯になったカスタマトレイKST
を載せて下降し、この満杯トレイをトレイ移送アーム2
05の下側トレイ収納部に受け渡す。
1では、仕分け可能なカテゴリーの最大が8種類である
ものの、アンローダ部400の窓部406には最大4枚
のカスタマトレイKSTしか配置することができない。
したがって、リアルタイムに仕分けできるカテゴリは4
分類に制限される。一般的には、良品を高速応答素子、
中速応答素子、低速応答素子の3つのカテゴリに分類
し、これに不良品を加えて4つのカテゴリで充分ではあ
るが、たとえば再試験を必要とするものなどのように、
これらのカテゴリに属さないカテゴリが生じることもあ
る。
06に配置された4つのカスタマトレイKSTに割り当
てられたカテゴリー以外のカテゴリーに分類される被試
験ICが発生した場合には、アンローダ部400から1
枚のカスタマトレイKSTをIC格納部200に戻し、
これに代えて新たに発生したカテゴリーの被試験ICを
格納すべきカスタマトレイKSTをアンローダ部400
に転送し、その被試験ICを格納すればよい。
イKSTの入れ替えを行うと、その間は仕分け作業を中
断しなければならず、スループットが低下するといった
問題がある。このため、本実施形態の電子部品試験装置
1では、アンローダ部400のテストトレイTSTと窓
部406との間にバッファ部405を設け、このバッフ
ァ部405に希にしか発生しないカテゴリの被試験IC
を一時的に預かるようにしている。
個程度の被試験ICが格納できる容量をもたせるととも
に、バッファ部405の各IC格納位置に格納されたI
Cのカテゴリをそれぞれ記憶するメモリを設けて、バッ
ファ部405に一時的に預かった被試験ICのカテゴリ
と位置とを各被試験IC毎に記憶しておく。そして、仕
分け作業の合間またはバッファ部405が満杯になった
時点で、バッファ部405に預かっている被試験ICが
属するカテゴリのカスタマトレイKSTをIC格納部2
00から呼び出し、そのカスタマトレイKSTに収納す
る。このとき、バッファ部405に一時的に預けられる
被試験ICは複数のカテゴリにわたる場合もあるが、こ
うしたときは、カスタマトレイKSTを呼び出す際に一
度に複数のカスタマトレイKSTをアンローダ部400
の窓部406に呼び出せばよい。
済ICストッカ202の上部には、基板105との間に
おいて、被試験ICストッカ201と試験済ICストッ
カ202の配列方向の全範囲にわたって移動するトレイ
移送アーム205が設けられている。本例では、被試験
ICストッカ201および試験済ICストッカ202の
直上(Y軸方向にずれることなく)にローダ部300お
よびアンローダ部400の窓306,406が設けられ
ているので、トレイ移送アーム205もX軸およびZ軸
方向にのみ移動可能になっている。ちなみに、IC格納
部200とローダ部300またはアンローダ部400と
の位置関係によっては、トレイ移送アーム205をX
軸、Y軸およびZ軸の全ての方向に移動可能としても良
い。
トレイを左右に並べて保持するための一対のトレイ収納
部を備え、ローダ部300およびアンローダ部400と
被試験ICストッカ201および試験済ICストッカ2
02との間でカスタマトレイの移送を行う。
手順を説明する。図7および図8は1回目のテスト(第
1のテスト工程)を説明するためのテストトレイTST
の平面図およびテストヘッド5とICソケット510と
の接続関係を示す概念図、図9および図10は再検査モ
ード(第2のテスト工程)を説明するためのテストトレ
イTSTの平面図およびテストヘッド5とICソケット
510との接続関係を示す概念図、図11は本発明のテ
ストヘッド5とICソケット510との接続関係の他の
実施形態を示す概念図、図12は本発明の試験方法の実
施形態を示すフローチャートである。
トレイTSTを模式的に示した図であり、図8および図
10は図7および図9に示す複数の被試験ICのうちの
一つの電子部品群を示した概念図である。
ドを入力したのち、1回目のテストを実行する(図12
のステップ1〜2)。この1回目のテストでは、図7に
示すようにテストトレイTSTに搭載された64個全て
の被試験ICが同時に各ICソケット510に押し付け
られてテストされる。
に、A1,A2,…,D15,D16の64個の被試験
ICを、隣り合う2つの被試験ICを一つの電子部品群
として取り扱う。同図の例では、実線で仕切られたA1
とA2、A3とA4、…が同じ電子部品群とされる。図
8は、こうして取り扱われる一つの電子部品群における
テストヘッド5とICソケット510との端子の接続関
係を示す図であり、図7では横同士の被試験ICを一つ
の電子部品群としているものを、配線関係を示す上で便
宜上縦に並べて表現している。図8に示すように一つの
電子部品群を構成する二つの被試験IC(A1,A2)
は、同じソケットボード511に設けられた二つのIC
ソケット510,510のそれぞれに同時に押し付けら
れる。
られる駆動信号は、テストヘッド5側の一つのドライバ
ピン520から送出され、ソケットボード511の配線
パターンにて並列に分岐されて、コンタクトピンを介し
て二つのIC(A1,A2)のドライバ端子530へそ
れぞれ入力する。また、テストヘッド5側からIC側へ
送られる入力信号は、テストヘッド5側の二つの入力信
号ピン521からそれぞれ送出され、ソケットボード5
11の配線パターンおよびコンタクトピンを介してIC
(A1,A2)の入出力端子531へそれぞれ入力す
る。これら二つのIC(A1,A2)の入出力端子53
1,531に入力された入力信号は、同じ入出力端子5
31,531からそれぞれ読み出され、テストヘッド5
側の二つの出力信号ピン522,522へ出力されてこ
こからテスタ6へ送られる。
された出力信号を入力信号ピン521,521から入力
された入力信号と比較することで、メモリ系ICであれ
ばその番地における機能が正常に動作したかどうかが判
断される。ここで、一つの電子部品群を構成するICの
少なくとも何れか一方に異常信号が確認されたら、その
電子部品群の全てのICを再検査が必要なカテゴリに分
類する。つまり、アンローダ部400にてカスタマトレ
イKSTに載せ替える際に再検査用カテゴリのカスタマ
トレイKSTに載せ替える。
ボード511に二つのICをセットし、これらの駆動信
号を共通化しているので、出力信号が正常である場合
は、二つのICがともに良品であると判別することがで
きるが、出力信号が異常である場合には、何れのIC
(A1,A2)が不良品であるかを判別することはでき
ない。
部品群とする1回目のテストを行うにあたり、出力信号
に異常信号が生じた場合には、何れのIC(A1,A
2)も再検査が必要なICとして分類する。そして、全
ての被試験ICのテストが終了したら、図12のステッ
プ3へ進んで再検査が必要な被試験ICが存在するかど
うかを確認し、再検査ICが存在したら再検査を実行す
る(ステップ5)。なお、再検査の回数が所定回数N以
上となったらそれ以上の再検査は行わず、処理を終了す
る。
試験ICが搭載されたカスタマトレイKSTをローダ部
300に搬送し、これらの被試験ICを図9に示すよう
にテストトレイTSTに搭載する。すなわち、1回目の
テストにおいては全てのポケットに被試験ICを搭載し
たが、再検査においては、上述した二つのIC(A1,
A2)の何れのICが不良品かどうかを判別する必要が
あるので、ドライバピン520が共通化された一つのソ
ケットボード511に一つのICが押し当てられるよう
にテストトレイTSTに搭載する。
ットボード511には一つのIC(ここではA1)のみ
が押し当てられるので、ドライバピン520からの駆動
信号は一つのIC(A1)に対して出力され、入力信号
も出力信号も一つのIC(A1)に対してのみアクセス
されるので、どのICが良品か不良品かを判別すること
ができる。そして、この再検査を終了したICをその結
果に応じたカテゴリに分類する。
1では、一つのドライバピン520を二つのICソケッ
ト510に共通して使用できるので、テストヘッド5側
の端子数を増加させなくてもICの同時測定数を増加さ
せることが可能となる。特に近年のICは製造品質の管
理が著しく向上したことにともなって良品率が高いの
で、二つのICの何れか一方が不良品となる確率もきわ
めて低い。
と、従来の試験方法に比べて再検査が必要なぶんだけ試
験回数が一見増加するようにも見えるが、実際には再検
査が必要なICの数量がきわめて少なく、逆に同時測定
数を増やせるぶんだけスループットが向上することにな
る。
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。
ン520を共通化するに際し、上述した実施形態では図
8に示すようにソケットボード511側で配線を並列に
したが、本発明はこれにのみ限定されず、図11に示す
ように構成することもできる。すなわち、図11では、
テストヘッド5側の一つのドライバピン520に対し、
テストヘッド5側に切替スイッチ523を設けてここで
分岐し、ソケットボード511に対しては1対1で駆動
信号線を結線する。そして、一方のIC(A1)に駆動
信号を出力する際はテストヘッド5側の切替スイッチを
IC(A1)側に切り替え、他方のIC(A2)に駆動
信号を出力する際は同じく切り替えスイッチをIC(A
2)側へ切り替える。
20を二つのICソケット510に共通して使用できる
ので、テストヘッド5側の端子数を増加させなくてもI
Cの同時測定数を増加させることが可能となる。
つのテストヘッド側の端子を用いて複数の電子部品を同
時に試験することができるので、テストヘッドの端子数
を増加させなくても電子部品の同時測定数を増加させる
ことができる。この結果、テストタイムが長い仕様に対
しても、テストヘッドを汎用しながらスループットを高
めることが可能となる。
不良の判別結果がでたときだけ電子部品単位で個別に試
験を行えばよいので、良品割合が高い製品に特に効果的
である。
視図である。
の取り廻し方法を示す概念図である。
トトレイを示す分解斜視図である。
するためのテストトレイの平面図である。
するためのテストヘッドとソケットとの接続関係を示す
概念図である。
するためのテストトレイの平面図である。
明するためのテストヘッドとソケットとの接続関係を示
す概念図である。
係の他の実施形態を示す概念図である。
ャートである。
ケットとの接続関係を示す概念図である。
グラフである。
Claims (10)
- 【請求項1】試験すべき電子部品にテスト信号を入力
し、その応答出力信号に応じて前記電子部品の良否を判
別する電子部品の試験方法において、 複数の電子部品からなる電子部品群の前記それぞれの電
子部品に対して共通のテスト信号を入力し、その応答信
号に応じて、当該テストに供された前記電子部品群全体
の良否を判別する第1のテスト工程と、 前記第1のテスト工程により不良品と判別された電子部
品群の、それぞれの電子部品に対して、互いに独立した
テスト信号をそれぞれ入力し、その応答信号に応じて、
当該テストに供された前記電子部品ごとの良否を判別す
る第2のテスト工程と、を有することを特徴とする電子
部品の試験方法。 - 【請求項2】前記第1のテスト工程のテスト信号は、前
記電子部品群のそれぞれの電子部品に対して、テストヘ
ッドの共通端子から並列に入力されることを特徴とする
請求項1記載の電子部品の試験方法。 - 【請求項3】前記第1のテスト工程のテスト信号は、前
記電子部品群のそれぞれの電子部品に対して、テストヘ
ッドの共通端子から選択的に入力されることを特徴とす
る請求項1記載の電子部品の試験方法。 - 【請求項4】前記第1のテスト工程のテスト信号は、前
記電子部品群のそれぞれの電子部品に対して互いに独立
して入力される第2のテスト信号を含むことを特徴とす
る請求項1〜3の何れかに記載の電子部品の試験方法。 - 【請求項5】前記第1のテスト工程にてN個の電子部品
が同時にテストされ、前記第2のテスト工程にてN/2
個の電子部品が同時にテストされることを特徴とする請
求項1〜4の何れかに記載の電子部品の試験方法(ただ
しNは自然数)。 - 【請求項6】一端が試験すべき電子部品の端子に接続さ
れ、他端がテストヘッドの端子に接続されたICソケッ
トを有する電子部品試験装置において、 前記テストヘッドの少なくとも一つの端子に対して、少
なくとも二つのICソケットの電子部品側の端子を並列
に分割する回路が設けられていることを特徴とする電子
部品試験装置。 - 【請求項7】前記分割回路は、前記ICソケット側に設
けられていることを特徴とする請求項6記載の電子部品
試験装置。 - 【請求項8】前記分割回路は、前記テストヘッド側に設
けられていることを特徴とする請求項6記載の電子部品
試験装置。 - 【請求項9】前記分割回路に切替スイッチが設けられて
いることを特徴とする請求項8記載の電子部品試験装
置。 - 【請求項10】複数の電子部品のそれぞれを前記ICソ
ケットの電子部品側端子に同時に接続して、前記分割回
路が設けられたICソケット群ごとの試験結果を求め、
不良品と判別された群の電子部品を、前記一つのICソ
ケット群に対して一つの電子部品となるように再配列す
る機構を有することを特徴とする請求項6〜9の何れか
に記載の電子部品試験装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23386298A JP4018254B2 (ja) | 1998-08-20 | 1998-08-20 | 電子部品の試験方法 |
TW088113438A TW484013B (en) | 1998-08-20 | 1999-08-06 | A method for testing electronic device and electronic testing device |
MYPI99003532A MY124258A (en) | 1998-08-20 | 1999-08-17 | Method of testing electronic components and testing apparatus for electronic components |
US09/376,301 US6728652B1 (en) | 1998-08-20 | 1999-08-18 | Method of testing electronic components and testing apparatus for electronic components |
DE19939068A DE19939068A1 (de) | 1998-08-20 | 1999-08-18 | Verfahren und Prüfgerät zum Prüfen von elektronischen Bauelementen |
KR1019990034644A KR20000017430A (ko) | 1998-08-20 | 1999-08-20 | 전자부품의 시험방법 및 전자부품 시험장치 |
SG9904152A SG80063A1 (en) | 1998-08-20 | 1999-08-20 | Method of testing electronic components and testing apparatus for electronic components |
CNB991179439A CN1138984C (zh) | 1998-08-20 | 1999-08-20 | 电子元件的测试方法和电子元件测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23386298A JP4018254B2 (ja) | 1998-08-20 | 1998-08-20 | 電子部品の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000065894A true JP2000065894A (ja) | 2000-03-03 |
JP4018254B2 JP4018254B2 (ja) | 2007-12-05 |
Family
ID=16961745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23386298A Expired - Fee Related JP4018254B2 (ja) | 1998-08-20 | 1998-08-20 | 電子部品の試験方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6728652B1 (ja) |
JP (1) | JP4018254B2 (ja) |
KR (1) | KR20000017430A (ja) |
CN (1) | CN1138984C (ja) |
DE (1) | DE19939068A1 (ja) |
MY (1) | MY124258A (ja) |
SG (1) | SG80063A1 (ja) |
TW (1) | TW484013B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078048A (ja) * | 2006-09-22 | 2008-04-03 | Advantest Corp | コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7027946B2 (en) * | 2002-01-30 | 2006-04-11 | Texas Instruments Incorporated | Broadside compare with retest on fail |
US7340364B1 (en) * | 2003-02-26 | 2008-03-04 | Advantest Corporation | Test apparatus, and control method |
KR100498496B1 (ko) * | 2003-05-07 | 2005-07-01 | 삼성전자주식회사 | 자투리 반도체 소자의 검사 방법 |
AU2003242260A1 (en) * | 2003-06-06 | 2005-01-04 | Advantest Corporation | Transport device, electronic component handling device, and transporting method for electronic component handling device |
JP3990319B2 (ja) * | 2003-06-09 | 2007-10-10 | 株式会社アドバンテスト | 伝送システム、受信装置、試験装置、及びテストヘッド |
TWI260415B (en) * | 2004-03-31 | 2006-08-21 | Nanya Technology Corp | Apparatus and method for testing semiconductor device |
US7253650B2 (en) * | 2004-05-25 | 2007-08-07 | International Business Machines Corporation | Increase productivity at wafer test using probe retest data analysis |
KR100825774B1 (ko) * | 2006-03-22 | 2008-04-29 | 삼성전자주식회사 | 싱글 도어형 스토커를 갖는 핸들러 |
KR100790988B1 (ko) * | 2006-04-11 | 2008-01-03 | 삼성전자주식회사 | 테스트 환경의 안정적 온도유지가 가능한 반도체 소자검사용 핸들러 |
JP4684183B2 (ja) * | 2006-08-09 | 2011-05-18 | 株式会社日立ハイテクエンジニアリングサービス | 半導体試験装置のテストプログラム生成システム |
WO2008044391A1 (fr) | 2006-10-05 | 2008-04-17 | Advantest Corporation | Dispositif de contrôle, procédé de contrôle et procédé de fabrication |
JP2008227148A (ja) * | 2007-03-13 | 2008-09-25 | Micronics Japan Co Ltd | 半導体ウエハの試験方法およびその装置 |
TWI472778B (zh) * | 2013-08-30 | 2015-02-11 | Chroma Ate Inc | System - level IC test machine automatic retest method and the test machine |
TWI498573B (zh) * | 2013-11-05 | 2015-09-01 | King Yuan Electronics Co Ltd | 半導體晶片重測系統及其重測方法 |
CN103592590B (zh) * | 2013-11-12 | 2016-01-13 | 上海大学 | 一种led器件光电热集成的测试系统及方法 |
KR102102830B1 (ko) * | 2014-04-10 | 2020-04-23 | (주)테크윙 | 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드 |
CN105306151B (zh) * | 2014-07-04 | 2018-06-22 | 京信通信系统(中国)有限公司 | 一种射频功放的测试数据管理方法及系统 |
CN107037349A (zh) * | 2016-02-04 | 2017-08-11 | 沈阳晨讯希姆通科技有限公司 | 电路板的智能测试方法和智能测试系统 |
JP2018194356A (ja) * | 2017-05-15 | 2018-12-06 | 東京エレクトロン株式会社 | デバイスの検査方法 |
KR102610287B1 (ko) * | 2018-08-24 | 2023-12-06 | (주)테크윙 | 테스트트레이 및 전자부품 테스트용 핸들러 |
KR20210025226A (ko) * | 2019-08-27 | 2021-03-09 | 삼성전자주식회사 | 테스트 모듈, 테스트 핸들러 및 테스트 핸들러를 이용한 반도체 소자의 테스트 방법 |
CN110653181B (zh) * | 2019-08-30 | 2021-10-08 | 歌尔科技有限公司 | 一种主板自动复测机及其复测方法 |
US11726138B2 (en) * | 2021-12-21 | 2023-08-15 | Nanya Technology Corporation | Method for testing semiconductor dies and test structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3578224D1 (de) * | 1984-07-27 | 1990-07-19 | Fujitsu Ltd | Integrierte schaltung vom chip-auf-chip-typ. |
US5495486A (en) * | 1992-08-11 | 1996-02-27 | Crosscheck Technology, Inc. | Method and apparatus for testing integrated circuits |
US5654588A (en) * | 1993-07-23 | 1997-08-05 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure |
US5754559A (en) * | 1996-08-26 | 1998-05-19 | Micron Technology, Inc. | Method and apparatus for testing integrated circuits |
KR100216993B1 (ko) * | 1997-07-11 | 1999-09-01 | 윤종용 | 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판 |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
-
1998
- 1998-08-20 JP JP23386298A patent/JP4018254B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-06 TW TW088113438A patent/TW484013B/zh not_active IP Right Cessation
- 1999-08-17 MY MYPI99003532A patent/MY124258A/en unknown
- 1999-08-18 DE DE19939068A patent/DE19939068A1/de not_active Ceased
- 1999-08-18 US US09/376,301 patent/US6728652B1/en not_active Expired - Fee Related
- 1999-08-20 KR KR1019990034644A patent/KR20000017430A/ko not_active Application Discontinuation
- 1999-08-20 SG SG9904152A patent/SG80063A1/en unknown
- 1999-08-20 CN CNB991179439A patent/CN1138984C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078048A (ja) * | 2006-09-22 | 2008-04-03 | Advantest Corp | コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置 |
US7690944B2 (en) | 2006-09-22 | 2010-04-06 | Advantest Corporation | Connector assembly, receptacle type connector, and interface apparatus |
Also Published As
Publication number | Publication date |
---|---|
US6728652B1 (en) | 2004-04-27 |
SG80063A1 (en) | 2001-04-17 |
JP4018254B2 (ja) | 2007-12-05 |
CN1245899A (zh) | 2000-03-01 |
TW484013B (en) | 2002-04-21 |
MY124258A (en) | 2006-06-30 |
CN1138984C (zh) | 2004-02-18 |
KR20000017430A (ko) | 2000-03-25 |
DE19939068A1 (de) | 2000-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4018254B2 (ja) | 電子部品の試験方法 | |
KR101042655B1 (ko) | 전자부품 이송방법 및 전자부품 핸들링 장치 | |
US6573739B1 (en) | IC testing apparatus | |
US6248967B1 (en) | IC testing apparatus | |
KR102126097B1 (ko) | 대량 병렬 다중 웨이퍼 테스트를 위한 방법 및 장치 | |
JP2000009798A (ja) | Ic試験装置 | |
JPH11287842A (ja) | Ic試験装置 | |
JP4222442B2 (ja) | 電子部品試験装置用インサート | |
JP4570208B2 (ja) | 試験済み電子部品の分類制御方法 | |
JPH112657A (ja) | 複合ic試験装置 | |
KR101104291B1 (ko) | 트레이 반송장치 및 이를 구비한 전자부품 시험장치 | |
JP2000162268A (ja) | 電子部品の温度印加方法および電子部品試験装置 | |
JP5314668B2 (ja) | 電子部品移載装置およびそれを備えた電子部品試験装置 | |
JPH11326448A (ja) | Ic試験装置 | |
JP4409687B2 (ja) | 電子部品試験装置および電子部品の試験方法 | |
KR100408984B1 (ko) | 번인과 pc 실장 테스트 겸용 테스트 기판 | |
WO2008032396A1 (fr) | Plateau d'essai et dispositif d'essai de composant électronique ainsi équipé | |
JP2000074987A (ja) | 電子部品試験装置 | |
JP2002207062A (ja) | 電子部品試験装置におけるソケットの電気特性相関取得方法、ハンドラ、ハンドラの制御方法および電子部品試験装置 | |
KR101075140B1 (ko) | 테스트 트레이 및 이를 구비한 전자부품 시험장치 | |
JP2001356144A (ja) | 電子部品試験装置 | |
WO2007135709A1 (ja) | 部品搬送装置及び電子部品試験装置 | |
JPH0843485A (ja) | 半導体デバイスの検査装置及び検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |