KR20000017430A

KR20000017430A - 전자부품의 시험방법 및 전자부품 시험장치

Info

Publication number: KR20000017430A
Application number: KR1019990034644A
Authority: KR
Inventors: 고바야시요시히토
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 1998-08-20
Filing date: 1999-08-20
Publication date: 2000-03-25
Also published as: DE19939068A1; CN1245899A; US6728652B1; MY124258A; JP4018254B2; CN1138984C; SG80063A1; TW484013B; JP2000065894A

Abstract

본 발명은 시험해야할 전자부품 IC에 테스트 신호를 입력하고, 그 응답 출력신호에 따라 전자부품의 양호 여부를 판별하는 전자부품의 시험방법으로써, 1회째의 테스트에서는 다수의 전자부품으로 이루어지는 전자부품군의 각각의 전자부품A1, A2에 대해 공통의 테스트 신호를 입력하고, 그 응답 신호에 따라 상기 테스트에 제공된 전자부품군 전체의 양호 여부를 판별한다. 2회째의 테스트(재검사)에서는 제1 테스트 공정에 의해 불량품이라고 판별된 전자부품군의 각각의 피시험 전자부품A1, A2에 대해 상호 독립된 테스트 신호를 각각 입력하고, 그 응답 신호에 따라 상기 테스트에 제공된 전자 부품A1, A2마다의 양호 여부를 판별한다.

Description

전자부품의 시험방법 및 전자부품 시험장치{METHOD FOR TESTING ELECTRONIC COMPONENTS AND TESTING APPARATUS FOR ELECTRONIC COMPONENTS}

본 발명은 반도체 집적회로 소자 등의 각종 전자부품(이하, 단순히 IC라고도 한다)을 테스트하기 위한 전자부품 시험장치 및 전자부품의 시험방법에 관한 것으로, 특히 테스트 헤드측의 단자수가 적어도 IC의 동시 측정 개수를 증가시킬 수 있는 전자부품의 시험방법 및 전자부품 시험장치에 관한 것이다.

핸들러라고 칭해지는 전자부품 시험장치에서는, 트레이에 수납된 다수의 IC를 시험장치내로 반송하고, 각 IC를 테스트 헤드에 접속된 소켓의 단자에 가압하고, 시험장치 본체(테스터)에서 시험을 행하게 한다. 그리고, 시험을 종료하면 각 IC를 테스트 공정으로부터 반출하고, 시험결과에 따라 트레이에 옮겨 실어 양품이나 불량품이라는 카테고리의 분류가 행해진다.

종래의 핸들러에는 시험전의 IC를 수납하거나 시험이 끝난 IC를 수납하기 위한 트레이(이하, 커스터머 트레이라고도 한다)와, 핸들러내를 순환 반송되는 트레이(이하, 테스트 트레이라고도 한다)가 상이한 타입인 것이 있고, 이러한 종류의 핸들러에서는 시험 전후에 있어서 커스터머 트레이와 테스트 트레이간에 IC의 옮겨 싣기가 행해지고, IC를 소켓 단자에 접촉시켜 테스트를 행하는 테스트 공정에 있어서, IC는 테스트 트레이에 탑재된 상태에서 테스트 헤드로 가압된다.

이러한 핸들러에서는 그 처리속도 또는 시간당 처리 개수(시험장치의 스루풋을 말한다)가 크면 클수록 바람직하지만, 도14에도 도시되는 바와같이, IC의 테스트 타임이 긴 것(예를들면, 메모리 IC에 많다)에 있어서는, 테스트 헤드의 소켓에 동시에 가압되는 IC의 개수 즉 동시 측정수에 거의 비례한다. 예를들면, 동 도면에 도시되는 바와같이 테스트 타임이 긴 영역에서는 32개의 IC를 동시 측정하는 핸들러에 대해, 64개의 IC를 동시 측정하는 쪽이 스루풋이 약2배로 된다. 따라서, 스루풋을 높히기 위해서는 IC의 동시 측정수를 증가시키면 된다.

그런데, IC의 동시 측정수를 증가시키기 위해서는, 태스트 헤드측의 단자수도 그에 따라 증가시킬 필요가 있으므로, 종래의 테스트 헤드를 그대로 사용하는 것은 불가능했다.

도13은 테스트 공정의 테스트 헤드의 단자와 소켓 단자의 접속관계를 모식적으로 도시한 도면으로, 종래의 핸들러에서는 한개의 IC(DUT: Device Under Test)의 드라이버 핀 및 입출력 핀에 대해, 테스트 헤드측의 단자도 각각 개별로 설치되었다. 따라서, 핸들러측에서 실시할 수 있는 IC의 동시 측정수는 테스트 헤드측의 단자수에 의해 제약을 받고, 환언하면 이 테스트 헤드측의 단자수가 핸들러의 동시 측정수의 한계를 나타냈다.

도1은 본 발명의 전자부품 시험장치의 실시형태를 도시하는 사시도,

도2는 도1의 Ⅱ-Ⅱ선에 따른 단면도,

도3은 도1에 도시하는 전자부품 시험장치의 전자부품 취급방법을 도시하는 개념도,

도4는 도1에 도시하는 전자부품 시험장치에 이용되는 테스트 트레이를 도시하는 분해 사시도,

도5는 도1의 테스트 헤드를 도시하는 상세 단면도,

도6은 도5의 Ⅵ-Ⅵ선에 따른 단면도,

도7은 본 발명의 시험방법(제1 테스트 공정)을 설명하기 위한 테스트 트레이 평면도,

도8은 본 발명의 시험방법(제1 테스트 공정)을 설명하기 위한 테스트 헤드와 소켓과의 접속관계를 도시하는 개념도,

도9는 본 발명의 시험방법(제2 테스트 공정)을 설명하기 위한 테스트 트레이의 평면도,

도10은 본 발명의 시험방법(제2 테스트 공정)을 설명하기 위한 테스트 헤드와 소켓의 접속관계를 도시하는 개념도,

도11은 본 발명의 테스트 헤드와 소켓의 접속관계의 다른 실시형태를 도시하는 개념도,

도12는 본 발명의 시험방법의 실시형태를 도시하는 플로우 챠트,

도13은 종래의 전자부품 시험장치의 테스트 헤드와 소켓의 접속관계를 도시하는 개념도,

도14는 테스트 타임과 스루풋의 관계를 도시하는 그래프이다.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 핸들러 5 : 테스트 헤드

200 : IC 격납부 100 : 챔버부

300 : 로더부 400 : 언로더부

101 : 항온조 103 : 제열조

102 : 테스트 챔버 501 : 테스트 헤드 본체

503 : 스페이싱 프레임 203 : 트레이 지지틀

204 : 엘리베이터 303 : 가동 헤드

205 : 트레이 이송 아암

본 발명의 목적은 테스트 헤드측의 단자수가 적어도 IC의 동시 측정 개수를 증가시킬 수 있는 전자부품의 시험방법 및 전자부품 시험장치를 제공하는 데 있다.

(1-1) 상기 목적을 달성하기 위해, 본 발명의 제1 관점에 의하면, 시험해야할 전자부품에 테스트 신호를 입력하고, 그 응답 출력 신호에 따라 상기 전자부품의 양호 여부를 판별하는 전자부품의 시험방법으로써, 다수의 전자부품으로 이루어지는 전자부품군의 상기 각각의 전자부품에 대해 공통의 테스트 신호를 입력하고, 그 응답신호에 따라 해당 테스트에 제공된 상기 전자부품군 전체의 양호 여부를 판별하는 제1 테스트 공정과, 상기 제1 테스트 공정에 의해 불량품이라고 판별된 전자부품군의 각각의 피시험 전자부품에 대해, 상호 독립된 테스트 신호를 각각 입력하고, 그 응답신호에 따라 해당 테스트에 제공된 상기 전자부품마다의 양호 여부를 판별하는 제2 테스트 공정을 가지는 전자부품의 시험방법이 제공된다.

본 발명에서는 제1 테스트 공정에서 다수의 전자부품으로 이루어지는 전자부품군에 대해 공통의 테스트 신호를 이용하여 테스트를 실행하여 그 전자부품군 전체의 양호 여부를 판별한다. 이 때, 전자부품군 전체에 정상의 응답 출력신호가 얻어지면, 그것이 공통의 테스트 신호인지 여부에 상관없이 전자부품군을 구성하는 모든 전자부품이 양품이라고 말할 수 있다.

반대로 전자부품군 전체에 이상(異常) 응답 출력 신호가 얻어진 경우에는, 그 전자부품군을 구성하는 전자부품의 어느 것이 양품이고, 어느 것이 불량품이라고 특정할 수 없다. 이 때문에, 본 발명에서는 제2 테스트 공정이 구비되어 있다.

즉, 제2 테스트 공정에서는, 제1 테스트 공정에 의해 불량품이라고 판별된 전자부품군을 구성하는 각각의 전자부품에 대해, 공통의 테스트 신호를 이용하지 않고, 상호 독립된 테스트 신호를 각각 입력한다. 그리고, 그 응답신호에 따라 해당 테스트에 제공된 전자부품마다의 양호 여부를 판별한다. 이에따라 불량이라고 판별된 전자부품군의 어느 전자부품이 양품이고 어느 전자부품이 불량품인지를 판별할 수 있다.

이에따라, 한개의 테스트 헤드측의 단자를 이용하여 다수의 전자부품을 동시에 시험할 수 있고, 테스트 헤드의 단자수를 증가시키지 않아도 전자 부품의 동시측정수를 증가시킬 수 있다.

이러한 전자 부품의 시험방법은 전자부품군에 대해 불량 판별결과가 나왔을 때만 전자부품 단위로 개별로 시험을 행하면 되므로, 양품 비율이 높은 경우에 특히 유효하다.

본 발명에 관한 테스트 신호의 종류로서는 특별히 제한되지 않고, 예를들면 메모리계 IC에 있어서, 드라이버 단자로부터 입력되는 번지 지정 신호 이외, 입력단자로부터 입력되는 입력신호 등도 포함하는 취지이다.

(1-2) 상기 발명에 있어서, 제2 테스트 공정은 제1 테스트 공정 직후에 실행되어도 되고, 또한 이에 대신하여 상기 제1 테스트 공정과 상기 제2 테스트 공정간에 상기 제1 테스트 공정에서 불량품으로 판별된 전자부품군을 재배열하는 공정과, 재배열된 전자부품을 상기 제2 테스트 공정으로 반송하는 공정을 포함해도 된다.

(1-3) 상기 발명에 있어서, 제1 테스트 공정에서 공통으로 입력되는 테스트 신호의 입력방식은 특별히 한정되지 않고, 예를들면 상기 전자부품군의 각각의 전자부품에 대해 테스트 헤드의 공통 단자로부터 병렬로 입력된다.

또한 이에 대신하여 제1 테스트 공정에 공통으로 입력되는 테스트 신호의 입력방식으로서는, 상기 전자부품군의 각각의 전자부품에 대해 테스트 헤드의 공통단자로부터 선택적으로 입력된다.

전자의 입력방식에서는 소켓측의 단자회로(예를들면, 소켓 보드)를 분할함으로써, 하나의 테스트 헤드측의 단자를 이용하여 다수의 전자부품을 동시에 시험할 수 있고, 후자의 입력방식에서는 테스트 헤드측의 단자회로(예를들면 퍼포먼스 보드)를 분할함으로써, 한개의 테스트 헤드측의 단자를 이용하여 다수의 전자부품을 동시에 시험할 수 있다. 어느 방식에 있어서도 소켓측과 테스트측의 어느 한쪽을 변경하면, 다른쪽은 그대로 사용할 수 있다.

(1-4) 또한, 상기 제1 테스트 공정의 테스트 신호에, 상기 전자부품군의 각각의 전자부품에 대해 상호 독립하여 입력되는 제2 테스트 신호를 포함해도 된다.

또한, 상기 제1 테스트 공정의 응답 출력 신호에, 상기 전자부품군의 각각의 전자부품으로부터 상호 독립하여 출력되는 응답 출력 신호를 포함해도 된다.

본 발명의 요지는 공통화가 가능한 테스트 신호를 가능한한 공통화함으로써, 테스트 헤드측의 단자수를 증가시키지 않고 동시 측정수를 증가시키는데 있고, 그 의미에서 공통화할 수 없는, 예를들면 전자부품군의 양호 여부를 판별에도 필수인 테스트 신호까지 공통화하는 취지는 아니다.

(1-5) 본 발명의 전자부품의 시험방법에 있어서, 제1 및 제2 테스트 공정에서 동시에 테스트되는 전자부품수는 특별히 한정되지 않고 모든 수를 포함하는 취지이다. 특히, 상기 제1 테스트 공정에서 N개의 전자부품이 동시에 테스트되며, 상기 제2 테스트 공정에서 N/2개의 전자부품이 동시에 테스트되는 것이 보다 바람직하다(단, N은 자연수). 예를들면 제1 테스트 공정에서 64개의 전자부품이 동시에 측정되고, 제2 테스트 공정에서 32개의 전자부품이 동시 측정된다. 마찬가지로 제1 테스트 공정에서 128개, 32개, 16개의 전자부품을 동시 측정한 경우에는, 제2 테스트 공정에서 64개, 16개, 8개의 전자부품을 동시 측정한다. 이들 수는 한개의 전자부품군을 구성하는 전자부품수에 의존한다.

(2-1) 상기 목적을 달성하기 위해, 본 발명의 제2 관점에 의하면, 일단이 시험해야할 전자부품의 단자에 접속되고, 타단이 테스트 헤드의 단자에 접속된 IC 소켓을 가지는 전자부품 시험장치에 있어서, 상기 테스트 헤드의 적어도 한개의 단자에 대해 적어도 2개의 IC 소켓의 전자부품측의 단자를 병렬로 분할하는 회로가 설치되어 있는 전자부품 시험장치가 제공된다.

본 발명에서는 테스트 헤드의 적어도 한개의 단자에 대해 적어도 2개의 IC 소켓의 전자부품측의 단자를 병렬로 분할하는 회로가 설치되어 있으므로, 상술한 본 발명의 전자부품 시험방법을 이용하여 시험을 행하면, 테스트 헤드의 단자수를 증가시키지 않아도 전자부품의 동시 측정수를 증가시킬 수 있다.

(2-2) 본 발명에 관한 분할회로는 특별히 한정되지 않고, 상기 IC 소켓측에 설치해도 혹은 상기 테스트 헤드측에 설치해도 된다. 분할회로를 테스트 헤드측에 설치할 경우에는 상기 분할회로에 전환 스위치를 구비하는 것이 바람직하다.

IC 소켓측과 테스트 헤드측의 어디에 분할회로를 설치해도 한개의 테스트 헤드측의 단자를 이용하여 다수의 전자부품을 동시에 시험할 수 있고, 어느쪽에 있어서도 IC 소켓측과 테스트 헤드측의 어느 한쪽을 변경하면, 다른쪽은 그대로 사용할 수 있다.

(2-3) 본 발명에 있어서, 다수의 전자부품의 각각을 상기 IC 소켓의 전자부품측 단자에 동시에 접속하고, 상기 분할회로가 형성된 IC 소켓군마다의 시험결과를 구하여 불량품이라고 판별된 군의 전자부품을 상기 1개의 IC 소켓군에 대해 한개의 전자부품으로 되도록 재배열하는 기구(이하, 재검사 기구라고 한다)를 가지는 것이 보다 바람직하다.

전자부품군으로서의 테스트를 종료한 후, 불량품이라고 판별된 전자부품군에 대해 재검사를 행하는 재검사 기구를 설치함으로써, 최종적인 전자부품마다의 양호 여부의 판별을 자동적으로 행할 수 있다.

(3) 본 발명의 전자부품의 시험방법 및 전자부품 시험장치에 있어서, 전자부품군을 구성하는 전자 부품수는 특별히 한정되지 않고, 2이상의 모든 자연수가 포함된다. 또한, 제1 및 제2 테스트 공정에서 실행되는 전자부품의 동시 측정수는 16개, 32개, 64개, 128개 등등 크면 클수록 스루풋이 향상되는 점에서 바람직하다고 말할 수 있는데, 이들 숫자에 전혀 한정되지 않고, 2이상의 모든 자연수를 포함하는 취지이다.

〈발명의 실시형태〉

도3은 본 실시형태의 전자부품 시험장치(1)의 피시험 IC의 취급방법을 이해하기 위한 도면으로써, 실제로는 상하방향으로 나란히 배치되어 있는 부재를 평면적으로 도시한 부분도 있다. 따라서, 그 기계적(3차원적) 구조는 도1을 참조하여 설명한다.

우선, 이들 도1 내지 도3을 참조하여 본 실시형태의 전자부품 시험장치의 전체 구성을 개략 설명한다. 본 실시형태의 전자부품 시험장치(1)는 동 도면에 도시하는 바와같이, 피시험 IC를 취급하기 위한 핸들러(1)와, 피시험 IC가 전기적으로 접촉되는 테스트 헤드(5)와, 이 테스트 헤드(5)에 테스트 신호를 보내고, 피시험 IC의 테스트를 실행하는 테스터(6)로 구성되어 있다.

이 중 핸들러(1)는 테스트 헤드(5)가 장착되는 챔버부(100)와, 이로부터 시험을 행하는 피시험 IC를 격납하고, 또한 시험이 끝난 IC를 분류하여 격납하는 IC 격납부(200)와, 피시험 IC를 챔버부(100)로 이송하는 로더부(300)와, 챔버부(100)에서 시험이 행해진 시험이 끝난 IC를 분류하여 취출하는 언로더부(400)로 구성되어 있다.

또한, 이하 설명에서는 항온조를 이용하여 피시험 IC에 온도 스트레스를 인가하는, 소위 챔버 방식의 핸들러(1)를 예를 들어 본 발명을 설명하지만, 본 발명은 피시험 IC에의 온도 인가 방식에는 전혀 한정되지 않고, 그 이외의 핸들러에도 적용할 수 있다.

이 전자부품 시험장치(1)는 IC에 고온 또는 저온의 온도 스트레스를 부여한 상태에서 IC가 적절하게 동작하는지 여부를 시험(검사)하고, 상기 시험결과에 따라 IC를 분류하는 장치로써, 이러한 온도 스트레스를 부여한 상태에서의 동작 테스트는 시험대상이 되는 피시험 IC가 다수 적재된 커스터머 트레이 KST로부터 해당 전자부품 시험장치(1)내로 반송되는 테스트 트레이 TST에 피시험 IC를 옮겨 실어 실시된다.

이 테스트 트레이 TST는 로더부(300)에 피시험 IC가 적재된 후, 챔버부(100)로 이송되고, 해당 테스트 트레이 TST에 탑재된 상태에서 챔버부(100)에서 각 피시험 IC가 시험된다. 그리고, 시험이 끝난 피시험 IC가 언로더부(400)로 운반된 후, 해당 언로더부(400)에서 각 피시험 IC는 시험결과에 따라 커스터머 트레이 KST에 옮겨 실어진다.

챔버부(100)는 테스트 트레이 TST에 적재된 피시험 IC에 목적으로 하는 고온 또는 저온의 온도 스트레스를 부여하는 항온조(소우크 챔버)(101)와, 이 항온조(101)로부터 열 스트레스가 주어진 상태에 있는 피시험 IC를 테스트 헤드에 접촉시키는 테스트 챔버(102)와, 테스트 챔버(102)에서 시험된 피시험 IC에서, 주어진 열 스트레스를 제거하는 제열조(언소우크 챔버)(103)로 구성되어 있다.

제열조(103)에서는, 항온조(101)에서 고온을 인가한 경우는, 피시험 IC를 송풍에 의해 냉각하여 실온으로 되돌리고, 또한 항온조(101)에서 예를들면 -30℃정도의 저온을 인가한 경우는 피시험 IC를 온풍 또는 히터 등으로 가열하여 이슬이 맺히지 않을 정도의 온도까지 되돌린다. 그리고, 이 제열된 피시험 IC를 언로더부(400)로 반출한다.

챔버부(100)

도1에 도시하는 바와같이, 챔버부(100)의 항온조(101) 및 제열조(103)는 테스트 챔버(102)보다 상방으로 돌출하도록 배치되어 있다. 여기서, 테스트 트레이 TST는 로더부(300)에서 피시험 IC를 적재하여 항온조(101)로 운반된다. 도시는 생략하지만, 항온조(101)에는 수직 반송 장치가 구비되어 있고, 이 수직 반송 장치에 의해 테스트 챔버(102)가 빌때까지 동안, 다수매의 테스트 트레이 TST가 지지된 상태에서 대기한다. 그리고, 이 대기중에 피시험 IC에 고온 또는 저온의 온도 스트레스가 인가된다.

테스트 챔버(102)에는 그 중앙에 테스트 헤드(5)가 배치되며, IC 소켓(510)이 테스트 챔버(102)내에 대해 하부로 향하도록 셋트된다. 그리고, 이 셋트된 테스트 헤드(5)상에 테스트 트레이 TST가 운반되어 다수의 피시험 IC의 각각을 다수의 IC 소켓(510)에 전기적으로 동시에 접촉시킴으로써 시험이 행해진다. 시험이 종료된 테스트 트레이 TST는 제열조(103)에서 제열되며, IC의 온도를 실온으로 되돌린 후, 언로더부(400)로 배출된다.

또한, 로더부(300)와 언로더부(400)간에는 도1에 도시하는 바와같이 기판(105)이 넣어지며, 이 기판(105)에 롤러 콘베어 등으로 이루어지는 테스트 트레이 반송장치(108)가 장착되어 있다. 이 기판(105)상에 설치된 테스트 트레이 반송장치(108)에 의해 제열조(103)로부터 배출된 테스트 트레이 TST는 언로더부(400) 및 로더부(300)를 통하여 항온조(101)로 반송된다.

또한, 본 실시형태에서는 도4 및 도7에 도시하는 바와같이, 1개의 테스트 트레이 TST에 예를들면 4행×16열(합계 64개)의 피시험 IC가 탑재되며, 테스트 헤드(5)에 대해 한번에 접촉시킬 수 있는 피시험 IC는 1회째의 테스트시에는 64개의 IC가 동시에 측정되며(도7 참조), 재검사 모드시에는 32개의 IC가 동시 측정된다(도9 참조). 이 측정순서에 대해서는 후술한다.

이 시험 결과는 테스트 트레이 TST에 붙여진 예를들면 식별번호와, 테스트 트레이 TST의 내부에 할당된 피시험 IC의 번호로 정해지는 어드레스로 기억된다. 또한, 본 발명에서는 이러한 순서의 시험방법에 전혀 한정되지 않고, 그 이외 순서로 시험을 행해도 된다.

테스트 챔버(102)의 테스트 트레이 TST와 테스트 헤드(5)의 구조는 이하와 같이 되어 있다. 도5는 도2의 테스트 헤드(5)를 도시하는 상세 단면도, 도6은 도5의 Ⅵ-Ⅵ선에 따른 단면도이다.

본 실시형태의 테스트 헤드(5)는 테스트 헤드 본체(501)의 상부에 커넥터(502a)를 통하여 베이스 보드(502)가 장착되어 있고, 이 베이스 보드(502)의 상부에, Z축 방향으로 약간의 상하이동이 가능한 스페이스 기둥(502b)을 통하여 스페이싱 프레임(503)이 설치되어 있다.

이 스페이싱 프레임(503)의 상부에는 소켓 보드 스페이서(504)를 통하여 소켓 보드(505)가 설치되고, 또한 이 상부에는 서브 소켓 보드 스페이서(513)를 통하여 서브 소켓 보드(511)가 설치되어 있다.

그리고 베이스 보드(502)와 소켓 보드(505)간은 다수개의 동축 케이블(506)에 의해 접속되며, 소켓 보드(505)와 서브 소켓 보드(511)간은 중계 터미널(512)에 의해 접속되어 있다.

또한, 도5는 테스트 헤드(5)를 X축방향으로 향해 본 단면도이고, 동 도면에서는 Y축 방향으로 2그룹의 소켓 보드(505) 및 서브 소켓 보드(511)만이 도시되어 있는데, 실제의 4행×16열의 테스트 헤드(5)에는 Y축방향으로 4그룹의 소켓 보드(505) 및 서브 소켓 보드(511)가 설치되어 있다.

또한, 도6은 테스트 헤드(5)를 Y축 방향으로 향해 본 단면도이고, 동 도면에서는 X축 방향으로 1그룹의 소켓 보드(505) 및 서브 소켓 보드(511)만이 도시되어 있는데, 실제의 4행×16열의 테스트 헤드(5)에는 X축 방향으로 8그룹의 소켓 보드(505) 및 서브 소켓 보드(511)가 설치되어 있다.

각 서브 소켓 보드(511)의 상부에는 IC 소켓(510) 및 필요에 따라 소켓 가이드(514)가 설치되어 있다. IC 소켓(510)은 피시험 IC의 입출력 단자에 접촉하는 다수의 컨택트 핀을 가지고, 서브 소켓 보드(511)의 상면에 형성된 랜드 등에 접속된다. 또한, 소켓 가이드(514)는 피시험 IC를 IC 소켓(510)의 컨택트 핀에 접촉시킬 때에, 해당 피시험 IC를 위치 결정하기 위한 가이드로, 경우에 따라서는 생략할 수도 있다.

IC 격납부(200)

IC 격납부(200)에는 시험전의 피시험 IC를 격납하는 시험전 IC 스토커(201)와, 시험 결과에 따라 분류된 피시험 IC를 격납하는 시험이 끝난 IC 스토커(202)가 설치되어 있다.

시험전 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)는 도1에 도시하는 바와같이, 틀상의 트레이 지지틀(203)과, 이 트레이 지지틀(203)의 하부로부터 침입하여 상부로 향해 승강 가능하게 하는 엘리베이터(204)로 구성되어 있다. 트레이 지지틀(203)에는 커스터머 트레이 KST가 다수 겹쳐 쌓여 지지되며, 이 겹쳐 쌓인 커스터머 트레이 KST가 엘리베이터(204)에 의해 상하로 이동된다.

그리고, 시험전 IC 스토커(201)에는 지금부터 시험이 행해지는 피시험 IC가 격납된 커스터머 트레이 KST가 적층되어 지지되는 한편, 시험이 끝난 IC 스토커(202)에는 시험을 끝낸 피시험 IC가 적절히 분류된 커스터머 트레이 KST가 적층되어 지지되어 있다.

또한, 이들 시험전 IC 스토커(201)와 시험이 끝난 스토커(202)는 같은 구조로 되어 있으므로, 시험전 IC 스토커(201)와 시험이 끝난 IC 스토커(202)의 각각의 수를 필요에 따라 적절한 수로 설정할 수 있다. 도1 및 도3에 도시하는 예에서는 시험전 스토커(201)에 2개의 스토커(STK-B)를 설치하고, 또한 그 옆에 언로더부(400)로 이송되는 빈 스토커(STK-E)를 2개 설치함과 동시에, 시험이 끝난 IC 스토커(202)에 8개의 스토커(STK-1, STK-2, …, STK-8)을 설치하여 시험 결과에 따라 최대 8개의 분류로 나누어 격납할 수 있도록 구성되어 있다. 즉, 양품과 불량품 이외에 양품중에서도 동작속도가 고속인 것, 중속인 것, 저속인 것, 혹은 불량중에서도 재시험이 필요한 것 등으로 분류할 수 있다.

로더부(300)

상술한 커스터머 트레이 KST는 로더부(300)로 운반되며, 해당 로더부(300)에 있어서, 커스터머 트레이 KST에 적재된 피시험 IC가 로더부(300)에 정지하고 있는 테스트 트레이 TST에 옮겨 실어진다.

커스터머 트레이 KST로부터 테스트 트레이 TST로 피시험 IC를 옮겨 싣는 IC반송장치로서는 도1에 도시하는 바와같이 기판(105)의 상부에 가설된 2개의 레일(301)과, 이 2개의 레일(301)에 의해 테스트 트레이 TST와 커스터머 트레이 KST간을 왕복할 수 있는(이 방향을 Y방향으로 한다) 가동 아암(302)과, 이 가동 아암(302)에 의해 지지되며, 가동 아암(302)에 따라 X방향으로 이동할 수 있는 가동 헤드(303)를 구비한 X-Y 반송장치(304)가 이용된다.

이 X-Y 반송장치(304)의 가동 헤드(303)에는 흡착 헤드가 하향으로 장착되어 있고, 이 흡착 헤드가 공기를 흡입하면서 이동함으로써, 커스터머 트레이 KST로부터 피시험 IC를 흡착하고, 그 피시험 IC를 테스트 트레이 TST에 옮겨 싣는다. 이러한 흡착 헤드는 가동 헤드(303)에 대해 예를들면 8개 정도 장착되어 있고, 한번에 8개의 피시험 IC를 테스트 트레이 TST에 옮겨 실을 수 있다.

또한 일반적인 커스터머 트레이 KST에 있어서는, 피시험 IC를 탑재하기 위해 凹상으로 형성된 포켓은 피시험 IC의 형상보다 비교적 크게 형성되어 있으므로, 커스터머 트레이 KST에 격납된 상태에 있어서의 피시험 IC의 위치는 큰 편차를 가지고 있다. 따라서, 이 상태에서 피시험 IC를 흡착 헤드에 흡착하고, 직접 테스트 트레이 TST로 운반하면, 테스트 트레이 TST에 형성된 IC 수납 凹부에 정확하게 낙하하는 것이 곤란해진다.

이 때문에 본 실시형태의 전자부품 시험장치(1)에서는 커스터머 트레이 KST의 설치위치와 테스트 트레이 TST간에 프리사이서(305)라고 불리는 IC 위치 수정 수단이 설치되어 있다. 이 프리사이서(305)는 비교적 깊은 凹부를 가지고, 이 凹부의 주위 가장자리가 경사면으로 둘러싸인 형상으로 되어 있으므로, 이 凹부에 흡착 헤드에 흡착된 피시험 IC를 낙하시키면, 경사면에서 피시험 IC의 낙하 위치가 수정되게 된다. 이에따라, 8개의 피시험 IC의 상호 위치가 정확하게 정해지고, 위치가 수정된 피시험 IC를 다시 흡착 헤드로 흡착하여 테스트 트레이 TST에 옮겨 실음으로써, 테스트 트레이 TST에 형성된 IC 격납 凹부에 정밀도 좋게 피시험 IC를 옮겨 실을 수 있다.

도1에 도시되는 바와같이, 로더부(300)의 기판(105)에는 해당 로더부(300)로 운반된 커스터머 트레이 KST가 기판(105)의 상면으로 향하도록 배치되는 한쌍의 창부(306, 306)가 개설되어 있다. 또한, 도시는 생략하지만, 창부(窓部)(306)의 각각에는 해당 창부(306)로 운반된 커스터머 트레이 KST를 지지하기 위한 지지용 후크가 설치되어 있고, 커스터머 트레이 KST의 상면이 창부(306)를 통하여 기판(105) 표면으로 향하는 위치에 커스터머 트레이 KST가 지지된다.

또한, 각각의 창부(306)의 하측에는, 커스터머 트레이 KST를 승강시키기 위한 승강 테이블이 설치되어 있고, 여기서는 시험전의 피시험 IC가 옮겨 실어져 빈 커스터머 트레이 KST를 실어 하강하고, 이 빈 트레이를 트레이 이송 아암(205)의 하측 트레이 수납부로 수수(授受; 주고받음)한다.

언로더부(400)

언로더부(400)에도 로더부(300)에 설치된 X-Y 반송장치(304)와 동일 구조의 X-Y 반송장치(404, 404)가 설치되고, 이 X-Y 반송장치(404, 404)에 의해 언 로더부(400)로 운반된 테스트 트레이 TST로부터 시험이 끝난 피시험 IC가 커스터머 트레이 KST에 옮겨 실어진다.

또한, 언로더부(400)의 기판(105)에는 해당 언로더부(400)로 운반된 커스터머 트레이 KST가 기판(105)의 상면으로 향하도록 배치되는 한쌍의 창부(406, 406)가 두쌍 개설되어 있다. 또한, 이 창부(406)의 각각에도 해당 창부(406)로 운반된 커스터머 트레이 KST를 지지하기 위한 지지용 후크가 설치되어 있고, 커스터머 트레이 KST의 상면이 창부(406)를 통하여 기판(105)의 표면으로 향하는 위치에 커스터머 트레이 KST가 지지된다. 각각의 창부(406)의 하측에는 커스터머 트레이 KST를 승강시키기 위한 승강 테이블이 설치되어 있고, 여기서는 시험이 끝난 피시험 IC가 옮겨 실어져 가득 찬 커스터머 트레이 KST를 실어 하강하고, 이 가득 찬 트레이를 트레이 이송 아암(205)의 하측 트레이 수납부로 수수한다.

덧붙여서, 본 실시형태의 전자부품 시험장치(1)에서는 분류 가능한 카테고리의 최대가 8종류이지만, 언로더부(400)의 창부(406)에는 최대 4매의 커스터머 트레이 KST 밖에 배치할 수 없다. 따라서, 리얼 타임으로 분류할 수 있는 카테고리는 4분류로 제한된다. 일반적으로는 양품을 고속 응답 소자, 중속 응답 소자, 저속 응답 소자의 3개의 카테고리로 분류하고, 여기에 불량품을 추가하여 4개의 카테고리로 충분하지만, 예를들면 재시험을 필요로 하는 등과 같이, 이들 카테고리에 소속되지 않는 카테고리가 발생하기도 한다.

이와같이, 언로더부(400)의 창부(406)에 배치된 4개의 커스터머 트레이 KST에 할당된 카테고리 이외의 카테고리로 분류되는 피시험 IC가 발생한 경우에는 언 로더부(400)로부터 1매의 커스터머 트레이 KST를 IC 격납부(200)로 되돌리고, 이에 대신하여 새롭게 발생한 카테고리의 피시험 IC를 격납해야할 커스터머 트레이 KST의 언로더부(400)로 전송하고, 그 피시험 IC를 격납하면 된다.

다만, 분류 작업 도중에 커스터머 트레이 KST의 교체를 행하면, 그 사이는 분류 작업을 중단하지 않으면 안되 스루풋이 저하하는 문제가 있다. 이 때문에, 본 실시형태의 전자부품 시험장치(1)에서는 언로더부(400)의 테스트 트레이 TST와 창부(406)간에 버퍼부(405)를 설치하고, 이 버퍼부(405)에 조금밖에 발생하지 않는 카테고리의 피시험 IC를 일시적으로 보관하도록 하고 있다.

예를들면, 버퍼부(405)에 20∼30개 정도의 피시험 IC를 격납할 수 있는 용량을 가지게 함과 동시에, 버퍼부(405)의 각 IC 격납 위치에 격납된 IC의 카테고리를 각각 기억하는 메모리를 설치하고, 버퍼부(405)에 일시적으로 보관한 피시험 IC의 카테고리와 위치를 각 피시험 IC마다 기억해 둔다, 그리고, 분류작업의 사이 또는 버퍼부(405)가 가득 찬 시점에서, 버퍼부(405)에 보관하고 있는 피시험 IC가 속하는 카테고리의 커스터머 트레이 KST를 IC 격납부(200)로부터 불러내고, 그 커스터머 트레이 KST에 격납한다. 이 때, 버퍼부(405)에 일시적으로 보관되는 피시험 IC가 다수의 카테고리에 걸치는 경우도 있는데, 이러한 때는, 커스터머 트레이 KST를 불러낼때에 한번에 다수의 커스터머 트레이 KST를 언로더부(400)의 창부(406)로 불러내면 된다.

트레이 이송 아암(205)

도1에 도시하는 바와같이, 피시험 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)의 상부에는, 기판(105)간에 있어서, 피시험 IC 스토커(201)와 시험이 끝난 IC 스토커(202)의 배열방향의 전체 범위에 걸쳐 이동하는 트레이 이송 아암(205)이 설치되어 있다. 본 예에서는 피시험 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)의 바로위(Y축 방향으로 밀리지 않고)에 로더부(300) 및 언로더부(400)의 창(306, 406)이 설치되어 있으므로, 트레이 이송 아암(205)도 X축 및 Z축 방향으로만 이동 가능하게 되어 있다. 덧붙여, IC 격납부(200)와 로더부(300) 또는 언로더부(400)의 위치관계에 따라서는, 트레이 이송 아암(205)을 X축, Y축 및 Z축 모든 방향으로 이동 가능하게 해도 된다.

이 트레이 이송 아암(205)은 커스터머 트레이를 좌우로 나란히 지지하기 위한 한쌍의 트레이 수납부를 구비하고, 로더부(300) 및 언로더부(400)와 피시험 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)간에서 커스터머 트레이의 이송을 행한다.

다음에 테스트 챔버(102)의 테스트 순서를 설명한다.

또한, 도7 및 도9는 도4에 도시하는 테스트 트레이 TST를 모식적으로 도시한 도면이고, 도8 및 도10은 도7 및 도9에 도시하는 다수의 피시험 IC중 한개의 전자부품군을 도시한 개념도이다.

우선, 핸들러(1)의 제어장치에 재검사 모드를 입력한 후, 1회째의 테스트를 실행한다(도12의 스텝1∼2). 이 1회째의 테스트에서는 도7에 도시하는 바와같이 테스트 트레이 TST에 탑재된 64개 전체의 피시험 IC가 동시에 각 IC 소켓(510)에 가압되어 테스트된다.

이 때 본 실시형태에서는 도7에 도시하는 바와같이 A1, A2, …, D15, D16의 64개의 피시험 IC를 인접하는 2개의 피시험 IC의 한개의 전자부품군으로서 취급한다. 동 도면의 예에서는 실선으로 분류된 A1과 A2, A3과 A4, …가 같은 전자부품군으로 된다. 도8은 이렇게 취급되는 한개의 전자부품군의 테스트 헤드(5)와 IC 소켓(510)의 단자의 접속관계를 도시하는 도면이고, 도7에서는 횡끼리의 피시험 IC를 한개의 전자부품군으로 하고 있는 것을, 배선관계를 도시하는데 있어 편의상 세로로 나열해 표현하고 있다.

도8에 도시하는 바와같이 한개의 전자부품군을 구성하는 2개의 피시험 IC(A1, A2)는 같은 소켓 보드(511)에 설치된 2개의 IC 소켓(510, 510)의 각각에 동시에 가압된다.

여기서 테스트 헤드(5)측으로부터 IC측으로 이송되는 구동신호는 테스트 헤드(5)측의 한개의 드라이버 핀(520)으로부터 반출되며, 소켓 보드(511)의 배선 패턴으로 병렬로 분기되어 컨택트 핀을 통하여 2개의 IC(A1, A2)의 드라이버 단자(530)로 각각 입력된다. 또한, 테스트 헤드(5)측으로부터 IC측으로 이송되는 입력신호는 테스트 헤드(5)측의 2개의 입력신호 핀(521)으로부터 각각 송출되며, 소켓 보드(511)의 배선 패턴 및 컨택트 핀을 통하여 IC(A1, A2)의 입출력 단자(531)로 각각 입력된다. 이들 2개의 IC(A1, A2)의 입출력 단자(531, 531)로 입력된 입력신호는 같은 입출력 단자(531, 531)로부터 각각 판독되며, 테스트 헤드(5)측의 2개의 출력신호 핀(522, 522)으로 출력되어 여기서 부터 테스터(6)로 이송된다.

이 출력신호 핀(522, 522)으로 검출된 출력신호를 입력신호 핀(521, 521)으로부터 입력된 입력신호와 비교함으로써, 메모리계 IC이면 그 번지의 기능이 정상으로 동작했는지 여부가 판단된다.

여기서, 한개의 전자부품군을 구성하는 IC의 적어도 어느 한쪽에 이상 신호가 확인되면, 그 전자부품군의 모든 IC를 재검사가 필요한 카테고리로 분류한다. 즉, 언로더부(400)에 커스터머 트레이 KST에 옮겨 실을 때에 재검사용 카테고리의 커스터머 트레이 KST에 옮겨 싣는다.

즉 본 실시형태에서는 한개의 소켓 보드(511)에 2개의 IC를 셋트하고, 이들 구동신호를 공통화하고 있으므로, 출력신호가 정상인 경우는 2개의 IC가 모두 양품이라고 판별할 수 있는데, 출력신호에 이상이 있는 경우에는, 어느 IC(A1, A2)가 불량품인지를 판별할 수 없다.

그래서, 상술한 2개의 IC를 한개의 전자부품군으로 하는 1회째 테스트를 행하는데 있어, 출력신호에 이상 신호가 발생한 경우에는 모든 IC(A1, A2)를 재검사가 필요한 IC로서 분류한다. 그리고, 모든 피시험 IC의 테스트가 종료하면, 도12의 스텝(3)으로 진행하여 재검사가 필요한 피시험 IC가 존재하는지 여부를 확인하고, 재검사 IC가 존재하면 재검사를 실행한다(스텝5). 또한, 재검사 회수가 소정 회수 N이상으로 되면 그 이상의 재검사는 행하지 않고, 처리를 종료한다.

재검사 공정에서는 재검사를 필요로 하는 피시험 IC가 탑재된 커스터머 트레이 KST를 로더부(300)로 반송하고, 이들 피시험 IC를 도9에 도시하는 바와같이 테스트 트레이 TST에 탑재시킨다. 즉, 1회째의 테스트에 있어서는 모든 포켓에 피시험 IC를 탑재했는데, 재검사에 있어서는, 상술한 2개의 IC(A1, A2)중 어느 IC가 불량품인지를 판별할 필요가 있으므로, 드라이버 핀(520)이 공통화된 1개의 소켓 보드(511)에 1개의 IC가 가압되도록 테스트 트레이 TST에 탑재시킨다.

그리고, 도10에 도시하는 바와같이, 1개의 소켓 보드(511)에는 1개의 IC(여기서는 A1)만이 가압되므로, 드라이버 핀(520)으로부터의 구동 신호는 1개의 IC(A1)에 대해 출력되며, 입력신호도 출력신호도 한개의 IC(A1)에 대해서만 액세스되므로, 어느 IC가 양품인지 불량품인지를 판별할 수 있다. 그리고, 이 재검사를 종료한 IC를 그 결과에 따른 카테고리로 분류한다.

이와같이 본 실시형태의 전자부품 시험장치(1)에서는 한개의 드라이버 핀(520)을 2개의 IC 소켓(510)에 공통하여 사용할 수 있으므로, 테스트 헤드(5)측의 단자수를 증가시키지 않아도 IC의 동시 측정수를 증가시키는 것이 가능해진다. 특히 최근 IC는 제조품질의 관리가 현저하게 향상되게 되어 양품율이 높으므로 2개의 IC중 어느 한쪽이 불량품이 될 확률도 매우 낮다.

따라서, 본 실시형태의 시험방법에 의하면, 종래의 시험방법에 비해 재검사가 필요한 분만큼 시험회수가 언뜻보기에 증가하는 것으로 보이는데, 실제로는 재검사가 필요한 IC 수량이 매우 작고, 반대로 동시 측정수를 늘릴 수 있는 분만큼 스루풋이 향상되게 된다.

또한, 이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로써, 본 발명을 한정하기 위해 기재된 것이 아니다. 따라서, 상기 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계변경이나 균등물도 포함하는 취지이다.

예를들면, 테스트 헤드(5)측의 드라이버 핀(520)을 공통화하는데 있어, 상술한 실시형태에서는 도8에 도시하는 바와같이 소켓 보드(511)측에서 배선을 병렬로 했는데, 본 발명은 이에만 한정되지 않고, 도11에 도시하는 바와같이 구성할 수도 있다. 즉, 도11에서는 테스트 헤드(5)측의 한개의 드라이버 핀(520)에 대해 테스트 헤드(5)측에 전환 스위치(523)를 설치하여 여기서 분기하고, 소켓 보드(511)에 대해서는 1대1로 구동신호선을 연결한다. 그리고, 한쪽 IC(A1)로 구동신호를 출력할 때는 테스트 헤드(5)측의 전환 스위치를 IC(A1)측으로 전환하고, 다른쪽 IC(A2)로 구동신호를 출력할 때는 마찬가지로 전환 스위치를 IC(A2)측으로 전환한다.

이와같이 해도, 한개의 드라이버 핀(520)을 2개의 IC 소켓(510)에 공통으로 사용할 수 있으므로, 테스트 헤드(5)측의 단자수를 증가시키지 않아도 IC의 동시 측정수를 증가시키는 것이 가능해진다.

또한, 상술한 실시형태에서는, 제1 테스트 공정에 재검사가 필요한 전자부품군(A1, A2)은 테스트 챔버(102)로부터 언로더부(400)로 반출되며, 일단, 재검사가 필요한 카테고리로 분류된 후, 다시 로더부(300)로부터 테스트 챔버(102)로 반입되며, 여기서 제2 테스트 공정인 재검사가 행해지는 순서였는데, 본 발명의 시험방법에서는 제1 테스트 공정에서 재검사가 필요한 전자부품군에 대해, 그 위치에서 즉각 제2 테스트 공정인 재검사를 실시해도 된다.

Claims

시험해야할 전자부품에 테스트 신호를 입력하고, 그 응답 출력 신호에 따라 상기 전자부품의 양호 여부를 판별하는 전자부품의 시험방법에 있어서,

다수의 전자부품으로 이루어지는 전자부품군의 상기 각각의 전자부품에 대해 공통의 테스트 신호를 입력하고, 그 응답신호에 따라 해당 테스트에서 공급된 상기 전자부품군 전체의 양호 여부를 판별하는 제1 테스트 공정과,

상기 제1 테스트 공정에 의해 불량품이라고 판별된 전자부품군의 각각의 피시험 전자부품에 대해, 상호 독립된 테스트 신호를 각각 입력하고, 그 응답신호에 따라 해당 테스트에서 공급된 상기 전자부품마다의 양호 여부를 판별하는 제2 테스트 공정을 가지는 것을 특징으로 하는 전자부품의 시험방법.
제1항에 있어서, 상기 제1 테스트 공정과 제2 테스트 공정간에 상기 제1 테스트 공정에서 불량품이라고 판별된 전자부품군을 재배열하는 공정과, 재배열된 전자부품을 상기 제2 테스트 공정으로 반송하는 공정을 가지는 것을 특징으로 하는 전자부품의 시험방법.
제1항에 있어서, 상기 제2 테스트 공정은 상기 제1 테스트 공정의 직후에 실행되는 것을 특징으로 하는 전자부품의 시험방법.
제1항에 있어서, 상기 제1 테스트 공정의 테스트 신호는 상기 전자부품군의 각각의 전자부품에 대해 테스트 헤드의 공통 단자로부터 병렬로 입력되는 것을 특징으로 하는 전자부품의 시험방법.
제1항에 있어서, 상기 제1 테스트 공정의 테스트 신호는 상기 전자부품군의 각각의 전자부품에 대해 테스트 헤드의 공통 단자로부터 선택적으로 입력되는 것을 특징으로 하는 전자부품의 시험방법.
제4항 또는 제5항에 있어서, 상기 제1 테스트 공정의 테스트 신호는 상기 전자부품군의 각각의 전자부품에 대해 상호 독립하여 입력되는 제2 테스트 신호를 포함하는 것을 특징으로 하는 전자부품의 시험방법.
제1항에 있어서, 상기 제1 테스트 공정에서 N개(단 N은 자연수)의 전자부품이 동시에 테스트되며, 상기 제2 테스트 공정에서 N/2개의 전자부품이 동시에 테스트되는 것을 특징으로 하는 전자부품의 시험방법.
일단이 시험해야할 전자부품의 단자에 접속되며, 타단이 테스트 헤드의 단자에 접속된 IC 소켓을 가지는 전자부품 시험장치에 있어서,

상기 테스트 헤드의 적어도 한개의 단자에 대해, 적어도 2개의 IC 소켓의 전자 부품측의 단자를 병렬로 분할하는 회로를 가지는 것을 특징으로 하는 전자부품 시험장치.
제8항에 있어서, 상기 분할회로는 상기 IC 소켓측에 설치되어 있는 것을 특징으로 하는 전자부품 시험장치.
제8항에 있어서, 상기 분할회로는 상기 테스트 헤드측에 설치되어 있는 것을 특징으로 하는 전자부품 시험장치.
제10항에 있어서, 상기 분할회로에 전환 스위치가 설치되어 있는 것을 특징으로 하는 전자부품 시험장치.
제8항 내지 제11항 중 어느 한 항에 있어서, 다수의 전자부품의 각각을 상기 IC 소켓의 전자부품측 단자에 동시에 접속하고, 상기 분할회로가 설치된 IC 소켓군마다의 시험결과를 구하여 불량품이라고 판별된 군의 전자부품을 상기 1개의 IC 소켓군에 대해 한개의 전자부품이 되도록 재배열하는 기구를 가지는 것을 특징으로 하는 전자부품 시험장치.