KR100629262B1 - 반도체 디바이스 테스트장치의 테스트트레이 - Google Patents

반도체 디바이스 테스트장치의 테스트트레이 Download PDF

Info

Publication number
KR100629262B1
KR100629262B1 KR1020040056600A KR20040056600A KR100629262B1 KR 100629262 B1 KR100629262 B1 KR 100629262B1 KR 1020040056600 A KR1020040056600 A KR 1020040056600A KR 20040056600 A KR20040056600 A KR 20040056600A KR 100629262 B1 KR100629262 B1 KR 100629262B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
test
test tray
pocket
tray
Prior art date
Application number
KR1020040056600A
Other languages
English (en)
Other versions
KR20060009137A (ko
Inventor
이수찬
방정호
선용균
이준호
전진국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040056600A priority Critical patent/KR100629262B1/ko
Publication of KR20060009137A publication Critical patent/KR20060009137A/ko
Application granted granted Critical
Publication of KR100629262B1 publication Critical patent/KR100629262B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

반도체 디바이스 테스트장치의 테스트트레이가 개시된다. 개시된 테스트트레이는 반도체 디바이스 테스트장치의 소정부에 설치되며 복수의 설치공간부가 배치된 트레이보드와, 상기 각 설치공간에 고정되며 프레임에 마련된 포켓수용부에 복수의 포켓이 설치된 인서트를 포함하되, 상기 복수의 포켓은 상기 프레임의 하부면에 결합되는 홀더에 의해 고정된다.

Description

반도체 디바이스 테스트장치의 테스트트레이{TEST TRAY FOR SEMICONDUCTOR DEVICE TEST APPARATUS}
도 1a는 특허출원 2003-48083호의 반도체 디바이스 테스트장치에 개시된 테스트트레이의 평면도이다.
도 1b는 도 1a의 테스트트레이에 설치되는 인서트를 설명하기 위한 분해사시도이다.
도 2는 본 발명에 따른 테스트트레이가 설치되는 테스트장치를 설명하기 위한 사시도이다.
도 3은 본 발명에 따른 반도체 디바이스 테스트장치의 테스스트레이를 설명하기 위한 분해사시도이다.
도 4a는 본 발명에 따른 테스트트레이에 있어, 포켓을 설명하기 위한 부분 분해사시도이다.
도 4b는 본 발명에 따른 테스트트레이에 있어, 포켓에 반도체 디바이스가 설치된 상태를 설명하기 위한 사시도이다.
도 4c는 도 4b의 A부분을 발췌도시한 단면도이다.
도 5는 본 발명에 따른 테스트트레이에 있어, 인서트의 결합상태를 설명하기 위한 사시도이다.
도 6은 도 5의 A-A'선 단면도이다.
<도면주요부위에 대한 부호의 설명>
1 : 테스트트레이 2 : 트레이보드
3 : 인서트 4 : 프레임
5 : 포켓 6 : 홀더
7 : 반도체 디바이스 21 : 설치공간부
22 : 인서트패스너 41 : 포켓수용부
42 : 고정공 51 : 안착플레이트
52 : 측벽플레이트 53 : 레치
54 : 토글 55 : 중심축
56 : 연결축 61 : 수용공간부
62 : 볼트결합공 71 : 리드
72 : 몰드 100 : 반도체 디바이스 테스트장치
110 : 스태커 110' : 유저트레이공급부
110" : 유저트레이출하부 120 : 로딩로봇
130 : 속챔버 140 : 테스트챔버
140' : 테스트헤드 150 : 디바이스언로딩부
160 : 디속챔버 170 : 소터테이블
180 : 분류로봇 190 : 언로딩로봇
211 : 장착편 212 : 인서트고정홀
411 : 제 1지지돌기 412 : 볼트체결공
521 : 설치홈 522 : 경사면
523 : 돌출턱 524 : 가이드홈
525 : 조립돌기 611 : 수용공간부
P : 포켓군 B : 볼트
T : 조립돌기 두께 T' : 지지공간의 높이
본 발명은 반도체 디바이스 테스트장치의 테스트트레이에 관한 것이다.
반도체 디바이스는 소정의 조립공정을 거친 후 최종적으로 테스트 공정을 수행하므로써 양품과 불량을 선별하게 된다. 테스트 공정을 수행하는 테스트장치는 테스트트레이에 안착된 반도체 디바이스를 자동으로 이송시키면서 테스트헤드와 접촉시킴으로써 소정 테스트를 수행하며, 이 테스트 결과에 따라 반도체 디바이스들을 등급별로 분류하여 적재하는 기능을 수행한다.
하지만, 종래의 반도체 디바이스 테스트장치는 테스트트레이의 인서트, 즉 실제 반도체 디바이스가 안착되는 인서트가 반도체 디바이스를 한 개씩만 수납할 수 있는 구조로 되어 있어서, 테스트트레이 1매당 최대 64개의 디바이스를 수용할 수 있다. 이에 따라서, 단위 시간당 테스트하는 디바이스 개수가 제한되어 전체 수율을 떨어뜨리는 문제점이 있다.
한편, 본 출원인에 의해 선 출원된 특허출원 2003-48083호는 테스트트레이의 인서트를 2행 2열 구조로 구성하되, 이러한 인서트를 테스트보드상에 4행 8열로 배치하므로써 256개의 반도체 디바이스를 동시에 테스트할 수 있는 반도체 디바이스 테스트장치를 개시하고 있다.
도 1a는 특허출원 2003-48083호의 반도체 디바이스 테스트장치에 개시된 테스트트레이의 평면도이고, 도 1b는 도 1a의 테스트트레이에 설치되는 인서트를 설명하기 위한 분해사시도이다.
도 1a를 참조하면, 테스트트레이(240)는 트레이보드(241)에 인서트(330)를 적재할 수 있는 설치공간부(c)가 마련된다. 이와 같은 설치공간부(c)는 상기 트레이보드(241)상에 4행 8열로써 배치되는데, 이러한 설치공간부(c)는 상기 트레이보드(241)에 다수의 살(241a,241b)을 격자형태로 배열형성하므로써 구성된다. 그리고, 상기 살(241a)의 양측에는 상기 인서트(330)를 고정하기 위해 인서트고정홀(241c')을 구비한 장착편(241c)이 형성된다.
도 1b를 참조하면, 상기 인서트(330)는 2행 2열의 구조로써 포켓수용부(335)가 구비된 프레임(F)과, 이 포켓수용부(330)에 결합되는 포켓(337)으로 구성된다.
상기 프레임(F)에는 전술한 트레이보드(241)의 인서트고정홀(241c')에 대응하는 고정홀(331)이 마련되고, 상기 각 포켓수용부(335)의 외둘레 일측에는 고정공(336)이 천공된다. 이와 더불어 상기 인서트(330)에는 상기 포켓(337)의 양단과 접하는 구조로써 제2가이딩부(335a)가 마련된다.
상기 포켓(337)은 그 상부가 개방된 4각 상자형태로 구성되는데, 그 바닥면 (337a) 양측에는 반도체 디바이스(360)의 리드(361)가 관통되도록 리드관통홀(337b)이 길게 형성된다. 그리고, 상기 리드관통홀(337b)이 형성된 타면측에는 반도체 디바이스(360)의 로딩 동작을 가이드하는 제1가이딩부(337c)가 마련되며, 상기 포켓(337)의 양단 측에는 관통홀(337d')이 형성된 고정편(337d)이 대각선방향으로 대칭 되게 형성된다.
이와 같은 선 출원 발명의 구성에 따르면, 상기 인서트(330)는 상기 포켓(337)과 상기 프레임(F)에 마련된 관통홀(337d') 및 고정홀(336)을 통해 포켓패스너(338)를 삽입고정하므로써 그 조립이 완성되고, 이렇게 조립된 인서트(330)는 상기 프레임(F)에 구비된 고정홀(331)과 전술한 트레이보드(241)의 인서트고정홀(241c')에 인서트패스너(338')를 삽입고정하므로써 트레이보드(241)의 설치공간부(c)에 조립된다.
이때, 상기 포켓패스너(338)는 그 외경이 상기한 관통홀(337d') 및 고정공(336)의 내경보다 작게 형성되는데, 이로 인해, 상기 인서트(330)에 고정된 포켓(337)은 어느 정도의 유동성이 부여되어 반도체 디바이스(360)를 테스트헤드의 소켓(도면에 미도시됨.)에 접속할 때 그 접속위치를 유도하게 된다.
하지만, 상기한 선 출원 발명은 상기 인서트(330)의 프레임(F)에 포켓(337)을 결합함에 있어, 포켓패스너(338)를 이용하여 개별적으로 프레임(F)의 포켓수용부(335)에 포켓(337)을 각, 각 결합함에 따라 그 조립 공정이 복잡한 문제점이 있다. 아울러, 상기 포켓패스너(338)에 의해 유동성이 부여되는 포켓(337)은 단순히 상기 포켓패스너(338)의 외경을 작게 형성하여 좌, 우방향으로만 소정간격 유동됨 에 따라 소켓과의 접속위치를 유도하는 기능에 한계가 있다.
또한, 선 출원 발명은 상기 포켓(337)에 반도체 디바이스(360)를 고정하는 별도의 수단이 구비되어 있지 않고, 단순히 억지끼움식으로 4각 상자형태의 포켓(337)에 반도체 디바이스(360)의 몰드를 수용시킴에 따라 반도체 디바이스(360)가 포켓(338)에 안착된 상태에서 유동되거나 이탈될 수 있어, 원활한 테스트를 수행할 수 없는 문제점이 있다.
이에, 본 발명은 기존의 테스트트레이가 갖는 제반적인 문제점을 해결함과 아울러 본 출원인에 의해 선 출원된 특허출원 2003-48083호의 반도체 디바이스 테스트장치에 적용되는 테스트트레이를 개량하기 위해 창안된 것으로,
본 발명이 이루고자 하는 기술적 과제는 홀더를 통해 프레임에 복수의 포켓을 일률적으로 결합하므로써 그 조립작업을 간소화할 수 있는 반도체 디바이스 테스트장치의 테스트트레이를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 포켓에 수용되는 반도체 디바이스를 적정위치에 고정함과 아울러 포켓에 수용된 반도체 디바이스의 유동을 억제할 수 있는 반도체 디바이스 테스트장치의 테스트트레이를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 반도체 디바이스가 수용된 포켓이 프레임내부에서 X, Y, Z축 방향으로 유동할 수 있도록 하여 반도체 디바이스와 소켓의 접속정밀도를 향상시킬 수 있는 반도체 디바이스 테스트장치의 테스트트레이를 제공하는데 있다.
상기한 기술적 과제를 해결하기 위한 본 발명의 구체적인 수단으로는;
반도체 디바이스 테스트장치의 소정부에 설치되며, 복수의 설치공간부가 배치된 트레이보드; 및
상기 각 설치공간에 고정되며, 프레임에 마련된 포켓수용부에 복수의 포켓이 설치된 인서트; 를 포함하되,
상기 복수의 포켓은 상기 프레임의 하부면에 결합되는 홀더에 의해 고정된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이를 구비한다.
바람직한 실시예로써, 상기 포켓수용부의 사방모서리에는 제 1 지지돌기가 구비된다.
바람직한 실시예로써, 상기 프레임은 알루미늄에 마그네슘이 합금된 금속재로 구성된다.
바람직한 실시예로써, 상기 홀더에는 상기 복수의 포켓을 수용하기 위한 수용공간부가 분할 형성되고, 이 수용공간부의 사방모서리에는 상기 제 1 지지돌기와 대응하는 위치에 제 2 지지돌기가 마련된다.
보다 바람직하게, 상기 제 1 지지돌기와 제 2지지돌기의 사이에는 지지공간이 마련된다.
바람직한 실시예로써, 상기 포켓은 반도체 디바이스가 안착되는 안착플레이트와, 반도체 디바이스를 가이드하기 위해 상기 안착플레이트의 양단에 수직되게 돌출 형성된 측벽플레이트로 구성된다.
보다 바람직하게, 상기 각 측벽플레이트에는 반도체 디바이스를 고정하기 위한 레치와, 이 레치의 작동매개체인 토글을 설치하기 위한 설치홈이 마련된다.
보다 바람직하게, 상기 레치는 그 일단에 이탈방지턱이 마련되고, 그 하부에는 중심축을 설치하기 위한 축공이 천공되며, 그 타단에는 상기 토글을 연결하기 위한 장공이 천공된 구성을 갖고, 상기 토글은 상기 장공에 삽입되는 연결축을 매개체로 하여 상기 레치와 연결되며, 그 하부에는 한 조의 스프링이 삽입설치된다.
보다 바람직하게, 상기 각 측벽플레이트에는 그 내면이 반도체 디바이스를 가이드하기 위해 경사면으로 구성되고, 이 경사면의 양측벽에는 돌출턱이 마련되며, 상기 안착플레이트와 연결되는 부위에는 반도체 디바이스의 리드를 가이드하기 위한 가이드홈이 형성된다.
보다 바람직하게, 상기 각 측벽플레이트의 양측벽에는 상기 지지공간상에 삽입되는 조립돌기가 마련된다.
보다 바람직하게, 상기 조립돌기는 상기 지지공간에서 유동할 수 있도록 그 두께가 적어도 상기 지지공간의 높이보다 얇게 구성된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거 상세히 설명하기로 한다.
도 2는 본 발명에 따른 테스트트레이가 설치되는 테스트장치를 설명하기 위한 사시도이고, 도 3은 본 발명에 따른 반도체 디바이스 테스트장치의 테스스트레이를 설명하기 위한 분해사시도이다.
도 2를 참조하면, 반도체 디바이스 테스트장치(100)는 유저트레이공급부 (110') 및 유저트레이출하부(110")를 포함하는 스태커(110)와, 반도체 디바이스를 로딩하는 로딩로봇(120)과, 상기 로딩로봇(120)으로 부터 공급되는 반도체 디바이스가 안착되는 테스트트레이(1)와, 상기 테스트트레이(1)를 인입받아 반도체 디바이스를 미리 냉각시키거나 가열하는 속챔버(130)와, 상기 속챔버(130)로부터 예열된 반도체 디바이스를 테스트헤드(140')의 테스트보드(도면에 미도시됨.)에 접속시켜 테스트를 행하는 테스트챔버(140)와, 상기 테스트챔버(140)로부터 배출된 테스트트레이(1)를 받아 상온으로 회복시켜 디바이스언로딩부(150)로 배출하는 디속챔버(160)와, 상기 디바이스언로딩부(150)로 배출된 반도체 디바이스를 픽업하여 테스트결과에 따라 복수의 소터테이블(170)로 이송하는 분류로봇(180)과, 상기 소터테이블(170)에 이송된 반도체 디바이스를 픽업하여 상기 유저트레이출하부(110")로 이송하는 언로딩로봇(190)으로 그 구성요소를 나눌 수 있다.
도 3을 참조하면, 상기 테스트트레이(1)는 트레이보드(2)상에 복수의 인서트(3)가 설치된 구성을 갖는다. 이와 같은 테스트트레이(1)는 선 출원발명과 같이 복수의 인서트(3)를 설치하기 위한 설치공간부(21)가 상기 트레이보드(2)상에 4행 8열로써 배치됨과 아울러 각 설치공간부(21)에는 인서트고정홀(212)을 구비한 장착편(211)이 상, 하 대응하는 위치에 마련된다.
상기 인서트(3)는 복수의 포켓수용부(41)가 마련되는 프레임(4)과, 상기 포켓수용부(41)에 수용되는 복수의 포켓(5)과, 각 포켓(5)을 상기 프레임(4)에 고정하는 홀더(6)로 구성된다. 이와 같은 인서트(3)는 반도체 디바이스가 안착되는 포켓(5)이 다연 1조, 예컨대 4연 1조, 2연 1조 및 6연 1조로 설치되는데, 이하에서는 본 발명의 이해를 돕기 위해 포켓(5)이 4연 1조로 설치되는 인서트(3)를 바람직한 실시예로써 설명하기로 한다.
상기 프레임(4)은 포켓(5)을 지지하기 위한 포켓수용부(41)가 4연 1조의 포켓(5)과 대응하도록 2행 2열의 구조로써 배열되는데, 각 포켓수용부(41)의 사방모서리에는 제 1 지지돌기(411)가 구비된다. 이와 같은 프레임(4)에는 상기한 트레이보드(2)의 설치공간부(21)에 설치될 수 있도록 상기 인서트고정홀(212)과 대응하는 위치에 고정공(42)이 천공된다. 이에 따라, 상기 프레임(4)은 상기 고정공(42)을 상기 장착편(211)의 인서트고정홀(212)과 연통되게 위치시킨 상태에서 인서트패스너(22)를 삽입고정하므로써 상기 트레이보드(2)에 조립될 수 있다.
여기서, 상기 프레임(4)은 그 구성재질로 알루미늄과 마그네슘 등의 금속합금을 적용함이 바람직한데, 기존의 프레임은 플라스틱재로 제조됨에 따라 강도의 취약성을 지니고 있는 반면, 본 발명에서와 같이 프레임(4)의 구성재질에 금속합금을 적용하므로써 향상된 내구성을 확보할 수 있는 장점을 갖게 된다.
상기 포켓(5)은 전술한 바와 같이 4개의 포켓(5)이 하나의 포켓군(P)을 이루는 4연 1조로 구성되는데, 도 4a는 본 발명에 따른 테스트트레이에 있어, 포켓을 설명하기 위한 부분 분해사시도이고, 도 4b는 본 발명에 따른 테스트트레이에 있어, 포켓에 반도체 디바이스가 설치된 상태를 설명하기 위한 사시도이며, 도 4c는 도 4b의 A부분을 발췌 도시한 단면도이다.
도 4a 및 도 4b를 참조하면, 상기 포켓(5)은 안착플레이트(51)와, 이 안착플레이트(51)의 양단에서 수직돌출된 측벽플레이트(52)로 구성된다. 이와 같은 안착 플레이트(51)는 안착될 반도체 디바이스(7)와 대응하는 길이를 갖되, 적어도 안착될 반도체 디바이스(7)의 폭보다는 좁은 폭이 부여된다. 이와 같은 구성에 따르면, 상기 안착플레이트(51)에 안착된 반도체 디바이스(7)의 리드(71)는 테스트헤드의 소켓(도면에 미도시됨.)과 원활하게 접촉될 수 있도록 상기 안착플레이트(51)의 양측벽 하부방향으로 돌출 된다.
상기 각 측벽플레이트(52)는 그 중앙부위에 설치홈(521)이 마련되는데, 이와 같은 설치홈(521)에는 반도체 디바이스(7)를 고정하기 위한 레치(53 : Latch)와, 이 레치(53)의 작동매개체인 토글(54 : Toggle)이 설치된다. 이를 구체적으로 설명하면, 도 4c에서와 같이 상기 레치(53)는 그 일단에 이탈방지턱(531)이 마련되고, 그 하부에는 중심축(55)이 설치되는 축공(532)이 천공됨과 아울러 그 타단에는 상기 토글(54)을 연결하기 위한 장공(533)이 천공된다. 상기 토글(54)은 상기 장공(533)에 삽입되는 연결축(56)을 매개체로 하여 상기 레치(53)와 연결되는데, 그 하부에는 한 조의 스프링(541)이 삽입설치된다. 이와 같은 구성에 의하면, 상기 레치(53)는 상기 안착플레이트(51)에 반도체 디바이스(7)가 안착될 경우, 상기 이탈방지턱(531)의 하부가 반도체 디바이스(7)에 밀착됨과 아울러 상기 스프링(541)의 반력에 의해 반도체 디바이스(7)에 미는 힘을 작용하게 되므로 반도체 디바이스(7)의 유동을 억제하게 된다. 또한, 상기 레치(53)는 상기 토글(54)을 상부에서 누르면 상기 중심축(55)을 기준으로 위치 변경되어 반도체 디바이스(7)에 작용하던 미는 힘이 해제됨과 아울러 반도체 디바이스(7)를 안착플레이트(51)에서 분리할 수 있도록 오픈 된다. 따라서, 상기 레치(53)는 상기 이탈방지턱(531)을 구비하여 상기 안 착플레이트(51)에 안착된 반도체 디바이스(7)의 이탈을 방지할 수 있고, 상기한 스프링(541)의 반력에 의해 반도체 디바이스(7)에 미는 힘을 작용함에 따라 반도체 디바이스(7)의 유동을 억제할 수 있는 것이다.
이때, 상기 각 측벽플레이트(52)는 도 4a에서와 같이 상호 마주보는 내면이 반도체 디바이스를 가이드하기 위해 경사면(522)으로 구성되고, 이 경사면(522)의 양측벽에는 돌출턱(523)이 마련되며, 상기 안착플레이트(51)와 연결되는 부위에는 반도체 디바이스(7)의 리드(71)를 가이드하기 위한 가이드홈(524)이 형성된다. 이에 따라서, 상기 안착플레이트(51)에 안착되는 반도체 디바이스(7)는 상기 측벽플레이트(52)의 경사면(522) 및 돌출턱(523)에 몰드(72)가 안내되고, 반도체 디바이스(7)의 리드(71)는 상기 가이드홈(524)에 의해 가이드됨에 따라 적정위치에 안착될 수 있다.
또한, 상기 각 측벽플레이트(52)의 양측벽에는 조립돌기(525)가 돌출 형성된다. 이와 같은 조립돌기(525)는 도 3에 도시된 포켓수용부(41)의 제 1지지돌기(411) 및 후술하게 될 홀더(6)의 제 2지지돌기(611) 사이에 삽입될 수 있도록 상기 측벽플레이트(52)의 양측벽 중앙부에 돌출 형성함이 바람직하다.
도 3을 다시 참조하면, 상기 홀더(6)는 4연 1조의 포켓군(P)을 수용할 수 있도록 사각틀형태로 구성되는데, 이러한 홀더(6)에는 포켓군(P)을 이루는 각 포켓(5)을 수용하기 위한 수용공간부(61)가 분할 형성된다. 이와 같은 수용공간부(61)에는 각 포켓(5)의 측벽플레이트(52)에 구비된 조립돌기(525)와 대응하는 위치에 제 2지지돌기(611)가 마련된다. 아울러, 상기 홀더(6)에는 상기 프레임(4)의 하부면에 볼트(B)결합하기 위한 다수의 볼트결합공(62)이 구비되는데, 이와 같은 볼트결합을 위해 상기 프레임(4)의 하부면에는 상기 볼트결합공(62)과 대응하는 다수의 볼트체결공(412)이 형성된다.
한편, 상기한 포켓(5)과 이 포켓(5)에 설치되는 래치(53)와 토글(54)과 상기 홀더(6)는 그 구성재질로써 열적/기계적 특성이 우수한 비결정성 플라스틱인 울템(PEI(Polyetherimide))을 적용함이 바람직하다.
이에, 상기와 같은 구성을 갖는 본 발명에 따른 테스트트레이의 작용상태에 대하여 살펴보기로 한다.
도 5는 본 발명에 따른 테스트트레이에 있어, 인서트의 결합상태를 설명하기 위한 사시도이고, 도 6은 도 5의 A-A'선 단면도이다.
도 5를 참조하면, 포켓군(P)을 이루는 4개의 포켓(5)을 홀더(6)의 각 수용공간부(61)에 설치하되, 각 수용공간부(61)에 마련된 제 2지지돌기(도면에 미도시됨)가 포켓(5)의 각 측벽플레이트(52)에 형성된 조립돌기(도면에 미도시됨)를 지지토록 한 상태에서 포켓(5)이 프레임(4)의 포켓수용부(41)에 수용되도록 프레임(4)에 홀더(6)를 볼트체결하므로써 인서트(3)의 조립이 완성된다. 이렇게 조립된 인서트(3)는 전술한 바와 같이 트레이보드(2)의 각 설치공간부(21)에 설치되어 테스트트레이(1)를 구성하게 된다.
도 6을 참조하면, 프레임(4)의 제 1지지돌기(411)와, 홀더(6)의 제 2지지돌기(611) 사이에는 포켓(5)의 각 측벽플레이트(52)에 구비된 조립돌기(525)가 삽입되는 지지공간(H)이 마련된다. 이때, 본 발명에서는 조립돌기(525)가 상기한 지지 공간(H)에서 유동할 수 있도록 조립돌기(525)의 두께(T)를 지지공간(H)의 높이(T')보다 얇게 구성한다. 이와 같은 구성에 따르면, 조립돌기(525)는 지지공간(H)의 내부에서 상, 하 유동성을 갖게 된다.
아울러, 포켓(5)이 수용되는 프레임(4)의 포켓수용부(41) 및 홀더(6)의 수용공간부(61)는 적어도 포켓(5)자체의 면적보다 넓은 면적이 부여되므로 조립돌기(525)는 상기 지지공간(H)의 내부에서 좌, 우 유동성을 갖게 된다.
이에 따라서, 각 포켓(5)은 반도체 디바이스가 안착된 상태에서 X, Y, Z축 방향으로 소정간격(0.2 ~ 0.3mm) 유동되므로, 반도체 디바이스를 테스트헤드의 소켓(도면에 미도시됨.)에 접속할 때 정밀한 접속이 이루어지도록 반도체 디바이스를 유도할 수 있는 것이다.
이상과 같이 본 발명에 따른 테스트트레이는 복수개의 포켓으로 이루어진 포켓군을 홀더를 매개체로 하여 프레임에 일률적으로 결합하므로써 인서트의 조립작업을 간소화할 수 있는 효과가 있다.
그리고, 각 포켓에는 레치가 구비되어 있어 반도체 디바이스를 적정위치에 고정할 수 있음은 물론 반도체 디바이스의 유동을 억제할 수 있는 장점이 있다.
또한, 각 포켓이 프레임내부에서 소정간격 유동할 수 있도록 구성하므로써 반도체 디바이스와 테스트헤드 소켓의 접속정밀도를 향상시킬 수 있는 효과가 있다.

Claims (11)

  1. 반도체 디바이스 테스트장치의 소정부에 설치되며, 복수의 설치공간이 배치된 트레이보드; 및
    상기 각 설치공간에 고정되며, 프레임에 마련되고 사방모서리에 제 1 지지돌기가 구비되는 포켓수용부에 복수의 포켓이 설치된 인서트; 를 포함하되,
    상기 복수의 포켓은 상기 프레임의 하부면에 결합되는 홀더에 의해 고정된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  2. 삭제
  3. 제 1항에 있어서, 상기 프레임은 알루미늄에 마그네슘이 합금된 금속재로 구성된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  4. 제 1항에 있어서, 상기 홀더에는 상기 복수의 포켓을 수용하기 위한 수용공간부가 분할형성되고, 이 수용공간부의 사방모서리에는 상기 제 1 지지돌기와 대응하는 위치에 제 2 지지돌기가 마련된 것을 특징으로 반도체 디바이스 테스트장치의 테스트트레이.
  5. 제 4항에 있어서, 상기 제 1 지지돌기와 제 2지지돌기의 사이에는 지지공간이 마련된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  6. 제 5 항에 있어서, 상기 포켓은 반도체 디바이스가 안착되는 안착플레이트와, 반도체 디바이스를 가이드하기 위해 상기 안착플레이트의 양단에 수직되게 돌출형성된 측벽플레이트로 구성된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  7. 제 6항에 있어서, 상기 각 측벽플레이트에는 반도체 디바이스를 고정하기 위한 레치와, 이 레치의 작동매개체인 토글을 설치하기 위한 설치홈이 마련된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  8. 제 7항에 있어서, 상기 레치는 그 일단에 이탈방지턱이 마련되고, 그 하부에는 중심축을 설치하기 위한 축공이 천공되며, 그 타단에는 상기 토글을 연결하기 위한 장공이 천공된 구성을 갖고, 상기 토글은 상기 장공에 삽입되는 연결축을 매개체로 하여 상기 레치와 연결되며, 그 하부에는 한 조의 스프링이 삽입설치된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  9. 제 6항에 있어서, 상기 각 측벽플레이트에는 그 내면이 반도체 디바이스를 가이드하기 위해 경사면으로 구성되고, 이 경사면의 양측벽에는 돌출턱이 마련되 며, 상기 안착플레이트와 연결되는 부위에는 반도체 디바이스의 리드를 가이드하기 위한 가이드홈이 형성된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  10. 제 6항에 있어서, 상기 각 측벽플레이트의 양측벽에는 상기 지지공간상에 삽입되는 조립돌기가 마련된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
  11. 제 10항에 있어서, 상기 조립돌기는 상기 지지공간에서 유동할 수 있도록 그 두께가 적어도 상기 지지공간의 높이보다 얇게 구성된 것을 특징으로 하는 반도체 디바이스 테스트장치의 테스트트레이.
KR1020040056600A 2004-07-20 2004-07-20 반도체 디바이스 테스트장치의 테스트트레이 KR100629262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056600A KR100629262B1 (ko) 2004-07-20 2004-07-20 반도체 디바이스 테스트장치의 테스트트레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056600A KR100629262B1 (ko) 2004-07-20 2004-07-20 반도체 디바이스 테스트장치의 테스트트레이

Publications (2)

Publication Number Publication Date
KR20060009137A KR20060009137A (ko) 2006-01-31
KR100629262B1 true KR100629262B1 (ko) 2006-09-29

Family

ID=37119927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056600A KR100629262B1 (ko) 2004-07-20 2004-07-20 반도체 디바이스 테스트장치의 테스트트레이

Country Status (1)

Country Link
KR (1) KR100629262B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190124862A (ko) * 2018-04-27 2019-11-06 나노스 주식회사 박막 증착용 고분자 지그

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727882B1 (ko) * 2006-04-05 2007-06-14 삼성전자주식회사 테스트 핸들러
KR100785742B1 (ko) * 2006-04-28 2007-12-18 미래산업 주식회사 반도체 소자 테스트 핸들러용 테스트 트레이
KR102310344B1 (ko) * 2020-06-08 2021-10-07 주식회사 에스엔씨솔루션 반도체칩 범용홀더

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6227372B1 (en) 1998-04-30 2001-05-08 Peak International, Inc. Component carrier tray for high-temperature applications
KR100292831B1 (ko) * 1995-07-26 2001-06-15 오우라 히로시 반도체디바이스시험장치
JP2001215257A (ja) 1999-12-06 2001-08-10 Samsung Electronics Co Ltd RAMバスハンドラ(Rambushandler)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292831B1 (ko) * 1995-07-26 2001-06-15 오우라 히로시 반도체디바이스시험장치
US6227372B1 (en) 1998-04-30 2001-05-08 Peak International, Inc. Component carrier tray for high-temperature applications
JP2001215257A (ja) 1999-12-06 2001-08-10 Samsung Electronics Co Ltd RAMバスハンドラ(Rambushandler)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190124862A (ko) * 2018-04-27 2019-11-06 나노스 주식회사 박막 증착용 고분자 지그
KR102192151B1 (ko) * 2018-04-27 2020-12-17 나노스 주식회사 박막 증착용 고분자 지그

Also Published As

Publication number Publication date
KR20060009137A (ko) 2006-01-31

Similar Documents

Publication Publication Date Title
US8794613B2 (en) Device and method for aligning and holding a plurality of singulated semiconductor components in receiving pockets of a terminal carrier
US7557564B2 (en) Test handler comprising at least one opening unit opening one part of the plurality of inserts
CN1610832A (zh) 插入体和具有它的电子部件处理装置
WO1997005495A1 (fr) Testeur de dispositif a semi-conducteurs
KR20070077323A (ko) 반도체 소자 테스트 핸들러
US7371078B2 (en) Insert attachable to an insert magazine of a tray for holding an area array type electronic component to be tested
KR100629262B1 (ko) 반도체 디바이스 테스트장치의 테스트트레이
KR101094200B1 (ko) 메모리 모듈 테스트를 위한 메모리 모듈 테스터 장치 및 테스트 방법
KR100553989B1 (ko) 테스트 핸들러의 로더 핸드
US4871106A (en) Non-dedicated pallet assembly for wave soldering packaged integrated circuits
KR100729558B1 (ko) 래치 플레이트를 가지는 반도체소자 검사용 테스트 트레이
JP6016900B2 (ja) 複数の半導体パッケージサイズに対応するためのポケットを有するシャトルプレート
JP4071635B2 (ja) 物体ホルダ用の受入装置
TWI420119B (zh) 測試分選機的分型板用推料器
TWI224198B (en) Pusher and electronic part-testing apparatus with the same
CN216209316U (zh) 一种自动测试工装夹具
KR100693766B1 (ko) 테스트 트레이 및 테스트 트레이 인서트의 래치 개폐시스템
US6371310B1 (en) Boat for land grid array packages
US7816910B2 (en) Test handler having size-changeable test site
KR100822281B1 (ko) 반도체 소자 테스트 핸들러용 캐리어모듈
KR100742214B1 (ko) 반도체 소자 테스트용 핸들러
CN216499523U (zh) 一种试管放置装置
US20080260505A1 (en) Carrier for carrying a packaged chip and handler equipped with the carrier
KR20050009066A (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
TWI714412B (zh) 模組化電池載盤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee