TWI706148B - 晶片測試方法 - Google Patents

晶片測試方法 Download PDF

Info

Publication number
TWI706148B
TWI706148B TW108125188A TW108125188A TWI706148B TW I706148 B TWI706148 B TW I706148B TW 108125188 A TW108125188 A TW 108125188A TW 108125188 A TW108125188 A TW 108125188A TW I706148 B TWI706148 B TW I706148B
Authority
TW
Taiwan
Prior art keywords
test
wafer
chip
wafer testing
temperature
Prior art date
Application number
TW108125188A
Other languages
English (en)
Other versions
TW202104919A (zh
Inventor
振龍 蔡
基因 羅森塔爾
Original Assignee
美商第一檢測有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商第一檢測有限公司 filed Critical 美商第一檢測有限公司
Priority to TW108125188A priority Critical patent/TWI706148B/zh
Priority to US16/733,202 priority patent/US11193971B2/en
Application granted granted Critical
Publication of TWI706148B publication Critical patent/TWI706148B/zh
Publication of TW202104919A publication Critical patent/TW202104919A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明公開一種晶片測試方法，其適用於一晶片測試系統，晶片測試方法包含晶片安裝步驟：透過晶片安裝設備，將多個晶片安裝至晶片測試裝置的多個電連接座上；移入步驟：將承載有多個晶片的晶片測試裝置，移載至其中一個環境控制設備的其中一個容置室；溫度調節步驟：控制容置室所對應的溫度調節裝置運作，以使多個晶片處於預定溫度的環境中；測試步驟：供電給設置於容置室中的晶片測試裝置，以使各個測試模組對其所連接的多個電連接座上的晶片進行一預定測試程序。

Description

晶片測試方法
本發明涉及一種晶片測試方法，特別是一種應用於測試記憶體的晶片測試方法。
現有的記憶體測試設備，在對記憶體進行高溫、低溫及預燒(Burn-In)測試時，是反覆地將記憶體安裝、卸載於設置在烘烤爐中的電連接座或是低溫室中的電連接座，如此，記憶體在反覆的安裝、卸載過程中，將容易發生不預期的問題，例如是記憶體的針腳損壞等。
本發明實施例在於提供一種晶片測試方法，用以改善現有記憶體測試設備，在反覆地將記憶體安裝、卸載於設置在烘烤爐中的電連接座或是低溫室中的電連接座的過程中，記憶體容易損壞的問題。
本發明實施例公開一種晶片測試方法，其適用於一晶片測試系統，晶片測試系統包含一晶片安裝設備、至少一晶片測試裝置、至少一環境控制設備及一分類設備，晶片測試裝置包含一電路板、多個電連接座、多個測試模組及至少一供電構件，多個電連接座設置於電路板，多個測試模組設置於電路板，且多個測試模組連接多個電連接座，各個電連接座用以承載一晶片，供電構件與電路板連接，供電構件用以將外部供電設備所提供的電力轉換提供給多個測試模組使用，各個環境控制設備包含多個容置室，且各個容置室中設置有一溫度調節裝置，晶片測試方法包含：一晶片安裝步驟：透過晶片安裝設備，將多個晶片安裝至晶片測試裝置的多個電連接座上；一移入步驟：將承載有多個晶片的晶片測試裝置，移載至其中一個環境控制設備 的其中一個容置室；一溫度調節步驟：控制容置室所對應的溫度調節裝置運作，以使多個晶片處於一預定溫度的環境中；一測試步驟：通過供電構件供電給多個測試模組，以使各個測試模組對其所連接的多個電連接座上的多個晶片進行一預定測試程序；一移出步驟：將晶片測試裝置由容置室中移出，並將晶片測試裝置移載至分類設備；一分類步驟：利用分類設備，依據各個晶片通過預定測試程序的測試結果，將多個晶片分別置放至一良品區及一不良品區。
綜上所述，本發明實施例所公開的晶片測試方法，是使多個晶片設置於晶片測試裝置上，而使晶片測試裝置與其所承載的晶片，一同設置於具有預定溫度的容置室中進行測試。本發明的晶片測試方法是移動晶片測試裝置，因此，晶片在被安裝於晶片測試裝置上後，直到完成所有測試，才會由晶片測試裝置卸下，如此，將可大幅改善現有記憶體檢測設備所存在的：記憶體反覆地被安裝、拆卸，而記憶體容易損壞的問題。
E:晶片測試系統
E1:中央控制裝置
E11:主控裝置
E12:晶片測試控制裝置
E13:環境狀態控制裝置
E14:移載控制裝置
E2:晶片安裝設備
E3:環境控制設備
E31:設備本體
E311:容置室
E32:第二資料傳輸端子
E33:容置室端子
E34:溫度調節裝置
E34A:加熱裝置
E34A1:高溫接觸結構
E34B:致冷裝置
E34B1:低溫接觸結構
E341:加熱器
E342:致冷器
E343:接觸結構
E344:流道
E345:流體入口
E346:流體出口
E35:罩體
E351:凹槽
E352:容置開孔
E353:抽氣孔
E36:蓋體
E37:抽氣裝置
E38:升降裝置
E39:限位裝置
E4:移載設備
E5:分類設備
E6:預先測試設備
E7:載盤入料設備
E8:位置檢測設備
E91:影像擷取單元
E92:影像擷取單元
1:晶片測試裝置
10:電路板
101:第一側面
102:第二側面
2:電連接座
20:探針組件
201:針體
202:彈簧
21:連接座本體
21A:開孔
21B:容置槽
21C:鎖孔
211:頂壁
2111:外側面
2112:內側面
212:環側壁
22:升降結構
22A:連接孔
22B:晶片容槽
221:基部
222:承載部
223:限位部
23:支撐結構
231:底座結構
232:輔助結構
24:彈性組件
3:控制機組
30:測試模組
31:機殼
4:供電構件
5:處理單元
6:儲存單元
7:無線傳輸單元
8:第一資料傳輸端子
A1:良品區
A2:不良品區
A3:不良品區
C:晶片
C1:電連接部
C2:測試結果資料
C3:測試參數資料
SP1:容置空間
SP2:封閉空間
S:間隙
圖1為本發明公開的晶片測試系統的示意圖。
圖2為本發明公開的晶片測試系統的方塊示意圖。
圖3為本發明公開的晶片測試系統的晶片測試裝置的示意圖。
圖4為本發明公開的晶片測試系統的晶片測試裝置的方塊示意圖。
圖5為本發明公開的晶片測試系統的晶片測試裝置的電連接座的示意圖。
圖6為本發明公開的晶片測試系統的晶片測試裝置的電連接座的剖面分解示意圖。
圖7為本發明公開的晶片測試系統的晶片測試裝置的電連接座未設置有晶片的剖面示意圖。
圖8為本發明公開的晶片測試系統的晶片測試裝置的電連接座設置有晶片的剖面示意圖。
圖9為本發明公開的晶片測試系統的環境控制設備的示意圖。
圖10為本發明公開的晶片測試系統的環境控制設備與中央控制裝置的方塊示意圖。
圖11為本發明公開的晶片測試系統的溫度調節裝置及蓋體的組裝示意圖。
圖12、13為本發明公開的晶片測試系統的溫度調節裝置及蓋體的分解示意圖。
圖14為本發明公開的晶片測試系統的溫度調節裝置及蓋體設置於晶片測試裝置上的剖面示意圖。
圖15為圖14的局部放大示意圖。
圖16為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第一實施例的流程示意圖。
圖17為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第二實施例的流程示意圖。
圖18為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第三實施例的流程示意圖。
圖19為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第四實施例的流程示意圖。
圖20為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第五實施例的流程示意圖。
圖21為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第六實施例的流程示意圖。
圖22為本發明公開的晶片測試系統利用晶片測試方法對多個 晶片進行測試的第七實施例的流程示意圖。
圖23為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第八實施例的流程示意圖。
圖24為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第九實施例的流程示意圖。
圖25為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第十實施例的流程示意圖。
圖26為記憶體通過本發明公開的晶片測試系統測試後的方塊示意圖。
圖27為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第十一實施例的流程示意圖。
圖28為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第十二實施例的流程示意圖。
圖29為本發明公開的晶片測試系統利用晶片測試方法對多個晶片進行測試的第十三實施例的流程示意圖。
圖30為本發明公開的中央控制裝置的方塊示意圖。
請一併參閱圖1、圖2及圖3，圖1為本發明公開的晶片測試系統的示意圖，圖2為本發明公開的晶片測試系統的方塊示意圖，圖3為本發明公開的晶片測試裝置的示意圖。本發明公開的晶片測試系統E用以對多個晶片C進行測試。晶片測試系統E包含：一中央控制裝置E1、一晶片安裝設備E2、至少一晶片測試裝置1、多個環境控制設備E3、一移載設備E4及一分類設備E5。
中央控制裝置E1連接晶片安裝設備E2、多個環境控制設備E3、移載設備E4及分類設備E5，而中央控制裝置E1能控制各個設備的作動；中央控制裝置E1例如是伺服器、各式電腦設備等，於此不加以限制。晶片安 裝設備E2可以是包含有一機械手臂(圖未示)，機械手臂能受中央控制裝置E1控制，以將設置載盤(tray)上的多個晶片C逐一取出後，逐一置放於晶片測試裝置1的多個電連接座2上。
如圖2、圖3及圖4所示，圖4顯示為晶片測試裝置1的方塊示意圖。晶片測試裝置1用以承載多個晶片C，且晶片測試裝置1能被移載設備E4載運而於多個工作站(例如晶片安裝設備E2、多個環境控制設備E3、移載設備E4及分類設備E5)之間傳遞。
晶片測試裝置1包含：一電路板10、多個電連接座2、一控制機組3及至少一供電構件4。電路板10彼此相反的兩側分別定義為一第一側面101及一第二側面102。多個電連接座2固定設置於電路板10的第一側面101，各個電連接座2用以承載一個所述晶片C。關於電連接座2的形式可以是依據不同晶片C變化，於此不加以限制。
在實際應用中，多個電連接座2可以是區隔為多個電連接座群組，各個電連接座群組包含至少一個電連接座2。控制機組3設置於電路板10的第二側面102，控制機組3包含多個測試模組30，各個測試模組30對應與一個電連接座群組相連接。
具體來說，本實施例的圖3中，電路板10上設置有96個電連接座2，而其可以是區分為16組電連接座群組，各個電連接座群組包含有6個電連接座2，而各個電連接座群組中的6個電連接座2是連接於同一個測試模組30，亦即，在圖3中電路板10可以是設置有16個測試模組30。當然，電路板10上設置的電連接座2的數量及其對應被區隔為多少個電連接座群組，皆可以是依據需求變化。
各個測試模組30被供電時，能對其所連接的多個電連接座2上的多個晶片C進行一預定測試程序，舉例來說，所述晶片C可以是各式記憶體(例如是NAND Flash等)，而各個測試模組30能對各個記憶體進行讀取測試、 寫入測試及電性測試中的至少一個。在各個測試模組30用以測試記憶體的實施例中，各個測試模組30可以包含有圖形產生器(Pattern Generator,PG)、參數量測單元(Parametric Measurement Unit,PMU)、元件電源供應模組(Device Power Supplies,DPS)及驅動電路(Driver)。
透過使設置於電路板10上的多個電連接座2，分別連接至多個不同的測試模組30的設計，測試模組30及其所連接的電連接座2上的多個晶片C，彼此間的訊號傳遞可以更快速且不易發生衰減。更具體來說，若設置有96個電連接座2的電路板10僅連接一個訊號輸入源，則訊號輸入源所發出的訊號，由電路板10的一側傳遞至電路板10的另一側時，訊號將明顯發生衰減的問題，從而可能導致晶片測試結果不準確的問題。
值得一提的是，不同電連接座群組的多個電連接座2，彼此之間可以是不相互連接，而當晶片測試裝置1故障時，相關維修人員可以透過逐一測試各個電連接座群組，而快速地找出毀壞的電連接座2，且相關維修人員可以是僅更換毀壞的電連接座2、電連接座2的零組件、同群組的電連接座2或測試模組30，而相關人員無須更換整個電路板10的所有電連接座2或所有的測試模組30。
如圖3所示，在實際應用中，晶片測試裝置1還可以是包含有一機殼31，所述機殼31固定設置於電路板10的第二側面102，而機殼31對應包覆多個測試模組30，以保護多個測試模組30。在具體的實施中，機殼31還可以是依據需求設置有相關的散熱裝置，例如是風扇、散熱鰭片等。於本實施例的圖3中，是以晶片測試裝置1僅包含有單一個機殼31，而機殼31是對應包覆多個測試模組30，但晶片測試裝置1的機殼31的數量不以單一個為限，在不同的應用中，晶片測試裝置1也可以是包含有多個機殼31，而各個機殼31可以是包覆有單一個測試模組30或是兩個、三個等數量的測試模組30。
供電構件4設置於電路板10，供電構件4連接電路板10，而供電 構件4可以通過電路板10連接多個測試模組30。供電構件4例如可以是板對板連接器，其形式例如可以為Pogo pin或是簧片等結構，但不以此為限。於本實施例的圖3中，是以供電構件4包含有多個連接端子，且供電構件4設置於電路板10的第一側面101為例，但供電構件4的形式、數量及供電構件4設置於電路板的位置等，不以圖中所示為限。
供電構件4用以與外部供電設備連接，而外部供電設備能通過供電構件4，供電給各個測試模組30，所述外部供電設備是指獨立於晶片測試裝置1的供電設備，外部供電設備可以是任何可以提供電力的設備，於此不加以限制。也就是說，晶片測試裝置1在沒有通過供電構件4與外部供電設備連接的情況下，各個測試模組30基本上是沒有電力對其所連接的多個晶片C進行預定測試程序。當然，在不同的實施例中，晶片測試裝置1也可以是設置有至少一電池，電池連接多個測試模組30，而電池能供電給多個測試模組30。
在另一實施例中，供電構件4可以是包括一接收天線，而供電構件4能以無線的方式接收電力，以提供電力給各個測試模組30。在供電構件4為接收天線的實施例中，晶片測試裝置1可以是包含有一充電電池模組，且供電構件4連接充電電池模組，而供電構件4能以無線的方式接收電力，以對所述充電電池模組充電；而，在具體的實施中，各個測試模組30對其所承載的晶片C進行測試所需的電力，則可以是來自於充電電池模組及外部供電設備通過接收天線(供電構件4)提供。在供電構件4為接收天線的實施例中，供電構件4的設置位置可以是不外露於晶片測試裝置1，而是埋設於電路板10中或是藏設於晶片測試裝置1中。另外，各個晶片測試裝置1所具有的供電構件4的數量，可以是依據需求變化，不侷限為單一個，也可以兩個或兩個以上。
如圖3、圖4及圖10所示，特別說明的是，晶片測試裝置1還可以包含有多個第一資料傳輸端子8，而容置室E311中可以是對應設置有多個第二資料傳輸端子E32。多個第一資料傳輸端子8能與多個第二資料傳輸端子E32 相互接觸並相互傳遞資訊。在實際應用中，各第一資料傳輸端子8及各第二資料傳輸端子E32可以是Pogo pin或是簧片等結構，但不以此為限。關於第一資料傳輸端子8及第二資料傳輸端子E32的數量及其設置位置，可以是依據需求變化，於此不加以限制。
在不同的實施例中，晶片測試裝置1也可以是包含有至少一個第一資料傳輸天線(圖未示)，而容置室E311中可以是對應設置有至少一個第二資料傳輸天線(圖未示)。第一資料傳輸天線能與第二資料傳輸天線相互作用，而以無線的方式相互傳輸資訊。在實際應用中，第一資料傳輸天線設置的位置不侷限於容置室E311中，只要第一資料傳輸天線可以與設置於容置室E311中的第二資料傳輸天線相互傳遞資訊，第一資料傳輸天線可以是設置於任何於環境控制設備E3的任意位置。
請一併參閱圖5、圖6、圖7及圖8，圖5顯示為本發明公開的晶片測試裝置1的各個電連接座2的示意圖，圖6顯示為電連接座2的剖面分解示意圖，圖7顯示為電連接座2未設置有晶片C的剖面示意圖，圖8顯示為電連接座2設置有晶片C的剖面示意圖。
各個電連接座2包含：多個探針組件20、一連接座本體21、一升降結構22、一支撐結構23及多個彈性組件24。各探針組件20包含針體201及彈簧202。針體201的一端用以與晶片C的電連接部C1(如圖8所示)相連接。彈簧202套設於針體201，且當針體201的一端受壓時，彈簧202將受壓而對應產生彈性回復力，藉此，當針體201不再受壓時，針體201將受彈性回復力作用而回復至未受壓的位置。
連接座本體21具有一頂壁211及一環側壁212，頂壁211具有一開孔21A，環側壁212的一側連接於頂壁211的周緣，環側壁212的另一側固定設置於電路板10，頂壁211及環側壁212及電路板10共同形成有一容置槽21B。頂壁211彼此相反的兩側面定義為一外側面2111及一內側面2112(如圖7所 示)。在實際應用中，頂壁211及環側壁212可以是一體成型地設置，連接座本體21還可以具有多個鎖孔21C(如圖5所示)，多個鎖孔21C可以與多個鎖固件(例如螺絲)相互配合，以將連接座本體21固定於電路板10。
升降結構22包含有一基部221及一承載部222。基部221完全地設置於容置槽21B中，基部221向一側延伸形成有承載部222，承載部222的部分能穿設於開孔21A。承載部222的向遠離基部221的一側延伸形成有四個限位部223，四個限位部223可以是位於承載部222的四個邊角處，且四個限位部223與承載部222共同形成有一晶片容槽22B，晶片容槽22B用以提供晶片C設置，四個限位部223用以與晶片C相互卡合。升降結構22還具有多個連接孔22A(如圖6所示)，各個連接孔22A貫穿基部221及承載部222設置。
多個探針組件20的一部分固定設置於支撐結構23中，且多個探針組件20固定設置於支撐結構23中的一端，用以與電路板10相連接；多個探針組件20的另一端則位於多個連接孔22A中，位於多個連接孔22A中的探針組件20的一端用以與晶片C的電連接部C1相連接。
在實際應用中，支撐結構23可以是包含有一底座結構231及一輔助結構232。底座結構231設置於容置槽21B中，且底座結構231與電連接座本體21相互固定(例如是配合多個螺絲而與電連接座本體21相互固定)。底座結構231具有多個穿孔，而多個探針組件20的一端固定設置於底座結構231的多個穿孔中。輔助結構232設置於容置槽21B中，且輔助結構232位於底座結構231及頂壁211之間，輔助結構232與底座結構231相互固定(例如是利用螺絲相互鎖固)。輔助結構232具有多個彼此間隔地設置的支撐孔，多個支撐孔與底座結構231的多個穿孔相互連通，且多個支撐孔與多個連接孔22A相對應地設置，而多個連接孔22A、多個支撐孔及多個穿孔將共同形成有多個探針通道，多個探針組件20則對應設置於多個探針通道中。
如圖7所示，支撐結構23設置於容置槽21B中，彈性組件24設置 於支撐結構23及升降結構22之間。彈性組件24能使升降結構22的基部221抵靠頂壁211的內側面2112，並使基部221與支撐結構23之間對應形成有一間隙S。
於實際應用中，在電連接座2固定於電路板10上，且電連接座2的限位部223未受外力抵壓時，位於升降結構22及支撐結構23之間的四個彈性組件24可以是略為被壓縮，而彈性組件24被壓縮所對應產生的彈性回復力，將使升降結構22穩固地抵靠於頂壁211的內側面2112。
如圖8所示，當晶片C固定設置於晶片容槽22B中，且升降結構22未被抵壓時，晶片C的多個電連接部C1將對應容置於多個連接孔22A中，且各個探針組件20是未與多個電連接部C1相連接(例如是不相互接觸)。當升降結構22被抵壓時，升降結構22的至少一部分將內縮於連接座本體21中，即，升降結構22將相對於支撐結構23向電路板10的方向移動，而多個探針組件20將對應與晶片C的多個電連接部C1相連接。
請一併參閱圖3、圖9及圖10，圖9顯示為本發明公開的環境控制設備E3的示意圖。多個環境控制設備E3連接中央控制裝置E1，而中央控制裝置E1能控制任一個環境控制設備E3獨立地運作。各環境控制設備E3用以使設置於晶片測試裝置1上的多個晶片C於一預定溫度(例如是一預定高溫溫度或一預定低溫溫度)的環境中進行預定測試程序。
各個環境控制設備E3包含：一設備本體E31、多個容置室端子E33及多個溫度調節裝置E34。設備本體E31包含多個容置室E311。於此所指的容置室E311主要是用來容置晶片測試裝置1，而，環境控制設備E3所包含的多個容置室E311可以是相互連通或是不相互連通，於此不加以限制。
值得一提的是，在環境控制設備E3所包含的多個容置室E311彼此相互獨立，而不相互連通的實施例中，各個容置室E311可以是設置有一活動門，且環境控制設備E3可以是連接有一抽氣設備。當晶片測試裝置1設置於容置室E311中時，中央控制裝置E1可以控制相對應的活動門作動，以使容 置室E311成為密閉空間，而後，中央控制裝置E1可以控制抽氣設備作動，以使容置室E311呈現為近似於真空的狀態，如此，將可使容置室E311內的溫度不易受外在環境影響。
在晶片測試裝置1的供電構件4包含有多個連接端子的實施例中，各個容置室E311中可以是對應設置有多個容置室端子E33，多個容置室端子E33用以與晶片測試裝置1的多個連接端子相連接。關於容置室端子E33的設置位置，可以是依據晶片測試裝置1設置於容置室E311中的位置及其供電構件4的多個連接端子的位置進行設計，於此不加以限制。在晶片測試裝置1的供電構件4為接收天線的實施例中，各容置室E311中則可以是對應設置有無線充電用的發射天線，發射天線連接外部供電設備，而當晶片測試裝置1設置於容置室E311中的預定位置時，容置室E311中的發射天線則能與晶片測試裝置1的接收天線(供電構件4)耦合，而外部供電設備得以提供電力給各測試模組30。
各個溫度調節裝置E34連接中央控制裝置E1，各個溫度調節裝置E34能被中央控制裝置E1控制，而使相對應的容置室E311中的晶片測試裝置1的多個電連接座2上的晶片C的周圍溫度到達預定溫度。
在其中一個實際例中，多個溫度調節裝置E34可以區分為多個加熱裝置E34A及多個致冷裝置E34B。多個加熱裝置E34A設置於設備本體E31，多個致冷裝置E34B設置於設備本體E31；各個容置室E311中的溫度能被其中一個加熱裝置E34A或其中一個致冷裝置E34B改變，以到達預定的低溫溫度或是預定的高溫溫度。
各個加熱裝置E34A可以包含有一高溫接觸結構E34A1，高溫接觸結構E34A1用以與設置於晶片測試裝置1上的多個晶片C的一側面相接觸。各個加熱裝置E34A連接中央控制裝置E1，而中央控制裝置E1能控制各個加熱裝置E34A獨立地運作，而使各個加熱裝置E34A的高溫接觸結構E34A1的溫度提升至預定高溫溫度。其中，所述高溫接觸結構E34A1的材質可以是依據預定 高溫溫度決定，且高溫接觸結構E34A1用以接觸多個晶片C的一側可以呈一平坦狀。
在具體的應用中，各個高溫接觸結構E34A1中可以是包含有各式電熱加熱器(例如加熱線圈)，或者，高溫接觸結構E34A1中也可以是包含有多個流道，各流道提供高溫流體通過。當然，也可以是將電熱加熱器或具有多個流道的相關加熱器，設置於高溫接觸結構E34A1的一側。
各個致冷裝置E34B可以包含有一低溫接觸結構E34B1，低溫接觸結構E34B1用以與設置於晶片測試裝置1上的多個晶片C的一側相接觸。各個致冷裝置E34B連接中央控制裝置E1，而中央控制裝置E1能控制各個致冷裝置E34B獨立地運作，而使各個致冷裝置E34B的低溫接觸結構E34B1的溫度降低至預定低溫溫度。其中，所述低溫接觸結構E34B1的材質可以是依據預定低溫溫度決定，且低溫接觸結構E34B1用以接觸多個晶片C的一側的一側可以呈一平坦狀。在具體的應用中，各個低溫接觸結構E34B1中可以是包含有多個流道，各流道提供低溫流體通過，或者，也可以是將具有多個流道的相關構件，設置於低溫接觸結構E34B1的一側。
在上述實施例中，是以各個加熱裝置E34A包含有高溫接觸結構E34A1，各致冷裝置E34B包含有低溫接觸結構E34B1，而加熱裝置E34A及致冷裝置E34B是分別透過高溫接觸結構E34A1及低溫接觸結構E34B1來接觸多個晶片C的一側面，以直接對各個晶片C進行熱傳遞或熱導出，而使多個晶片C的溫度到達預定溫度。但，在不同的應用中，各加熱裝置E34A及各致冷裝置E34B也可以以非接觸的方式，來使晶片測試裝置1上的多個晶片C的周圍溫度到達預定溫度，舉例來說，各加熱裝置E34A或致冷裝置E34B可以是直接提升或是降低相對應的容置室E311內的溫度。
在上述說明中，是以各個容置室E311中設置有加熱裝置E34A或是致冷裝置E34B為例，但各個容置室E311所設置的溫度調節裝置E34不侷 限僅具有單一加熱功能，或是僅具有單一致冷功能。在不同的實施例中，各個溫度調節裝置E34可以是同時包含有一加熱器E341及一致冷器E342，且各個溫度調節裝置E34還可以是依據需求包含有一接觸結構E343。加熱器E341及致冷器E342能被中央控制裝置E1控制，而使接觸結構E343的溫度到達預定高溫溫度或預定低溫溫度。接觸結構E343用來與設置於晶片測試裝置1上的多個晶片C相接觸，藉此用直接接觸的方式來使多個晶片C的溫度到達預定溫度。當然，在不同的應用中，各溫度調節裝置E34也可以是不具有接觸結構E343，而各溫度調節裝置E34是透過加熱器E341或是致冷器E342，以使相對應的容置室E311，到達預定高溫溫度或是預定低溫溫度。
請一併參閱圖9、圖10、圖11、圖12、圖13及圖14，各個環境控制設備E3的溫度調節裝置E34可以是與一罩體E35相互連接。罩體E35的一側內凹形成有一凹槽E351，罩體E35具有一容置開孔E352，容置開孔E352與凹槽E351相連通。罩體E35還具有兩個抽氣孔E353。各環境控制設備E3可以是包含有至少一抽氣裝置E37，而兩個抽氣孔E353則用以與抽氣裝置E37相連接。
溫度調節裝置E34例如可以是包含有前述接觸結構E34A1、E34B1、E343，且接觸結構E34A1、E34B1、E343的一側可以是呈現為平坦狀，接觸結構E34A1、E34B1、E343內可以是包含有至少一流道E344，而接觸結構E34A1、E34B1、E343對應具有一流體入口E345及一流體出口E346，藉此，高溫流體或是低溫流體將可通過流體入口E345進入流道E344中，再由流體出口E346流出，藉此，透過高溫流體或低溫流體不間斷地流動於流道E344中，將可使接觸結構E34A1、E34B1、E343的溫度到達預定溫度。
在實際應用中，罩體E35還可以是固定設置有一蓋體E36，蓋體E36與溫度調節裝置E34之間可以是對應形成有一容置空間SP1，容置空間SP1則可以是填充有任何可以阻隔熱能傳遞的構件。
請參閱圖14及圖15，圖14顯示晶片測試裝置1的電連接座2及設置於其上的晶片C，與溫度調節裝置E34的接觸結構E34A1、E34B1、E343相互接觸的示意圖，圖15為圖14的局部放大示意圖。如圖所示，在罩體E35抵靠於電路板10的一側時，罩體E35、接觸結構E34A1、E34B1、E343及電路板10將共同形成一封閉空間SP2，而多個電連接座2將對應位於所述封閉空間SP2中；於此同時，供電構件4的多個連接端子可以是對應與多個容置室端子E33相連接。
如圖8及圖15所示，在中央控制裝置E1控制抽氣設備作動，以通過罩體E35的抽氣孔E353，將封閉空間SP2中的氣體向外抽出，以使封閉空間SP2呈現為接近真空或是真空的狀態的過程中，接觸結構E34A1、E34B1、E343將抵壓各個電連接座2的升降結構22，而各個升降結構22將相對於連接座本體21向靠近電路板10的方向移動，而多個探針組件20將對應與晶片C的多個電連接部C1相連接，且接觸結構E34A1、E34B1、E343將對應抵靠於多個晶片C的一側面；換言之，在封閉空間SP2中的氣體被向外抽出的過程中，接觸結構E34A1、E34B1、E343將抵壓各個電連接座2的升降結構22，而電連接座2的升降結構22將由圖8所示的狀態轉換為圖15所示的狀態。
在實際應用中，中央控制裝置E1控制抽氣設備，將封閉空間SP2中的空氣抽出的時間點，可以是依據需求設計。舉例來說，中央控制裝置E1可以是在供電構件4所包含的多個連接端子(如圖3所示)與容置室端子E33(如圖10所示)相連接時，控制抽氣設備作動，以將封閉空間SP2中的空氣抽出；或者，中央控制裝置E1也可以是透過設置於容置室E311(如圖9所示)中的至少一個感測器(例如是光學感測器或機械式按壓感測器等)，來判斷晶片測試裝置1是否已經設置於容置室E311中的預定位置，而中央控制裝置E1在通過感測器判斷晶片測試裝置1位於容置室E311中的預定位置時，則控制抽氣設備作動，以將封閉空間SP2中的空氣抽出。
如圖10及圖15所示，當抽氣裝置E37將封閉空間SP2內的氣體向外抽出，而接觸結構E34A1、E34B1、E343對應抵靠於多個晶片C的一側面，且各個電連接座2的多個探針組件20與設置於其上的晶片C的多個電連接部C1相連接時，中央控制裝置E1將可控制溫度調節裝置E34作動，以使接觸結構E34A1、E34B1、E343到達預定溫度，且中央控制裝置E1可以是在接觸結構E34A1、E34B1、E343的溫度到達預定溫度時，控制各電連接座2所連接的測試模組30對該晶片C進行預定測試程序。
透過上述罩體E35及抽氣裝置E37的相互配合，可以大幅降低接觸結構E34A1、E34B1、E343同時抵壓多個電連接座2的升降結構22所需要的作用力，亦即，可以降低升降裝置E38(於後詳述)使晶片測試裝置1所承載的多個晶片C，同時抵靠於接觸結構E34A1、E34B1、E343所需的作用力。
請復參圖1及圖2，移載設備E4設置於多個環境控制設備E3之間，而移載設備E4用以載運晶片測試裝置1。移載設備E4可以是包含機械手臂及固持組件，固持組件用以固持晶片測試裝置1。中央控制裝置E1連接移載設備E4，而中央控制裝置E1能控制移載設備E4，以將承載有多個晶片C的晶片測試裝置1設置於任一環境控制設備E3的任一容置室E311(如圖9所示)中。相對地，移載設備E4亦可被中央控制裝置E1控制，以將設置於任一容置室E311中的晶片測試裝置1移出容置室E311。
分類設備E5連接中央控制裝置E1，而分類設備E5能受中央控制裝置E1控制，以將多個晶片C由晶片測試裝置1的多個電連接座2上卸下，且分類設備E5能依據各個晶片C通過預定測試程序後的測試結果，將各個晶片C置放於一良品區A1的載盤或一不良品區A2的載盤。分類設備E5例如可以是包含有機械手臂。在分類設備E5與晶片安裝設備E2設置於相鄰位置的實施例中，晶片安裝設備E2及分類設備E5可以是共用同一個機械手臂。在實際應用中，所述良品區A1還可以是依據需求，區隔有多個區域，而分類設備E5可以 是依據各個晶片C通過預定測試程序後的測試結果，將晶片C設置於良品區A1的不同區域，舉例來說，可以是依據晶片C的運作效能進行區分。
如圖16所示，其為本發明公開的一種晶片測試方法的第一實施例的流程示意圖。上述晶片測試系統E可以是用以下晶片測試方法，對多個晶片C進行預定測試程序，所述晶片測試方法包含：一晶片安裝步驟S1：透過晶片安裝設備(E2)，將多個晶片(C)由一載盤，移載至晶片測試裝置(1)的多個電連接座(2)上；一移入步驟S2：將承載有多個晶片(C)的晶片測試裝置(1)，移載至其中一個環境控制設備(E3)的其中一個容置室(E311)；一溫度調節步驟S3：控制容置室(E311)中的溫度調節裝置(E34)運作，以使多個晶片(C)處於預定溫度的環境中；一測試步驟S4：供電給設置於容置室(E311)中的晶片測試裝置(1)，以使各個測試模組(30)對其所連接的多個晶片(C)進行預定測試程序；一移出步驟S6：將晶片測試裝置(1)由容置室(E311)中移出，並將晶片測試裝置(1)移載至分類設備(E5)；一分類步驟S7：利用分類設備(E5)，依據各個晶片(C)完成預定測試程序後的測試結果，將多個晶片(C)分別置放至良品區(A1)或不良品區(A2)。
在晶片測試裝置1的供電構件4包含有多個連接端子的實施例中，於測試步驟S4前，還可以包含有一連接步驟：使晶片測試裝置1的供電構件4的多個連接端子與設置於容置室E311中的多個容置室端子E33相連接。在具體實施中，連接步驟可以是位於移入步驟S2及溫度調節步驟S3之間，或者連接步驟也可以是位於溫度調節步驟S3及測試步驟S4之間。
如圖17所示，其為本發明的一種晶片測試方法的第二實施例的流程示意圖。本實施例與圖16所示的實施例的最大差異在於：在移入步驟S2及溫度調節步驟S3之間還可以是包含有一抽氣步驟S21。於移入步驟S2中是使 設置於容置室E311中的罩體E35及晶片測試裝置1的電路板10相互連接，而使罩體E35與電路板10共同形成封閉空間SP2(如圖14所示)，而後，於抽氣步驟S21中，則是使與封閉空間SP2相連接的抽氣裝置作動，以將封閉空間SP2內的空氣向外抽出。
如圖14所示及前述相對應的實施例說明，當罩體E35與電路板10共同形成封閉空間SP2時，各個電連接座2是對應位於封閉空間SP2中。在執行抽氣步驟S21後，各個電連接座2將是位於接近真空的環境中，因此，後續執行溫度調節步驟S3時，封閉空間SP2的溫度將不易受外在環境影響，而電連接座2及其所承載的晶片C的周圍溫度，將容易維持在預定的溫度。
如圖18所示，其為本發明公開的一種晶片測試方法的第三實施例的流程示意圖。本實施例與前述實施例最大不同之處在於：於測試步驟S4及移出步驟S6之間則還可以包含有以下步驟：一分離步驟S5：在晶片測試裝置(1)對其所連接的所有晶片(C)完成預定測試程序後，控制晶片測試裝置(1)的供電構件(4)與容置室(E311)中的多個容置室端子(E33)相互分離。
如圖3、圖9及圖10所示，在實際應用中，環境控制設備E3還可以包含多個升降裝置E38，各個容置室E311設置有一個升降裝置E38。各個升降裝置E38連接中央控制裝置E1。各個升降裝置E38能被中央控制裝置E1控制，而使設置於容置室E311中的晶片測試裝置1進行升降作動，進而使晶片測試裝置1的供電構件4的多個連接端子與容置室端子E33相互連接或相互分離。
在實際應用中，各晶片測試裝置1被移載設備E4送入容置室E311中時，晶片測試裝置1的多個供電構件4可以是不與多個容置室端子E33相連接，而當中央控制裝置E1判斷任一容置室E311中設置有晶片測試裝置1時，中央控制裝置E1則可以控制相對應的升降裝置E38作動，以使晶片測試裝置1於容置室E311中移動，從而使供電構件4的多個連接端子與容置室端子E33 相連接，藉此，外部供電設備將可透過供電構件4提供電力給多個測試模組30。
在實際應用中，關於中央控制裝置E1如何判斷任一容置室E311中是否設置有晶片測試裝置1的方式，可以是依據需求設計，於此不加以限制。舉例來說，可以是於容置室E311中設置有感測器(例如是光學感測器或是任何機械式的按壓開關等)，當晶片測試裝置1進入容置室E311中時，感測器將對應產生相關訊號並傳遞至中央控制裝置E1，而中央控制裝置E1則可以是依據感測器所傳遞的訊號來判斷容置室E311中是否設置有晶片測試裝置1。當然，感測器也可以是用來確認晶片測試裝置1是否設置於容置室E311中的預定位置，而感測器可以是依據晶片測試裝置1位於容置室E311中的位置，傳遞相對應的訊號至中央控制裝置E1，中央控制裝置E1則可以是依據感測器所傳遞的訊號，判斷晶片測試裝置1是否位於容置室E311中的預定位置，若中央控制裝置E1判斷晶片測試裝置1位於容置室E311中的預定位置，則中央控制裝置E1可以是控制升降裝置E38作動；反之，若中央控制裝置E1判斷晶片測試裝置1不是位於容置室E311中的預定位置，則中央控制裝置E1可以是控制相關的警示裝置作動以警示使用者，舉例來說，中央控制裝置E1可以是控制相關警示燈發出特定顏色的燈光、控制相關顯示螢幕顯示錯誤訊息等。
在供電構件4為接收天線的實施例中，當晶片測試裝置1設置於容置室E311中時，位於容置室E311中相對應的發射天線，即可以是與接收天線相互耦合，而晶片測試裝置1即可通過供電構件4得到電力。當然，在另一實施例中，接收天線也可以是在晶片測試裝置1設置於容置室E311中的預定位置時，才可對應與接收天線相互耦合，於此不加以限制。
如圖3及圖10所示，在各個溫度調節裝置E34具有前述接觸結構E34A1、E34B1、E343的實施例中，升降裝置E38被控制而作動時，晶片測試裝置1及其所承載的多個晶片C將被升降裝置E38帶動，而向靠近接觸結構E34A1、E34B1、E343的方向移動或是向遠離接觸結構E34A1、E34B1、E343 的方向移動。
在溫度調節裝置E34連接有罩體E35的實施例中，當升降裝置E38被控制而使晶片測試裝置1向接觸結構E34A1、E34B1、E343的方向移動預定位置時，罩體E35將對應蓋設於晶片測試裝置1的電路板10上，而罩體E35將與電路板10共同形成封閉空間SP2。而後，在所述溫度調節步驟S3前，中央控制裝置E1將先控制抽氣裝置E37對封閉空間SP2進行抽氣，以使封閉空間SP2呈現為接近真空的狀態，如此，在溫度調節步驟S3後，封閉空間SP2中的溫度將不易受外部環境影響。
在實際應用中，當晶片測試裝置1設置於容置室E311中，且升降裝置E38使晶片測試裝置1上升後，多個晶片C可以是不與接觸結構E34A1、E34B1、E343相互接觸，而當抽氣裝置E37開始抽氣後，多個晶片C及接觸結構E34A1、E34B1、E343才相互接觸，但不以此為限。在另一實施例中，多個晶片C也可以是在抽氣裝置E37未進行抽氣時，即與接觸結構E34A1、E34B1、E343相互接觸。
於測試步驟S4中，晶片測試裝置1是透過接收天線或是多個連接端子，與相對應的發射天線或是容置室端子相互耦合或相互連接，據以得到電力，從而各個測試模組30得以對其所連接的晶片C進行測試。
如圖9及圖10所示，在實際應用中，為了使晶片測試裝置1的供電構件4的多個連接端子能與多個容置室端子E33穩固地相互連接，環境控制設備E3還可以包含多個限位裝置E39，多個限位裝置E39設置於多個容置室E311中。各個限位裝置E39連接中央控制裝置E1。各個限位裝置E39能被中央控制裝置E1控制，以限制晶片測試裝置1於容置室E311中的活動範圍。關於限位裝置E39的具體結構可以是依據需求設計，舉例來說，可以是使晶片測試裝置1設置有卡合孔，而限位裝置E39包含有相對應的卡勾結構，當限位裝置E39作動時，卡勾結構將可對應卡合於卡合孔中；又或者，限位裝置E39可以是包 含有多個伸縮銷，而伸縮銷能對應穿設於晶片測試裝置1的卡合孔中。
依上所述，在各個環境控制設備E3的各個容置室E311中具有接觸結構E34A1、E34B1、E343、升降裝置E38及限位裝置E39的實施例中，上述晶片測試方法，於移入步驟S2中，可以是包含以下步驟：一移入容置室步驟：將晶片測試裝置(1)移入容置室(E311)；一上升步驟：控制容置室(E311)中的升降裝置(E38)，以使晶片測試裝置(1)向接觸結構(E34A1、E34B1、E343)方向移動；一鎖定步驟：控制容置室(E311)中的限位裝置(E39)，以使限位裝置(E39)限制晶片測試裝置(1)於容置室(E311)中的活動範圍。
依上所述，本發明的晶片測試方法簡單來說，可以是先將多個晶片安裝於晶片測試裝置1上；接著，將晶片測試裝置1移動至環境控制設備E3的其中一個容置室E311中；而後，控制升降裝置E38使晶片測試裝置1上升，以使晶片測試裝置1的多個晶片C的一側，鄰近於溫度調節裝置E34的接觸結構E34A1、E34B1、E343，並且使溫度調節裝置E34所連接的罩體E35蓋設於晶片測試裝置1的電路板10，以形成封閉空間SP2；隨後，控制抽氣裝置E37對封閉空間SP2進行抽氣，以使晶片測試裝置1上的多個晶片C的一側貼附於接觸結構E34A1、E34B1、E343，同時，控制溫度調節裝置E34作動，以使晶片C到達預定的溫度；在溫度調節裝置E34作動時，供電給晶片測試裝置1，以使多個測試模組30對多個晶片C進行測試。
請參閱圖19，其顯示為本發明公開的晶片測試方法的第四實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述晶片測試方法最大不同之處在於：於移入步驟S2後及分離步驟S5前，溫度調節步驟S3及測試步驟S4可以是被重複執行兩次，其分別為溫度調節步驟S31、測試步驟S41及溫度調節步驟S32、測試步驟S42。
於溫度調節步驟S31及測試步驟S41中(即溫度調節步驟S3及測試步驟S4被第一次執行)，是先控制容置室E311所對應的溫度調節裝置E34，以使多個晶片C處於115℃以上的溫度的環境中，再控制各個測試模組30對多個晶片C進行讀取測試、寫入測試及電性測試中的至少一個。於此所指溫度調節步驟S31及測試步驟S41即是對記憶體進行預燒(Burn-In)測試。
於溫度調節步驟S32及測試步驟S42中(即溫度調節步驟S3及測試步驟S4被第二次執行)，是先控制容置室E311所對應的溫度調節裝置E34，以使多個晶片C處於75℃至95℃的溫度的環境中，再控制各個測試模組30對多個晶片C進行讀取測試、寫入測試及電性測試中的至少一個。於此所指溫度調節步驟S31及測試步驟S41即是對記憶體進行高溫測試。
特別說明的是，在不同的實施例中，上述測試步驟S41及溫度調節步驟S32之間，可以是包含有一移出步驟及一移入步驟；所述移出步驟是將晶片測試裝置1移出於當下的容置室E311，所述移入步驟則是將晶片測試裝置1移入另一個容置室E311中。也就是說，晶片測試裝置1可以先後位於溫度在115℃以上及溫度介於75℃至95℃的兩個不同的容置室E311(可以是位於同一個環境控制設備E3或是位於不同的環境控制設備E3)中進行測試作業。
請參閱圖20，其顯示為本發明公開的晶片測試方法的第五實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述圖19所示的晶片測試方法最大不同之處在於：於移入步驟S2後及分離步驟S5前，溫度調節步驟S3及測試步驟S4可以是被重複執行三次，其分別為前述溫度調節步驟S31、前述測試步驟S41、前述溫度調節步驟S32、前述測試步驟S42、溫度調節步驟S33及測試步驟S43。
於執行前述溫度調節步驟S32及前述測試步驟S42後，所執行的溫度調節步驟S33及測試步驟S43(即溫度調節步驟S3及測試步驟S4被第三次 執行)，是先控制容置室E311所對應的溫度調節裝置E34，以使多個晶片C處於-55℃至-35℃的溫度的環境中，再控制各個測試模組30對多個晶片C進行讀取測試、寫入測試及電性測試中的至少一個。換言之，本實施例公開的晶片測試方法是對多個晶片C依序進行預燒(Burn-In)測試、高溫測試及低溫測試。
請參閱圖21，其顯示為本發明公開的晶片測試方法的第六實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述圖19所示的晶片測試方法最大不同之處在於：於移入步驟S2後及分離步驟S5前，溫度調節步驟S3及測試步驟S4可以是被重複執行四次，其分別為前述溫度調節步驟S31、前述測試步驟S41、前述溫度調節步驟S32、前述測試步驟S42、前述溫度調節步驟S33、前述測試步驟S43、溫度調節步驟S34及測試步驟S44。
於執行前述溫度調節步驟S33及前述測試步驟S43後，所執行的溫度調節步驟S34及測試步驟S44(即溫度調節步驟S3及測試步驟S4被第四次執行)，是先控制容置室E311所對應的溫度調節裝置E34，以使多個晶片C處於20℃至30℃的溫度(常溫)的環境中，再控制各個測試模組30對多個晶片C進行讀取測試、寫入測試及電性測試中的至少一個。換言之，本實施例公開的晶片測試方法是對多個晶片C依序進行預燒(Burn-In)測試、高溫測試、低溫測試及常溫測試。
依上所述，本實施例的晶片測試方法，可以是利用前述說明中，各個環境控制設備E3中的各個溫度調節裝置E34同時具有致冷器E342及加熱器E341的晶片測試系統E來執行。而，晶片測試裝置1被移入環境控制設備E3的容置室E311後，將依序於115℃以上的溫度的環境中、75℃至95℃的溫度的環境中、-55℃至-35℃的溫度的環境中、20℃至30℃的溫度的環境中，進行讀取測試、寫入測試及電性測試中的至少一個，亦即，對多個晶片C依序進行預燒(Burn-In)測試、高溫測試、低溫測試及常溫測試。當然，在實際應用中， 晶片測試裝置1對多個晶片C進行預燒(Burn-In)測試、高溫測試、低溫測試及常溫測試的順序，可以是依據需求排列，不以上述順序為限。
請參閱圖22，其顯示為本發明公開的晶片測試方法的第七實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述圖19所示的晶片測試方法最大不同之處在於：於移出步驟S6及分類步驟S7之間還可以包含以下步驟：一移入步驟SX1：將承載有多個晶片(C)的晶片測試裝置(1)，移載至另一個環境控制設備(E3)的容置室(E311)；一溫度調節步驟SX2：控制容置室(E311)中的溫度調節裝置(E34)運作，以使多個晶片(C)處於-55℃至-35℃的環境中；一測試步驟SX3：供電給設置於容置室(E311)中的晶片測試裝置(1)，以使各個測試模組(30)對其所連接的多個晶片(C)進行預定測試程序。
本實施例的晶片測試方法，是使晶片測試裝置1先設置於其中一個環境控制設備E3的容置室E311中，並使多個晶片C依序處於115℃以上的溫度的環境中及75℃至95℃的溫度的環境中進行讀取測試、寫入測試及電性測試中的至少一個；而後，將晶片測試裝置1移出該容置室E311，並使晶片測試裝置1移入不同的環境控制設備E3的其中一個容置室E311(或是移入同一個環境控制設備E3的另一個容置室E311)；隨後，該容置室E311的控制溫度調節裝置E34運作，而使晶片測試裝置1所承載的多個晶片C處於-55℃至-35℃的溫度的環境中進行讀取測試、寫入測試及電性測試中的至少一個。
本實施例的晶片測試方法，可以是利用前述說明中晶片測試系統E來執行，特別是各個環境控制設備E3的各個容置室E311中僅設置有加熱裝置E34A或僅設置有致冷裝置E34B的晶片測試系統E。
本實施例的晶片測試方法，由於單一個容置室E311的溫度不會 從100℃以上的溫度降至0℃以下的溫度，因此，可以大幅縮短使各個晶片C周圍的溫度到達預定高溫溫度及預定低溫溫度的時間，且亦可大幅降低各個溫度調節裝置E34使容置室E311到達預定溫度所需耗費的能源。
如圖23所示，其顯示為本發明公開的晶片測試方法的第八實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述晶片測試方法最大不同之處在於：在溫度調節步驟SX2及測試步驟SX3後，還可以是包含有溫度調節步驟SX4及測試步驟SX5。於溫度調節步驟SX4中是控制容置室E311中的溫度調節裝置E34運作，以使多個晶片C處於20℃至30℃的環境中。於測試步驟SX5中，則是供電給設置於容置室E311中的晶片測試裝置1，以使各個測試模組30對其所連接的多個晶片C進行預定測試程序。也就是說，於溫度調節步驟SX2及測試步驟SX3中，是使多個晶片C在低溫環境下進行測試，而於溫度調節步驟SX4及測試步驟SX中，則是使多個晶片C在常溫環境下進行測試。
請參閱圖24，其顯示為本發明公開的晶片測試方法的第九實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述晶片測試方法最大不同之處在於：在使晶片測試裝置1與接觸結構E34A1、E34B1、E343相接觸而完成預定測試程序，且晶片測試裝置1被移出容置室E311時(即任一個移出步驟後)，可以是接著執行以下步驟：一位置測試步驟SY1：利用一位置檢測設備E8中的影像擷取單元擷取多個電連接座(2)及設置於其上的多個晶片(C)的影像，以產生一擷取影像資訊；一判斷步驟SY2：依據擷取影像資訊，判斷多個晶片相對於其所對應的電連接座的位置是否符合容許偏差量。若多個晶片相對於其所對應的電連接座的位置符合容許偏差量，則接續將晶片測試裝置(1)移載至下一個工作站， 或者是移載至另一個容置室(E311)，以使多個晶片(C)於另一溫度環境中進行測試。所述工作站例如是移載至分類設備(E5)以進行分類作業。若多個晶片相對於其所對應的電連接座的位置不符合容許偏差量，則重新安裝晶片。
在實際應用中，若多個晶片相對於其所對應的電連接座的位置不符合容許偏差量，中央控制裝置E1是控制移載設備E4，以將晶片測試裝置1移載至晶片安裝設備E2，再利用晶片安裝設備E2對特定的晶片C重新安裝，或者也可以是對所有的晶片C重新進行安裝。當然，也可以透過不同於晶片安裝設備E2的另一機械手臂等設備，對晶片測試裝置1上的晶片C重新進行安裝；又或者，中央控制裝置E1可以是控制移載設備E4，將晶片測試裝置1移載至一暫存區，並發出相關的提示訊號，以通知相關人員。在實際應用中，位置檢測設備E8也可以是具有晶片安裝裝置(圖未示，例如是包含有載台及機械手臂)，而晶片安裝裝置可以直接對晶片測試裝置1上的至少一晶片C進行重新安裝作業。本實施例所舉的位置測試步驟SY1及判斷步驟SY2，可以是依據需求，安排於任何將晶片測試裝置1移出的步驟後。
請復參圖1及圖3，在實際應用中，晶片測試系統E還可以是包含有兩個影像擷取單元E91、E92，兩個影像擷取單元E91、E92連接中央控制裝置E1。影像擷取單元E91鄰近於晶片安裝設備E2設置，晶片安裝設備E2用來將晶片C設置於晶片測試裝置1上，而影像擷取單元E91則是用來擷取晶片測試裝置1及其所承載的晶片C的影像；中央控制裝置E1接收影像擷取單元E91所擷取的影像資訊後，將可判斷晶片測試裝置1上的晶片C是否被正確地安裝；若中央控制裝置E1判斷晶片C未正確地安裝於晶片測試裝置1上，則中央控制裝置E1可以是控制晶片安裝設備E2重新安裝該晶片C。
影像擷取單元E92鄰近於分類設備E5設置，而影像擷取單元E92用以擷取設置於不良品區或是良品區的晶片C的影像，而中央控制裝置E1能接收影像擷取單元E92所擷取的影像，以判斷晶片C是否被正確地安裝(例如 是安裝於載盤)。若中央控制裝置E1判斷晶片C未被正確地安裝，中央控制裝置E1則可以是控制分類設備E5或是鄰近的相關機械手臂、晶片安裝設備E2等設備，重新安裝該晶片C。
請復參圖1，本發明公開的晶片測試系統E還可以是包含有一預先測試(Pre-Test)設備E6。預先測試設備E6連接中央控制裝置E1。預先測試設備E6可以是包含至少一電連接座(此電連接座的具體結構可以是如同圖5及圖6所示的電連接座2)，預先測試設備E6的電連接座用以承載一個晶片C。預先測試設備E6能對晶片C進行一短路測試(Open/Short Test)及一漏電流測試(Leakage Test)。在具體的應用中，預先測試設備E6可以是包含有如同圖3所示的晶片測試裝置1，而預先測試設備E6可以是透過其所包含的如同圖3所示晶片測試裝置1對晶片C進行測試。
在晶片測試系統E應用於測試記憶體，特別是NAND Flash的實施例中，透過上述具有前述晶片測試裝置1的預先測試設備E6，先對多個記憶體(即前述晶片C)進行短路測試及漏電流測試，將可大幅提升整體測試的效能。具體來說，記憶體於前述高溫測試、預燒測試、低溫測試及常溫測試中，必需耗費大量的時間進行，因此，透過預先測試設備E6先對記憶體進行初步的篩選，可以確保晶片測試裝置1上的每一個電連接座2是被有效地利用，而可避免未通過短路測試(Open/Short Test)及漏電流測試(Leakage Test)的記憶體在後續測試過程中佔用電連接座2的問題發生。在不同的應用中，預先測試設備E6除了對記憶體進行短路測試及漏電流測試外，預先測試設備E6還可以是依據需求，對記憶體進行特定的DC電性測試以及對記憶體的各個位置進行讀取作業(Read ID)。
在不同的實施例中，在分類步驟S7前，還可以是包含一最終測試步驟，其包含：一安裝步驟：將多個晶片安裝於一最終測試設備的電連接座； 一測試步驟：控制所述最終測試設備，以對安裝於所述最終測試設備上的晶片進行一短路測試(Open/Short Test)及一漏電流測試(Leakage Test)；一判斷步驟：判斷設置於所述預先測試設備上的晶片是否通過短路測試及漏電流測試；其中，若所述晶片未通過所述短路測試或漏電流測試，則於所述分類步驟中將所述晶片移載至不良品區。
所述最終測試設備所包含的電連接座，可以是與圖5及圖6所示的電連接座2相同，於此不加以限制。透過最終測試設備的設置，可以輔助加速分類設備進行分類的速度。具體來說，分類設備在對各個晶片進行分類時，會依據晶片於各個測試過程中的測試結果，將各個晶片移載至特定的區域，因此，當其中一個晶片在測試過程中，發生不預期的損壞問題，而該晶片沒有通過任一個測試時，在沒有上述最終測試步驟的情況下，分類設備將浪費許多時間在對該晶片進行分類。在實際應用中，最終測試設備、晶片安裝設備E2及預先測試設備E6可以是利用同一個機械手臂，進行晶片的安裝作業，但不以此為限，最終測試設備、晶片安裝設備E2及預先測試設備E6也可以是分別具有獨立的機械手臂。
如圖25所示，其顯示為本發明公開的晶片測試方法的第十實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述晶片測試方法最大不同之處在於：於晶片安裝步驟S1前還可以包含一預先測試步驟，其包含：一安裝步驟S01：將多個記憶體(晶片C)由載盤上逐一取下，並安裝於一預先測試設備(E6)的電連接座；一測試步驟S02：控制預先測試設備(E6)，以對記憶體(晶片C)進行一短路測試及一漏電流測試；一判斷步驟S03：若記憶體(晶片C)通過短路測試及漏電流測試則執行晶 片安裝步驟S1；若記憶體(晶片C)未通過短路測試或漏電流測試，則將記憶體(晶片C)移載至不良品區(A2)。
如圖1所示，於實際應用中，預先測試設備E6可以是設置於一載盤入料設備E7及晶片安裝設備E2之間，而預先測試設備E6、載盤入料設備E7及晶片安裝設備E2之間可以是設置有至少一個機械手臂；機械手臂可以是將載盤入料設備E7的載盤上的記憶體(晶片)卸下後，先置放到預先測試設備E6的電連接座；若該記憶體(晶片)通過短路測試及漏電流測試，機械手臂將取下該晶片，並將該晶片安裝於設置在晶片安裝設備E2的晶片測試裝置1的電連接座2上；若該記憶體(晶片)未通過短路測試及漏電流測試，則機械手臂則將該記憶體(晶片)，置放於另一不良品區A3；在實際應用中，晶片安裝設備E2及預先測試設備E6可以是使用同一個機械手臂來移載晶片，但不以此為限，在不同的實施例中，也可以是，晶片安裝設備E2及預先測試設備E6分別具有不同的機械手臂。
如圖26所示，在不同的實施例中，各個測試模組30在對其所連接的多個電連接座2上的晶片C完成預定測試程序後，測試模組30可以是將各個晶片C的測試結果資料C2及相對應的測試參數資料C3寫入各個晶片C中，以使各個晶片C中儲存有測試結果資料C2及測試參數資料C3。
更進一步來說，所述測試結果資料C2例如可以是包含有：晶片C分別於高溫測試、預燒測試、低溫測試及常溫測試中的測試狀況，或者，也可以是僅記錄晶片C是否通過高溫測試、是否通過預燒測試、是否通過低溫測試及是否通過常溫測試。
測試參數資料C3例如可以是包含有：晶片測試裝置1的識別編號(ID Number)、測試模組30的識別編號、電連接座2的識別編號、環境控制設備E3的識別編號及其容置室E311的識別編號、高溫測試時的溫度值、高溫測試的時間、預燒測試時的溫度值、預燒測試的時間、低溫測試時的溫度值、 低溫測試的時間、常溫測試時的溫度值及常溫測試的時間等。
透過上述使測試模組30將晶片C的測試結果資料C2及測試參數資料C3寫入晶片C中的設計，當任一個晶片C交到消費者手上時，消費者可以是透過相關的設備讀取晶片C內所儲存的資料，來確認其生產時所進行的檢測狀態；且相關生產人員在接收到任一個由消費者所退回的晶片C時，亦可以透過讀取晶片C內儲存的測試結果資料C2及測試參數資料C3，來快速地追溯該晶片C的檢測歷程，從而可以有效地幫助生產人員，找出檢測流程中可能存在的缺失。
如圖27所示，其顯示為本發明公開的晶片測試方法的第十一實施例的流程示意圖，上述晶片測試系統E可以利用此晶片測試方法，對多個記憶體(即前述晶片)進行測試。本實施例所公開的晶片測試方法與前述晶片測試方法最大不同之處在於：在各個測試步驟後還可以是包含以下步驟：一測試結果寫入步驟SW：將各個記憶體完成預定測試程序後的測試結果資料，及相對應的測試參數資料，儲存於各個記憶體中。
於上述實施例中，是以各個測試模組30對其所連接的記憶體完成任一個測試(例如是包含高溫測試、預燒測試、低溫測試、常溫測試)時，就馬上將相對應的測試結果資料C2及測試參數資料C3儲存於記憶體中，但於實際應用中，不以此為限。
請復參圖4，在不同應用中，各個測試模組30可以包含有一處理單元5及至少一儲存單元6。各個測試模組30在對其所連接的多個電連接座2上的記憶體完成任一個測試(例如是高溫測試、預燒測試、低溫測試及常溫測試)時，也可以是不直接將相對應的測試結果資料C2及測試參數資料C3儲存於記憶體中，而各個測試模組30是將各個晶片C的測試結果資料C2及其測試參數資料C3儲存於各個測試模組30的儲存單元6中。在另一實施例中，晶片測試裝置1可以是包含有一儲存單元，而各個測試模組30可以是將其所連接的晶片C 的測試結果資料C2及其測試參數資料C3，儲存於晶片測試裝置1的儲存單元中。換言之，晶片測試裝置1可以包含有儲存單元6，而儲存單元6可以是依據需求，設置於各個測試模組30中，或者儲存單元6也可以是獨立於多個測試模組30設置。
承上，當晶片測試裝置1所承載的記憶體，依據需求完成所有測試(例如是預燒測試及高溫測試，或預燒測試、高溫測試、低溫測試及常溫測試)時，中央控制裝置E1可以是控制一讀寫設備(圖未示)，與晶片測試裝置1的供電構件4的多個連接端子相連接，以將晶片測試裝置1的儲存單元或是各個測試模組30的儲存單元6，所儲存的測試結果資料C2及測試參數資料C3讀出，並透過讀寫設備將各個測試結果資料C2及測試參數資料C3寫入相對應的記憶體中。
在另一實施例中，晶片測試裝置1也可以是包含有一無線傳輸單元7，無線傳輸單元7連接處理單元5。當各個測試模組30對其所連接的多個電連接座2上的晶片完成預定測試程序時，各個測試模組30將對應產生測試結果資料C2及測試參數資料C3。處理單元5能接收各個測試模組30所傳遞的測試結果資料C2及測試參數資料C3，且處理單元5能控制無線傳輸單元7將測試結果資料C2及多筆測試參數資料C3以無線的方式傳遞至一外部電子裝置，所述外部電子裝置例如是中央控制裝置E1，而後，中央控制裝置E1可以再透過讀寫設備將各個測試結果資料C2及測試參數資料C3寫入相對應的記憶體中。
如圖28所示，其顯示為本發明公開的晶片測試方法的第十二實施例的流程示意圖。本實施例與圖16所示的流程示意圖，最大的差異在於：於分類步驟S7後可以是包含有：一測試結果寫入步驟S8：將各個記憶體完成預定測試程序後的測試結果資料，及相對應的測試參數資料，儲存於各個記憶體中。
具體來說，當晶片測試裝置1所承載的記憶體，依據需求完成 所有測試(例如是預燒測試及高溫測試，或預燒測試、高溫測試、低溫測試、常溫測試)時，中央控制裝置E1可以是先控制分類設備E5，依據各個記憶體的測試結果，對各個記憶體進行分類。而後，中央控制裝置E1再控制相關的讀寫設備，對已被分類至良品區A1的記憶體進行相關讀寫作業，以將其所對應的測試結果資料C2及測試參數資料C3儲存於各記憶體中。也就是說，只有被區分為良品的記憶體，其內部才儲存有測試結果資料C2及測試參數資料C3。
如圖29所示，其顯示為本發明公開的晶片測試方法的第十三實施例的流程示意圖。本實施例與圖16所示的流程示意圖，最大的差異在於：於分類步驟S7前可以是包含有：一測試結果寫入步驟S7A：將通過各個預定測試程序的記憶體，所對應的測試結果資料及測試參數資料，儲存於對應的記憶體中。
具體來說，當晶片測試裝置1所承載的記憶體，依據需求完成並通過所有測試(例如是預燒測試及高溫測試，或預燒測試、高溫測試、低溫測試、常溫測試)時，晶片測試裝置1會將該記憶體所對應的測試結果及相關的測試參數資料寫入該記憶體中；相反地，若記憶體未通過其中至少一個測試時，晶片測試裝置1則不會將該記憶體所對應的任何測試相關資料寫入於該記憶體中。如此，在分類步驟S7中，分類設備可以是透過判斷記憶體中是否寫入有上述任何測試相關資料，來快速判斷該記憶體是否通過測試，若分類設備判斷記憶體中沒有被寫入上述資料，分類設備則可以是直接將該記憶體分類至不良品區。
請參閱圖30，在實際應用中，晶片測試系統E的中央控制裝置E1可以是包含有一主控裝置E11(Master control device)、一晶片測試控制裝置E12、一環境狀態控制裝置E13及一移載控制裝置E14。關於晶片測試控制裝置E12、環境狀態控制裝置E13及移載控制裝置E14的數量，可以是依據需求變化，不以單一個為限。
在晶片測試系統E具有單一個晶片測試控制裝置E12的實施例中，晶片測試控制裝置E12可以是用以控制所有晶片測試裝置1、預先測試設備E6及最終測試設備作動，以對多個晶片進行各種測試作業。簡單來說，晶片測試控制裝置E12可以是控制任何用來測試晶片的設備。在晶片測試系統E包含有多個晶片測試控制裝置E12的實施例中，各個晶片測試控制裝置E12例如可以是對應控制至少一個晶片測試裝置1；而，不同的晶片測試控制裝置E12可以是對應控制其所連接的晶片測試裝置1進行不同的測試作業。
在晶片測試系統E具有單一個環境狀態控制裝置E13的實施例中，環境狀態控制裝置E13可以是用以控制任一環境控制設備E3作動，以控制任一個環境控制設備E3作動，舉例來說，環境狀態控制裝置E13可以控制任一個環境控制設備E3的溫度調節裝置E34、抽氣裝置E37、升降裝置E38、限位裝置E39作動。在晶片測試系統E包含有多個環境狀態控制裝置E13的實施例中，各個環境狀態控制裝置E13例如可以是對應控制至少一個環境控制設備E3；而，不同的環境狀態控制裝置E13可以是對應控制其所連接的環境控制設備E3進行完全不同的作動。值得一提的是，各個環境狀態控制裝置E13可以是控制任一環境控制設備E3中個各個構件的作動，例如各個環境控制設備E3中的各個感應器的作動，以及各個感應器感應的結果。
在晶片測試系統E具有單一個移載控制裝置E14的實施例中，移載控制裝置E14可以是用以控制晶片安裝設備E2、位置檢測設備E8、移載設備E4、分類設備E5。簡單來說，移載控制裝置E14可以是控制任何用來移載晶片測試裝置1或是晶片的設備。當然，在晶片測試系統E包含有多個移載控制裝置E14的實施例中，多個移載控制裝置E14可以是依據需求分類，而對應控制不同的設備，舉例來說，其中一個移載控制裝置E14可以是專門用來控制移載晶片測試裝置1的設備，其中一個移載控制裝置E14則可以是專門用來控制移載晶片的設備。
主控裝置E11連接晶片測試控制裝置E12、環境狀態控制裝置E13及移載控制裝置E14，而主控裝置E11可以是用以控制晶片測試控制裝置E12、環境狀態控制裝置E13及移載控制裝置E14彼此間的協作。在具體的應用中，主控裝置E11、晶片測試控制裝置E12、環境狀態控制裝置E13及移載控制裝置E14皆可以是由至少一個電腦設備、伺服器等裝置組成，但不以此為限。
透過使晶片測試系統E包含有主控裝置E11、晶片測試控制裝置E12、環境狀態控制裝置E13及移載控制裝置E14的設計，晶片測試系統E在生產製造過程中，將相對容易進行相關的控制整合，且晶片測試系統E在後續運作、檢修時，也比較容易快速查找出問題。
特別說明的是，在前述任一實施中，晶片測試裝置1不侷限於在測試步驟時被供電，晶片測試裝置1可以是在設置於容置室E311後及執行測試步驟之間的任何時間點被供電，而晶片測試裝置1不侷限於在測試步驟時才被供電。換言之，在實際應用中，可以是使晶片測試裝置1在設置於容置室E311中時即立刻被供電，或者，也可以使晶片測試裝置1在執行測試步驟時才被供電。
另外，需強調的是，在上述任何供電構件包含有多個連接端子的實施例中，所述連接端子及容置室端子皆可以直接替換為接收天線及發射天線。當然，由於接收天線及發射天線是以無線的方式進行電力傳輸，因此，在直接使連接端子及容置室端子替換為接收天線及發射天線時，則可忽略在上述部份實施例中，使連接端子及容置室端子相接觸或相分離的相關流程步驟。
綜上所述，本發明所公開的晶片測試系統、晶片測試裝置，及適用於該晶片測試系統的晶片測試方法，相較於現有的晶片測試設備，不但具有成本的優勢，且具有更好的測試效率。另外，本發明所公開的晶片測試系統，是使多個晶片設置於晶片測試裝置上，而後是移載晶片測試裝置，以 使晶片處於不同的溫度環境中進行相關的測試作業，因此，晶片在不同的溫度環境中進行測試的過程中，皆是設置於同一個晶片測試裝置上，而晶片在整個測試過程中，不會被反覆地拆卸、安裝，而晶片將不易發生不預期的損壞等問題。相反的，現有的記憶體檢測設備，是將記憶體反覆地拆卸、安裝於不同溫度環境中的電連接座上，因此，記憶體在經過反覆的拆卸、安裝後，容易發生不預期的損壞的問題。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的專利範圍內。
S1~S21、S3~S7:流程步驟

Claims (15)

  1. 一種晶片測試方法，其適用於一晶片測試系統，所述晶片測試系統包含一晶片安裝設備、至少一晶片測試裝置、至少一環境控制設備及一分類設備，所述晶片測試裝置包含一電路板、多個電連接座、一控制機組及至少一供電構件，所述電路板彼此相反的兩側分別定義為一第一側面及一第二側面，多個所述電連接座設置於所述電路板的所述第一側面；多個所述電連接座區隔為多個電連接座群組，各個所述電連接座群組包含至少一個所述電連接座，所述控制機組包含多個測試模組，多個所述測試模組設置於所述電路板的所述第二側面，且多個所述測試模組與多個所述電連接座群組相連接，而各個所述測試模組與相對應的所述電連接座群組中的所有所述電連接座相連接，各個所述電連接座用以承載一晶片，所述供電構件與所述電路板連接，所述供電構件用以將外部供電設備所提供的電力轉換提供給多個所述測試模組使用，而所述晶片測試裝置必須透過所述供電構件與外部供電設備連接，以取得各個所述測試模組運作時所需的電力，各個所述環境控制設備包含多個容置室，且各個所述容置室中設置有一溫度調節裝置，所述晶片測試方法包含：一晶片安裝步驟：透過所述晶片安裝設備，將多個所述晶片安裝至所述晶片測試裝置的多個所述電連接座上；一移入步驟：將承載有多個所述晶片的所述晶片測試裝置，移載至其中一個所述環境控制設備的其中一個所述容置室；至少一溫度調節步驟：控制所述容置室所對應的所述溫度調節裝置運作，以使多個所述晶片處於一預定溫度的環境中；一測試步驟：通過所述供電構件供電給多個所述測試模組，以使各個所述測試模組對其所連接的多個所述電連接座上的多個所述晶片進行一預定測試程序； 一移出步驟：將所述晶片測試裝置由所述容置室中移出，並將所述晶片測試裝置移載至所述分類設備；一分類步驟：利用所述分類設備，依據各個所述晶片通過所述預定測試程序的測試結果，將多個所述晶片分別置放至一良品區及一不良品區。
  2. 如請求項1所述的晶片測試方法，其中，所述晶片測試裝置還包含有至少一第一資料傳輸端子，所述第一資料傳輸端子設置於所述電路板，至少一所述第一資料傳輸端子用以與設置於所述容置室中的多個第二資料傳輸端子傳輸資料。
  3. 如請求項1所述的晶片測試方法，其中，所述晶片測試裝置還包含有至少一第一資料傳輸天線，所述第一資料傳輸天線用以與設置於所述環境控制設備的至少一第二資料傳輸天線以無線的方式傳輸資料。
  4. 如請求項1所述的晶片測試方法，其中，於所述移入步驟後及所述移出步驟前，所述溫度調節步驟及所述測試步驟被重複執行兩次，所述溫度調節步驟及所述測試步驟被第一次執行時，是控制所述容置室所對應的所述溫度調節裝置，以使多個所述晶片處於115℃以上的溫度的環境中，被各個所述測試模組進行讀取測試、寫入測試及電性測試中的至少一個；所述溫度調節步驟被第二次執行時，是控制所述容置室所對應的所述溫度調節裝置，以使多個所述晶片處於75℃至95℃的溫度的環境中，被各個所述測試模組進行讀取測試、寫入測試及電性測試中的至少一個。
  5. 如請求項1所述的晶片測試方法，其中，於所述移入步驟後及所述移出步驟前，所述溫度調節步驟及所述測試步驟被重複執行四次，所述溫度調節步驟及所述測試步驟被第一次執行時，是控制所述容置室所對應的所述溫度調節裝置，以使多個所述晶片處於115℃以上的溫度的環境中，被各個所述測試模組進 行讀取測試、寫入測試及電性測試中的至少一個；所述溫度調節步驟被第二次執行時，是控制所述容置室所對應的所述溫度調節裝置，以使多個所述晶片處於75℃至95℃的溫度的環境中，被各個所述測試模組進行讀取測試、寫入測試及電性測試中的至少一個，所述溫度調節步驟被第三次執行時，是控制所述容置室所對應的所述溫度調節裝置，以使多個所述晶片處於-55℃至-35℃的環境中，被各個所述測試模組進行讀取測試、寫入測試及電性測試中的至少一個，所述溫度調節步驟被第四次執行時，是控制所述容置室所對應的所述溫度調節裝置，以使多個所述晶片處於20℃至30℃的環境中，被各個所述測試模組進行讀取測試、寫入測試及電性測試中的至少一個。
  6. 如請求項1所述的晶片測試方法，其中，於所述溫度調節步驟中，所述預定溫度不低於75℃，於所述移出步驟及所述分類步驟之間還包含以下步驟：一移入步驟：將承載有多個所述晶片的所述晶片測試裝置，移載至另一個所述容置室；一溫度調節步驟：控制另一個所述容置室中的所述溫度調節裝置，以使多個所述晶片處於-55℃至-35℃的環境中；一測試步驟：通過所述供電構件供電給設置於所述容置室中所述晶片測試裝置，以使各個所述測試模組對其所連接的多個所述晶片進行所述預定測試程序；一溫度調節步驟：控制所述容置室中的所述溫度調節裝置，以使多個所述晶片處於20℃至30℃的環境中；一測試步驟：通過所述供電構件供電給設置於所述容置室中所述晶片測試裝置，以使各個所述測試模組對其所連接的多個所述晶片進行所述預定測試程序。
  7. 如請求項1所述的晶片測試方法，其中，於所述晶片安裝步驟前還包含一預先測試步驟，其包含： 一安裝步驟：將多個所述晶片安裝於一預先測試設備的電連接座；一測試步驟：控制所述預先測試設備，以對安裝於所述預先測試設備上的晶片進行一短路測試及一漏電流測試；一判斷步驟：判斷設置於所述預先測試設備上的晶片是否通過所述短路測試及所述漏電流測試；其中，若設置於所述預先測試設備上的晶片通過所述短路測試及所述漏電流測試則執行所述晶片安裝步驟；若所述晶片未通過所述短路測試或所述漏電流測試，則將所述晶片移載至不良品區。
  8. 如請求項1所述的晶片測試方法，其中，於所述分類步驟前還包含一最終測試步驟，其包含：一安裝步驟：將多個所述晶片安裝於一最終測試設備的電連接座；一測試步驟：控制所述最終測試設備，以對安裝於所述最終測試設備上的晶片進行一短路測試及一漏電流測試；一判斷步驟：判斷設置於所述最終測試設備上的晶片是否通過所述短路測試及所述漏電流測試；其中，若所述晶片未通過所述短路測試或所述漏電流測試，則於所述分類步驟中將所述晶片移載至不良品區。
  9. 如請求項1所述的晶片測試方法，其中，所述供電構件為一接收天線，而所述晶片測試裝置能通過所述供電構件以無線的方式接收電力。
  10. 如請求項9所述的晶片測試方法，其中，所述晶片測試裝置包含有一充電電池模組，所述供電構件與所述充電電池模組連接，所述供電構件能以無線的方式接收電力，以對所述充電電池模組充電。
  11. 如請求項1所述的晶片測試方法，其中，各個所述環境控制設 備還包含有多個罩體，各個所述容置室中設置有一個所述罩體；於所述移入步驟中，當所述晶片測試裝置設置於其中一個所述容置室中，且所述容置室中的所述罩體對應蓋設於所述電路板上時，所述罩體與所述電路板將共同形成一封閉空間，多個所述電連接座則對應位於所述封閉空間中；於所述移入步驟及所述溫度調節步驟之間還包含有一抽氣步驟：利用一抽氣裝置，將所述封閉空間中的空氣抽出。
  12. 如請求項11所述的晶片測試方法，其中，各個所述溫度調節裝置包含一接觸結構，所述溫度調節裝置能被控制而使所述接觸結構的溫度達到所述預定溫度；各個所述環境控制設備還包含多個升降裝置及多個限位裝置，各個所述容置室中設置有一個所述升降裝置及一個所述限位裝置；各個所述升降裝置能被控制而使設置於所述容置室中的所述晶片測試裝置向靠近或遠離所述接觸結構的方向移動；各個所述限位裝置能被控制，而限制所述晶片測試裝置於所述容置室中的活動範圍；於所述移入步驟中，包含以下步驟：一移入容置室步驟：將所述晶片測試裝置移入其中一個所述容置室中；一上升步驟：控制所述容置室中的所述升降裝置，以使所述晶片測試裝置向所述接觸結構的方向移動；一鎖定步驟：控制所述容置室中的所述限位裝置，以限制所述晶片測試裝置，而使所述晶片測試裝置位於所述容置室中的預定位置。
  13. 如請求項1所述的晶片測試方法，其中，所述晶片為一記憶體，每次執行所述測試步驟後還包含一測試結果寫入步驟：將各個所述記憶體完成所述測試步驟後的測試結果資料，及所述測試步驟中所對應的測試參數資料，儲存於各個所述記憶體中，以使各個所述記憶體中儲存有相對應的所述測試結果資料及所述 測試參數資料。
  14. 如請求項1所述的晶片測試方法，其中，所述晶片為一記憶體，每次執行所述測試步驟後，若所述記憶體通過所述測試步驟，則執行一測試結果寫入步驟：將所述記憶體完成所述測試步驟後的一測試結果資料，及所述測試步驟中所對應的一測試參數資料，儲存於各個所述記憶體中，以使各個所述記憶體中儲存有相對應的所述測試結果資料及所述測試參數資料；於所述分類步驟中，則是利用所述分類設備，將未儲存有所述測試結果資料及所述測試參數資料的所述記憶體置放至所述不良品區。
  15. 如請求項1所述的晶片測試方法，其中，所述供電構件包含有多個連接端子，多個所述連接端子設置於所述電路板，而各個所述容置室中，具有相對應的多個容置室端子，多個所述容置室端子連接外部供電設備；於所述測試步驟中，是使多個所述連接端子與多個所述容置室端子相互連接，以使外部供電設備通過多個所述容置室端子及多個所述連接端子，提供電力給多個所述測試模組；於所述測試步驟後，還包含有一分離步驟：使所述晶片測試裝置的多個所述連接端子與所述容置室端子相互分離。
TW108125188A 2019-07-17 2019-07-17 晶片測試方法 TWI706148B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108125188A TWI706148B (zh) 2019-07-17 2019-07-17 晶片測試方法
US16/733,202 US11193971B2 (en) 2019-07-17 2020-01-02 Chip testing method for testing chips by chip testing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108125188A TWI706148B (zh) 2019-07-17 2019-07-17 晶片測試方法

Publications (2)

Publication Number Publication Date
TWI706148B true TWI706148B (zh) 2020-10-01
TW202104919A TW202104919A (zh) 2021-02-01

Family

ID=74091572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125188A TWI706148B (zh) 2019-07-17 2019-07-17 晶片測試方法

Country Status (2)

Country Link
US (1) US11193971B2 (zh)
TW (1) TWI706148B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748705B (zh) * 2020-10-23 2021-12-01 美商第一檢測有限公司 晶片托盤套件及晶片測試設備

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統
TWI705250B (zh) * 2019-07-17 2020-09-21 美商第一檢測有限公司 晶片測試裝置
US11940478B2 (en) * 2020-12-07 2024-03-26 Duke University Electronic device characterization systems and methods
TWI792543B (zh) * 2021-09-07 2023-02-11 瑞昱半導體股份有限公司 電路的漏電檢測方法與其處理系統
CN115754686B (zh) * 2023-01-09 2023-04-14 法特迪精密科技（苏州）有限公司 一种温度循环老化测试插座及测试方法
CN116184174B (zh) * 2023-03-10 2023-08-18 深圳市创达电子有限公司 一种芯片测试系统及芯片测试装置
CN116559631B (zh) * 2023-07-05 2023-08-29 深圳诺信微科技有限公司 一种集成电路芯片的测试系统
CN117054859B (zh) * 2023-10-11 2023-12-29 苏州朗之睿电子科技有限公司 一种芯片加热测试装置及其测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW305025B (zh) * 1995-07-26 1997-05-11 Adoban Tesuto Kk
EP1783502A1 (en) * 2005-11-04 2007-05-09 Microtest Srl System and method to carry out hot and/or cold tests on electronic components and relative test chamber
TW200823466A (en) * 2006-11-17 2008-06-01 Hon Tech Inc Testing machine and method adapted for electronic elements
US20160334462A1 (en) * 2015-05-14 2016-11-17 SK Hynix Inc. Burn-in test system and method
TW201917397A (zh) * 2017-07-25 2019-05-01 加拿大商皇虎科技(加拿大)有限公司 積體電路裝置上自動預燒測試的系統及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6742144B2 (en) * 2000-09-13 2004-05-25 Kingston Technology Co. Local heating of memory modules tested on a multi-motherboard tester
JP4789125B2 (ja) * 2000-12-07 2011-10-12 株式会社アドバンテスト 電子部品試験用ソケットおよびこれを用いた電子部品試験装置
MY140086A (en) * 2004-07-23 2009-11-30 Advantest Corp Electronic device test apparatus and method of configuring electronic device test apparatus
US8508245B1 (en) * 2009-11-30 2013-08-13 Essai, Inc. Thermal control unit used to maintain the temperature of IC devices under test
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW305025B (zh) * 1995-07-26 1997-05-11 Adoban Tesuto Kk
EP1783502A1 (en) * 2005-11-04 2007-05-09 Microtest Srl System and method to carry out hot and/or cold tests on electronic components and relative test chamber
TW200823466A (en) * 2006-11-17 2008-06-01 Hon Tech Inc Testing machine and method adapted for electronic elements
US20160334462A1 (en) * 2015-05-14 2016-11-17 SK Hynix Inc. Burn-in test system and method
TW201917397A (zh) * 2017-07-25 2019-05-01 加拿大商皇虎科技(加拿大)有限公司 積體電路裝置上自動預燒測試的系統及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748705B (zh) * 2020-10-23 2021-12-01 美商第一檢測有限公司 晶片托盤套件及晶片測試設備

Also Published As

Publication number Publication date
TW202104919A (zh) 2021-02-01
US20210018558A1 (en) 2021-01-21
US11193971B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
TWI706148B (zh) 晶片測試方法
TWI701450B (zh) 環境控制設備
TWI700499B (zh) 晶片測試系統
TWI745775B (zh) 晶片測試裝置及晶片測試系統
TWI714332B (zh) 環境控制設備及晶片測試系統
TWI705250B (zh) 晶片測試裝置
TWI705257B (zh) 環境控制設備
US20040112142A1 (en) Test kit for semiconductor package and method for testing semiconductor package using the same
TWI736201B (zh) 晶片測試電路及其測試方法
CN112309489B (zh) 环境控制设备
US20090002007A1 (en) Universal cover for a burn-in socket
CN112309488B (zh) 芯片测试方法
CN112309487B (zh) 芯片测试系统
TWI824687B (zh) 具有平行測試胞元之自動化測試設備及測試受測裝置的方法
CN112309491B (zh) 环境控制设备
CN112802536A (zh) 芯片测试装置及芯片测试系统
CN112798922A (zh) 环境控制设备及芯片测试系统
CN112309486B (zh) 芯片测试装置
KR101119834B1 (ko) 모델 적응형 카메라모듈 테스트소켓 및 그 테스트소켓을 이용한 카메라모듈 변화에 따른 적응방법
CN113533928A (zh) 系统级测试设备及系统级测试系统
CN113740701B (zh) 环境控制设备及芯片测试系统
US20120092036A1 (en) Upright test apparatus for electronic assemblies
US20120092035A1 (en) Adapted test apparatus for electronic components