JP2002257898A - 半導体装置検査用プローブ構造とその製造方法 - Google Patents
半導体装置検査用プローブ構造とその製造方法Info
- Publication number
- JP2002257898A JP2002257898A JP2001061926A JP2001061926A JP2002257898A JP 2002257898 A JP2002257898 A JP 2002257898A JP 2001061926 A JP2001061926 A JP 2001061926A JP 2001061926 A JP2001061926 A JP 2001061926A JP 2002257898 A JP2002257898 A JP 2002257898A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- probe
- substrate
- probe structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000007689 inspection Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 238000012360 testing method Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000013013 elastic material Substances 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 101001024616 Homo sapiens Neuroblastoma breakpoint family member 9 Proteins 0.000 description 1
- 102100037013 Neuroblastoma breakpoint family member 9 Human genes 0.000 description 1
- 229920002319 Poly(methyl acrylate) Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241001422033 Thestylus Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- DMFGNRRURHSENX-UHFFFAOYSA-N beryllium copper Chemical compound [Be].[Cu] DMFGNRRURHSENX-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000012255 powdered metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 狭ピッチ化した半導体装置の検査に適する半
導体装置検査用プローブ構造を提供する。 【解決手段】 外部端子を構成する複数の第１の電極２
を有する半導体装置１と複数の第２の電極１４を有する
検査用基板１３との間の電気的接触を得るための半導体
装置検査用のプローブ構造であって、複数の第１の電極
２に対応した位置に形成された貫通スルーホール４を有
する第１の基板Ａ６と、貫通スルーホール４内に固定さ
れた垂直形状のプローブピン３と、第１の電極２のピッ
チを拡張するための再配線層７と、裏面に第１の電極２
を引き出すための貫通電極８とを有する第２の基板Ｂ１
１と、貫通電極８と第２の電極１４との間に設置され、
かつ垂直方向にのみ導電性と弾性を有する接触子Ａ１２
とを有する。
導体装置検査用プローブ構造を提供する。 【解決手段】 外部端子を構成する複数の第１の電極２
を有する半導体装置１と複数の第２の電極１４を有する
検査用基板１３との間の電気的接触を得るための半導体
装置検査用のプローブ構造であって、複数の第１の電極
２に対応した位置に形成された貫通スルーホール４を有
する第１の基板Ａ６と、貫通スルーホール４内に固定さ
れた垂直形状のプローブピン３と、第１の電極２のピッ
チを拡張するための再配線層７と、裏面に第１の電極２
を引き出すための貫通電極８とを有する第２の基板Ｂ１
１と、貫通電極８と第２の電極１４との間に設置され、
かつ垂直方向にのみ導電性と弾性を有する接触子Ａ１２
とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置である
ＬＳＩ（Large Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏ
ｎ）あるいは裸のLSI（ベアチップ）の電極に接触する
プローブに関する。特に、電極ピッチが狭いLSIやベア
チップの検査に適するプローブ構造に関する。
ＬＳＩ（Large Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏ
ｎ）あるいは裸のLSI（ベアチップ）の電極に接触する
プローブに関する。特に、電極ピッチが狭いLSIやベア
チップの検査に適するプローブ構造に関する。
【０００２】
【従来の技術】従来、検査対象である半導体装置の外部
端子電極にプローブを接触させて、半導体装置と検査基
板間との電気的接触を得ることにより半導体装置の検査
を実施している。
端子電極にプローブを接触させて、半導体装置と検査基
板間との電気的接触を得ることにより半導体装置の検査
を実施している。
【０００３】プローブは、金属針、金属ピン、金属突起
付きのメンブレンシート、シリコンウィスカにめっきを
施したものなどが用いられている。
付きのメンブレンシート、シリコンウィスカにめっきを
施したものなどが用いられている。
【０００４】金属針を用いた方式がアメリカ（ＵＳＰ）
特許５,９６９,５３３号（以下、第１の従来技術とい
う）に、金属突起付きのメンブレンシート方式が特開平
５−２２６４３０号あるいは特開平５−２４３３４４号
（以下、第２の従来技術という）に、シリコンウィスカ
を用いた方式が特開平１１−１９０７４８号（以下、第
３の従来技術という）に各々記載されている。
特許５,９６９,５３３号（以下、第１の従来技術とい
う）に、金属突起付きのメンブレンシート方式が特開平
５−２２６４３０号あるいは特開平５−２４３３４４号
（以下、第２の従来技術という）に、シリコンウィスカ
を用いた方式が特開平１１−１９０７４８号（以下、第
３の従来技術という）に各々記載されている。
【０００５】以下、これらの従来技術について説明す
る。
る。
【０００６】まず、第１の従来技術は、タングステン等
の金属針を加工してプローブとして用いる方式で、狭ピ
ッチ化を図る構造である。
の金属針を加工してプローブとして用いる方式で、狭ピ
ッチ化を図る構造である。
【０００７】図８に示すように、根本径φ１９０μｍの
プローブ針２８を４段積み重ね、遮蔽板２７を用いるこ
とにより、プローブ先端ピッチを５０μｍ迄狭ピッチ化
し、位置精度を向上させたプローブ構造である。
プローブ針２８を４段積み重ね、遮蔽板２７を用いるこ
とにより、プローブ先端ピッチを５０μｍ迄狭ピッチ化
し、位置精度を向上させたプローブ構造である。
【０００８】次に、第２の従来技術では、半導体装置の
外部電極に対向した位置に金属突起（バンプ）を有する
コンタクトシートを用いた方式のプローブ構造である。
代表例として、図９に第２の従来技術のプローブカード
構造体およびその製法を示す。
外部電極に対向した位置に金属突起（バンプ）を有する
コンタクトシートを用いた方式のプローブ構造である。
代表例として、図９に第２の従来技術のプローブカード
構造体およびその製法を示す。
【０００９】フレキシブルな絶縁フィルム２９の片面に
所望の検査回路パターンと電極リード３０が形成されて
おり、この電極リード先端（半導体装置の外部電極に対
向した位置に）に金属突起物３１が形成されている。こ
の金属突起で半導体装置の外部端子電極２と接触を行う
構造である。
所望の検査回路パターンと電極リード３０が形成されて
おり、この電極リード先端（半導体装置の外部電極に対
向した位置に）に金属突起物３１が形成されている。こ
の金属突起で半導体装置の外部端子電極２と接触を行う
構造である。
【００１０】次に、第３の従来技術は、シリコンの棒状
単結晶を成長させたものにめっきを施した構造のプロー
ブピンを用いた方式のプローブ構造である。
単結晶を成長させたものにめっきを施した構造のプロー
ブピンを用いた方式のプローブ構造である。
【００１１】図１０に示すようにプローブピンの形成さ
れたコンタクター基板３２からの配線引き出しにフレキ
シブル基板３３を用い検査用基板へ接続する構造であ
る。
れたコンタクター基板３２からの配線引き出しにフレキ
シブル基板３３を用い検査用基板へ接続する構造であ
る。
【００１２】第１の従来技術では、金属針と遮蔽板で４
段に積層したプローブを構成しており、以下のような問
題点を有する。
段に積層したプローブを構成しており、以下のような問
題点を有する。
【００１３】（１）針と遮蔽板の加工、検査基板への組
立が非常に困難であり、コスト高になる。
立が非常に困難であり、コスト高になる。
【００１４】（２）４段に積層しても５０ミクロンピッ
チであり、更なる狭ピッチ化は金属針の剛性の問題で困
難である。
チであり、更なる狭ピッチ化は金属針の剛性の問題で困
難である。
【００１５】（３）針長さが長くなり抵抗が増大し、信
号遅延が大きく高周波対応が困難になる。
号遅延が大きく高周波対応が困難になる。
【００１６】また、第２の従来技術では、半導体装置の
外部電極との接触を金属突起で行う構造であり、金属突
起は、コンタクト時に半導体装置の回路面と接触しない
よう、ある一定高さ以上に保つ構造であるため、金属突
起のピッチは最少で６０μｍ程度であり、これ以下の狭
ピッチ対応が困難である。
外部電極との接触を金属突起で行う構造であり、金属突
起は、コンタクト時に半導体装置の回路面と接触しない
よう、ある一定高さ以上に保つ構造であるため、金属突
起のピッチは最少で６０μｍ程度であり、これ以下の狭
ピッチ対応が困難である。
【００１７】また、第３の従来技術では、第一にピン材
質がシリコンにめっきを施したものであるため、以下の
ような問題点がある。
質がシリコンにめっきを施したものであるため、以下の
ような問題点がある。
【００１８】（１）ピン自体の抵抗値の増大による高速
時の信号遅延が発生する。第二に半導体装置の外部電極
との接触をシリコンの棒状単結晶にめっきを施したピン
で行い、配線をフレキシブル基板及びコネクタを用いて
外部へ平面的に引き出す構造である。
時の信号遅延が発生する。第二に半導体装置の外部電極
との接触をシリコンの棒状単結晶にめっきを施したピン
で行い、配線をフレキシブル基板及びコネクタを用いて
外部へ平面的に引き出す構造である。
【００１９】（２）このため、配線長増加による抵抗増
大、配線長の違いによる高速時の信号遅延が発生する。
第三に検査基板の反り、半導体装置の外部端子電極高さ
ばらつきを吸収しかつ安定した接触を得るために押し込
みが必要であり、各々のばらつきが大きいとピンが破壊
しやすくなる。
大、配線長の違いによる高速時の信号遅延が発生する。
第三に検査基板の反り、半導体装置の外部端子電極高さ
ばらつきを吸収しかつ安定した接触を得るために押し込
みが必要であり、各々のばらつきが大きいとピンが破壊
しやすくなる。
【００２０】
【発明が解決しようとする課題】そこで、本発明は、上
記従来技術の問題点に鑑みて成されたものであり、その
目的とするところは、狭ピッチ化した半導体装置の検査
に適する半導体装置検査用プローブ構造とその製造方法
を提供することにある。
記従来技術の問題点に鑑みて成されたものであり、その
目的とするところは、狭ピッチ化した半導体装置の検査
に適する半導体装置検査用プローブ構造とその製造方法
を提供することにある。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、外部端子を構成する複数の第１の電極
を有する半導体装置と複数の第２の電極を有する検査用
基板との間の電気的接触を得るための半導体装置検査用
のプローブ構造において、上記複数の第１の電極に対応
した位置に形成された貫通スルーホールを有する第１の
基板と、上記貫通スルーホール内に固定された垂直形状
のプローブピンと、上記第１の電極のピッチを拡張する
ための再配線層と、裏面に第１の電極を引き出すための
貫通電極とを有する第２の基板と、上記貫通電極と上記
第２の電極との間に設置され、かつ垂直方向にのみ導電
性と弾性を有する接触子とを有する。
に、本発明では、外部端子を構成する複数の第１の電極
を有する半導体装置と複数の第２の電極を有する検査用
基板との間の電気的接触を得るための半導体装置検査用
のプローブ構造において、上記複数の第１の電極に対応
した位置に形成された貫通スルーホールを有する第１の
基板と、上記貫通スルーホール内に固定された垂直形状
のプローブピンと、上記第１の電極のピッチを拡張する
ための再配線層と、裏面に第１の電極を引き出すための
貫通電極とを有する第２の基板と、上記貫通電極と上記
第２の電極との間に設置され、かつ垂直方向にのみ導電
性と弾性を有する接触子とを有する。
【００２２】好ましくは、前記プロープピンは、ばね性
を有する金属材料で形成されている。
を有する金属材料で形成されている。
【００２３】また、前記接触子は、例えば、異方性の導
電シートである。
電シートである。
【００２４】前記第１及び第２の基板は、望ましくは、
シリコン基板である。
シリコン基板である。
【００２５】また、前記第１のシリコン基板は、前記プ
ローブピン間の絶縁を保つための絶縁層で覆われている
ことが好ましい。
ローブピン間の絶縁を保つための絶縁層で覆われている
ことが好ましい。
【００２６】前記プロープピンは、前記第１の電極と同
じ間隔で配置されている。
じ間隔で配置されている。
【００２７】ここで、前記再配線層と前記貫通電極は、
前記プローブピンを前記検査用基板に接続するための引
き出しパターンとして作用する。
前記プローブピンを前記検査用基板に接続するための引
き出しパターンとして作用する。
【００２８】この場合、前記第２の電極のピッチは、前
記第1の電極のピッチよりも広く拡張されており、前記
再配線層はこのピッチ拡張のために引き出されている。
記第1の電極のピッチよりも広く拡張されており、前記
再配線層はこのピッチ拡張のために引き出されている。
【００２９】また、前記プロープピンと前記貫通電極と
の位置は、再配線のために予め定められた距離だけオフ
セットしている。
の位置は、再配線のために予め定められた距離だけオフ
セットしている。
【００３０】前記接触子は、弾性を有する材料中に金属
細線を埋設することにより構成され、その先端部が弾性
を有する材料表面から突出していることが好ましい。
細線を埋設することにより構成され、その先端部が弾性
を有する材料表面から突出していることが好ましい。
【００３１】前記金属細線は、例えば、垂直形状であ
る。あるいは、前記金属細線は斜めに傾斜している形状
であっても良い。さらに、前記金属細線はＳ字形状であ
っても良い。
る。あるいは、前記金属細線は斜めに傾斜している形状
であっても良い。さらに、前記金属細線はＳ字形状であ
っても良い。
【００３２】また、前記接触子は、前記第２の電極の各
々に対向して配置されたばね性を有する金属細線により
弾性が得られる形状を有するように構成されている。
々に対向して配置されたばね性を有する金属細線により
弾性が得られる形状を有するように構成されている。
【００３３】この場合、前記金属細線は、弾性が得られ
る被覆材料を有する。
る被覆材料を有する。
【００３４】前記再配線層と前記貫通電極を有する部分
が多層であっても良い。
が多層であっても良い。
【００３５】また、本発明では、外部端子を構成する複
数の第１の電極を有する半導体装置と複数の第２の電極
を有する検査用基板との間の電気的接触を得るための半
導体装置検査用のプローブ構造の製造方法において、上
記複数の第１の電極に対応した位置に金属ピンを形成
し、第１の基板に対して、上記複数の第１の電極に対応
した位置に貫通スルーホールを形成し、上記貫通スルー
ホール内に上記金属ピンを位置決めして固定し、第２の
基板に対して、上記金属ピンから上記第２の電極に対応
する位置にわたって、上記第１の電極のピッチを拡張す
るための再配線層と、裏面に第１の電極を引き出すため
の貫通電極とを形成し、前記金属ピンが固定された第１
の基板と、上記再配線層及び上記貫通電極を有する第２
の基板とを積層するようにした。
数の第１の電極を有する半導体装置と複数の第２の電極
を有する検査用基板との間の電気的接触を得るための半
導体装置検査用のプローブ構造の製造方法において、上
記複数の第１の電極に対応した位置に金属ピンを形成
し、第１の基板に対して、上記複数の第１の電極に対応
した位置に貫通スルーホールを形成し、上記貫通スルー
ホール内に上記金属ピンを位置決めして固定し、第２の
基板に対して、上記金属ピンから上記第２の電極に対応
する位置にわたって、上記第１の電極のピッチを拡張す
るための再配線層と、裏面に第１の電極を引き出すため
の貫通電極とを形成し、前記金属ピンが固定された第１
の基板と、上記再配線層及び上記貫通電極を有する第２
の基板とを積層するようにした。
【００３６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３７】（第１の実施の形態）図１は、本発明によ
るプローブ構造の第１の実施形態を示す断面図、図２は
プローブを上面から見たときのプローブピンと配線引き
出しの１／４を示す平面図である。
るプローブ構造の第１の実施形態を示す断面図、図２は
プローブを上面から見たときのプローブピンと配線引き
出しの１／４を示す平面図である。
【００３８】図１に示すように、本発明の実施形態のプ
ローブ構造は、被検査物である半導体装置１の外部端子
電極２に接触する金属材料で形成されたプローブピン３
を有するシリコン基板Ａ６をベースとする部分と、電極
ピッチを拡張するための再配線層７と裏面に電極を引き
出すための貫通電極８を有するシリコン基板Ｂ１１をベ
ースとする構造体と、垂直方向にのみ導電性を有し弾性
を有する接触子１２である異方性導電シートで構成され
ている。
ローブ構造は、被検査物である半導体装置１の外部端子
電極２に接触する金属材料で形成されたプローブピン３
を有するシリコン基板Ａ６をベースとする部分と、電極
ピッチを拡張するための再配線層７と裏面に電極を引き
出すための貫通電極８を有するシリコン基板Ｂ１１をベ
ースとする構造体と、垂直方向にのみ導電性を有し弾性
を有する接触子１２である異方性導電シートで構成され
ている。
【００３９】プローブピン３は、ニッケル等のばね性を
有する金属材料を用いている。形状は、垂直あるいは多
少一方向に傾いており、被検査物である半導体装置１の
外部端子電極２と接触するときに、プローブピン３は座
屈変形を起こし、半導体装置１の厚さ、外部端子電極２
の厚さのばらつきを吸収することが可能である。
有する金属材料を用いている。形状は、垂直あるいは多
少一方向に傾いており、被検査物である半導体装置１の
外部端子電極２と接触するときに、プローブピン３は座
屈変形を起こし、半導体装置１の厚さ、外部端子電極２
の厚さのばらつきを吸収することが可能である。
【００４０】また、プローブピン３は、これと同じ位置
に貫通スルーホール（ＴＨ）４を有するシリコン基板Ａ
６の貫通スルーホール４に固定されている。絶縁層Ａ５
は、ピン間の絶縁を保つために形成されている。
に貫通スルーホール（ＴＨ）４を有するシリコン基板Ａ
６の貫通スルーホール４に固定されている。絶縁層Ａ５
は、ピン間の絶縁を保つために形成されている。
【００４１】プローブピン３は、半導体装置１の複数の
外部端子電極２と同じ間隔で複数個形成されている。再
配線層７と貫通電極８は、プローブピン３を検査用基板
９に接続するための引き出しパターンであり、ハードコ
ート層Ａ１０を有するシリコン基板Ｂ１１をドライエッ
チングして形成する。表裏の露出部にはめっきを施す。
外部端子電極２と同じ間隔で複数個形成されている。再
配線層７と貫通電極８は、プローブピン３を検査用基板
９に接続するための引き出しパターンであり、ハードコ
ート層Ａ１０を有するシリコン基板Ｂ１１をドライエッ
チングして形成する。表裏の露出部にはめっきを施す。
【００４２】例えば、検査基板１３の電極パッド１４の
ピッチが、半導体装置１の外部端子電極２のピッチより
も広く拡張している場合、そのピッチ拡張のために引き
出される配線パターンが再配線層７である。
ピッチが、半導体装置１の外部端子電極２のピッチより
も広く拡張している場合、そのピッチ拡張のために引き
出される配線パターンが再配線層７である。
【００４３】再配線層７の引き出し方法は、半導体装置
１の電極数、電極ピッチ、電極配置に依存する。絶縁層
Ｂ９は、配線間の絶縁と下層のシリコン基板Ｂ１１との
絶縁を保つために形成している。
１の電極数、電極ピッチ、電極配置に依存する。絶縁層
Ｂ９は、配線間の絶縁と下層のシリコン基板Ｂ１１との
絶縁を保つために形成している。
【００４４】貫通電極８の接触子Ａ１２側は、周囲のシ
リコン基板Ｂ１１よりも突出した形状である。異方性導
電シートは、シリコーンゴム中に垂直に金属細線を埋設
した形状であり、細線先端部がシリコーン表面より突出
した形状である。
リコン基板Ｂ１１よりも突出した形状である。異方性導
電シートは、シリコーンゴム中に垂直に金属細線を埋設
した形状であり、細線先端部がシリコーン表面より突出
した形状である。
【００４５】図２は、ピッチ拡張の一例であり、半導体
装置１の外部端子電極２が３０μｍピッチで周辺配置の
場合とした時の再配線方法を示している。
装置１の外部端子電極２が３０μｍピッチで周辺配置の
場合とした時の再配線方法を示している。
【００４６】プローブピン３の両側に再配線層７を３列
に引き出すと再配線後の貫通電極部分のピッチは、１８
０μｍピッチになる。この時、プローブピン３のピッチ
も３０μｍであり、高さは〜１０００μｍ、プローブピ
ン３の上面部面積はφ１５μｍ程度になる。
に引き出すと再配線後の貫通電極部分のピッチは、１８
０μｍピッチになる。この時、プローブピン３のピッチ
も３０μｍであり、高さは〜１０００μｍ、プローブピ
ン３の上面部面積はφ１５μｍ程度になる。
【００４７】その下面に配置する接触子Ａ１２の金属細
線は、材質がタングステン、ベリリウム銅等で線径がφ
３０μｍ以下で外周部分に金めっきが施されており、細
線ピッチがＸ，Ｙ方向とも３０〜５０μｍ程度であり、
シート厚は１ｍｍ以下である。
線は、材質がタングステン、ベリリウム銅等で線径がφ
３０μｍ以下で外周部分に金めっきが施されており、細
線ピッチがＸ，Ｙ方向とも３０〜５０μｍ程度であり、
シート厚は１ｍｍ以下である。
【００４８】なお、プローブピン３と貫通電極８の位置
が再配線のため、若干オフセットしているが、加圧力の
伝達には影響が無いレベルである。ピッチ拡張のため、
多層化してオフセット量が大きくなった場合は、接触子
Ａ１２と検査基板１３の接触を予めとるために、プロー
ブピン部分を露出させた状態で真空引きにより加圧して
おく方が好ましい。
が再配線のため、若干オフセットしているが、加圧力の
伝達には影響が無いレベルである。ピッチ拡張のため、
多層化してオフセット量が大きくなった場合は、接触子
Ａ１２と検査基板１３の接触を予めとるために、プロー
ブピン部分を露出させた状態で真空引きにより加圧して
おく方が好ましい。
【００４９】次に、図１及び図２に示す本発明の第１の
実施形態のプローブピンとピッチ拡張した再配線層７と
貫通電極８を有する部分の製造方法について図３及び図
４を参照して詳細に説明する。
実施形態のプローブピンとピッチ拡張した再配線層７と
貫通電極８を有する部分の製造方法について図３及び図
４を参照して詳細に説明する。
【００５０】まず、プローブピン３の製造方法について
図３を用いて説明する。
図３を用いて説明する。
【００５１】導電膜１６を形成した基板１７上に、ＰＭ
ＭＡ（ポリメチルアクリレート）を材質とするレジスト
１５を所望の厚さ（〜１０００μｍ程度まで可能）に形
成する（ステップ（ａ））。
ＭＡ（ポリメチルアクリレート）を材質とするレジスト
１５を所望の厚さ（〜１０００μｍ程度まで可能）に形
成する（ステップ（ａ））。
【００５２】この後、露光／現像／エッチングを行う
（ステップ（ｂ））。この工程の特徴は、露光光源をＸ
線とし、これに耐えるようＸ線吸収帯を有するマスクを
用いることである。Ｘ線を用いるため、高アスペクト比
（〜１００）が可能である。
（ステップ（ｂ））。この工程の特徴は、露光光源をＸ
線とし、これに耐えるようＸ線吸収帯を有するマスクを
用いることである。Ｘ線を用いるため、高アスペクト比
（〜１００）が可能である。
【００５３】この後、ニッケルを電鋳でめっきして積み
上げていく（ステップ（ｃ））。
上げていく（ステップ（ｃ））。
【００５４】その後、基板１７剥離、レジストを除去し
て、所望のピン形状を得ることができる（ステップ
（ｄ））。
て、所望のピン形状を得ることができる（ステップ
（ｄ））。
【００５５】一方、貫通スルーホールを有するシリコン
基板は、ハードコート層１９としてＳｉＯ2膜をＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｉｓｐｏｓｉｔｉｏ
ｎ）法により２μｍ程度形成し、貫通孔をＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｎｇ）法、レーザ法（Ｋ
ｒＦ、ＴＨＧ-ＹＡＧ等）、ＥＢ（ＥｌｅｃｔｒｏｎＢ
ｅａｍ）法等の加工技術により形成する（ステップ
（ｅ））。
基板は、ハードコート層１９としてＳｉＯ2膜をＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｉｓｐｏｓｉｔｉｏ
ｎ）法により２μｍ程度形成し、貫通孔をＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｎｇ）法、レーザ法（Ｋ
ｒＦ、ＴＨＧ-ＹＡＧ等）、ＥＢ（ＥｌｅｃｔｒｏｎＢ
ｅａｍ）法等の加工技術により形成する（ステップ
（ｅ））。
【００５６】次に、シリコン基板と貫通ビアとの絶縁性
を確保するため、貫通孔の側壁にＣＶＤ法による無機膜
を形成し、貫通孔側壁にバリアメタル層として、Ｔｉ／
Ｗ、Ｃｒ等を形成する（ステップ（ｆ））。
を確保するため、貫通孔の側壁にＣＶＤ法による無機膜
を形成し、貫通孔側壁にバリアメタル層として、Ｔｉ／
Ｗ、Ｃｒ等を形成する（ステップ（ｆ））。
【００５７】この後、貫通孔を電解あるいは無電解めっ
き法を用いて金めっきを形成する（ステップ（ｇ））。
き法を用いて金めっきを形成する（ステップ（ｇ））。
【００５８】上記の金属ピンとシリコン基板の貫通スル
ーホールの位置決めを行い、金属ピン先端が貫通スルー
ホール裏面から〜２０μｍ程度突出する状態まで金属ピ
ンをスルーホールに圧入する（ステップ（ｈ））。
ーホールの位置決めを行い、金属ピン先端が貫通スルー
ホール裏面から〜２０μｍ程度突出する状態まで金属ピ
ンをスルーホールに圧入する（ステップ（ｈ））。
【００５９】その後、金属ピンのベース部分をエッチン
グにより除去し、ピン高さを整えるため機械的研磨を行
う（ステップ（ｉ））。
グにより除去し、ピン高さを整えるため機械的研磨を行
う（ステップ（ｉ））。
【００６０】以上で金属性の狭ピッチプローブピンを有
する構造体が形成される。
する構造体が形成される。
【００６１】次に、ピッチ拡張を行うための再配線層と
貫通電極を有する構造体の製造方法について図４を用い
て説明する。
貫通電極を有する構造体の製造方法について図４を用い
て説明する。
【００６２】シリコン基板にハードコート層をＣＶＤ法
で形成し、これに前記記載の方法で貫通孔を形成する
（ステップ（ａ）〜（ｃ））。
で形成し、これに前記記載の方法で貫通孔を形成する
（ステップ（ａ）〜（ｃ））。
【００６３】次に貫通孔の側壁にＣＶＤ法による無機膜
を形成し、貫通孔側壁にバリアメタル層として、Ｔｉ／
Ｗ、Ｃｒ等を形成する（ステップ（ｄ））。
を形成し、貫通孔側壁にバリアメタル層として、Ｔｉ／
Ｗ、Ｃｒ等を形成する（ステップ（ｄ））。
【００６４】さらに、電解あるいは無電解めっき法、真
空吸引法、粉末金属をバインダーと調合し、圧力を加え
てスルーホールに押し込み高温焼結するパウダインジェ
クション法等を用いてＣｕ、Ａｕ、Ｗ、Ｍｏといった金
属で埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａ
ｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、上部に形
成される余分なＣｕ層を除去、平坦化する（ステップ
（ｅ）〜（ｇ））。
空吸引法、粉末金属をバインダーと調合し、圧力を加え
てスルーホールに押し込み高温焼結するパウダインジェ
クション法等を用いてＣｕ、Ａｕ、Ｗ、Ｍｏといった金
属で埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａ
ｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、上部に形
成される余分なＣｕ層を除去、平坦化する（ステップ
（ｅ）〜（ｇ））。
【００６５】また、裏面も同様に選択エッチングするこ
とにより、貫通電極面をシリコン基板から突出させる。
表裏の金属露出面には金めっきを施す（ステップ
（ｈ））。
とにより、貫通電極面をシリコン基板から突出させる。
表裏の金属露出面には金めっきを施す（ステップ
（ｈ））。
【００６６】このような工程で製造した再配線層と貫通
電極を有する構造体を前記の金属性のプローブを有する
構造体と積層張り合わせることにより、製造工程が完了
する（ステップ（ｉ））。
電極を有する構造体を前記の金属性のプローブを有する
構造体と積層張り合わせることにより、製造工程が完了
する（ステップ（ｉ））。
【００６７】（他の実施の形態）図５及び図６は、第１
の実施の形態の接触子Ａ１２の変形例であり、図５は、
第２の実施の形態を示し、接触子Ｂ２３である異方導電
シートの金属細線が斜めに傾斜している。
の実施の形態の接触子Ａ１２の変形例であり、図５は、
第２の実施の形態を示し、接触子Ｂ２３である異方導電
シートの金属細線が斜めに傾斜している。
【００６８】図６は、第３の実施の形態を示し、電極と
接触子が１：１で対応し、接触子Ｃ２４である金ワイヤ
ーにばね性のめっきを施した構造である。この場合、ワ
イヤー形状はＳ字が好ましい。
接触子が１：１で対応し、接触子Ｃ２４である金ワイヤ
ーにばね性のめっきを施した構造である。この場合、ワ
イヤー形状はＳ字が好ましい。
【００６９】このように、検査基板上に配置するもの
は、これらの２例以外にも種々の構造が考えられる。ば
ね性を有する構造であれば、いかなる構造であっても良
い。
は、これらの２例以外にも種々の構造が考えられる。ば
ね性を有する構造であれば、いかなる構造であっても良
い。
【００７０】図７は、本発明の第４の実施の形態であ
る。
る。
【００７１】再配線層７と貫通電極８を有する部分を多
層化する構造である。つまり、第二の再配線層２５と第
二の貫通電極２６とを有する。これにより、検査基板１
３の電極ピッチを更に拡張することができる。
層化する構造である。つまり、第二の再配線層２５と第
二の貫通電極２６とを有する。これにより、検査基板１
３の電極ピッチを更に拡張することができる。
【００７２】
【発明の効果】本発明によれば、ばね性を有する金属の
プローブピンとピッチ拡張のための再配線層と裏面引き
出し用貫通電極を併せ持つ構造体をプローブとして用い
ることにより、ピン自体の抵抗値低減と配線引き出しに
よる抵抗増大を最少限に押さえることができ、高速テス
トが可能になる。
プローブピンとピッチ拡張のための再配線層と裏面引き
出し用貫通電極を併せ持つ構造体をプローブとして用い
ることにより、ピン自体の抵抗値低減と配線引き出しに
よる抵抗増大を最少限に押さえることができ、高速テス
トが可能になる。
【００７３】さらに、異方導電シートと組み合わせるこ
とにより、半導体装置の厚さ、外部電極の厚さ、検査基
板の反り、装置全体の傾き等を吸収性が良くなり、安定
した確実な接触を得ることできる。
とにより、半導体装置の厚さ、外部電極の厚さ、検査基
板の反り、装置全体の傾き等を吸収性が良くなり、安定
した確実な接触を得ることできる。
【図１】本発明の第１の実施の形態を示す図である。
【図２】本発明の第１の実施の形態の平面図である。
【図３】本発明の第１の実施の形態の製造フロー示す図
である。
である。
【図４】本発明の第１の実施の形態の製造フローを示す
図である。
図である。
【図５】本発明の第２の実施の形態を示す図である。
【図６】本発明の第３の実施の形態を示す図である。
【図７】本発明の第４の実施の形態を示す図である。
【図８】第１の従来技術を示す図である。
【図９】第２の従来技術を示す図である。
【図１０】第３の従来技術を示す図である。
１ 半導体装置 ２ 外部端子電極 ３ プローブピン ４ 貫通スルーホール ５ 絶縁膜Ａ ６ シリコン基板Ａ ７ 再配線層 ８ 貫通電極 ９ 絶縁層Ｂ １０ ハードコート層Ａ １１ シリコン基板Ｂ １２ 接触子Ａ １３ 検査基板 １４ 検査基板電極 １５ レジスト １６ 導電膜 １７ 基板 １８ めっき １９ ハードコート層Ｂ ２０ シリコン基板Ｃ ２１ 絶縁膜Ｃ ２２ 貫通孔めっき ２３ 接触子Ｂ ２４ 接触子Ｃ ２５ 第二の再配線層 ２６ 第二の貫通電極 ２７ 遮蔽板 ２８ プローブ針 ２９ 絶縁フィルム ３０ 電極リード ３１ 金属突起 ３２ コンタクター基板 ３３ フレキシブル基板
フロントページの続き Ｆターム(参考） 2G003 AA10 AG03 AG07 AH04 2G011 AA02 AA16 AA21 AB01 AB06 AB08 AE01 AE03 2G014 AA13 AB59 AC10 4M106 AA02 AA04 BA01 CA01 DD03 DD09 DD10
Claims (17)
- 【請求項１】 外部端子を構成する複数の第１の電極を
有する半導体装置と複数の第２の電極を有する検査用基
板との間の電気的接触を得るための半導体装置検査用の
プローブ構造において、 上記複数の第１の電極に対応した位置に形成された貫通
スルーホールを有する第１の基板と、 上記貫通スルーホール内に固定された垂直形状のプロー
ブピンと、 上記第１の電極のピッチを拡張するための再配線層と、
裏面に第１の電極を引き出すための貫通電極とを有する
第２の基板と、 上記貫通電極と上記第２の電極との間に設置され、かつ
垂直方向にのみ導電性と弾性を有する接触子とを有する
ことを特徴とする半導体装置検査用プローブ構造。 - 【請求項２】 前記プロープピンは、ばね性を有する金
属材料で形成されていることを特徴とする請求項１の半
導体装置検査用プローブ構造。 - 【請求項３】 前記接触子は、異方性の導電シートであ
ることを特徴とする請求項１の半導体装置検査用プロー
ブ構造。 - 【請求項４】 前記第１及び第２の基板は、シリコン基
板であることを特徴とする請求項１の半導体装置検査用
プローブ構造。 - 【請求項５】 前記第１のシリコン基板は、前記プロー
ブピン間の絶縁を保つための絶縁層で覆われていること
を特徴とする請求項４の半導体装置検査用プローブ構
造。 - 【請求項６】 前記プロープピンは、前記第１の電極と
同じ間隔で配置されていることを特徴とする請求項１の
半導体装置検査用プローブ構造。 - 【請求項７】 前記再配線層と前記貫通電極は、前記プ
ローブピンを前記検査用基板に接続するための引き出し
パターンとして作用することを特徴とする請求項１の半
導体装置検査用プローブ構造。 - 【請求項８】 前記第２の電極のピッチは、前記第1の
電極のピッチよりも広く拡張されており、前記再配線層
はこのピッチ拡張のために引き出されていることを特徴
とする請求項７の半導体装置検査用プローブ構造。 - 【請求項９】 前記プロープピンと前記貫通電極との位
置は、再配線のために予め定められた距離だけオフセッ
トしていることを特徴とする請求項１の半導体装置検査
用プローブ構造。 - 【請求項１０】 前記接触子は、弾性を有する材料中に
金属細線を埋設することにより構成され、その先端部が
弾性を有する材料表面から突出していることを特徴とす
る請求項１の半導体装置検査用プローブ構造。 - 【請求項１１】 前記金属細線が、垂直形状であること
を特徴とする請求項１０の半導体装置検査用プローブ構
造。 - 【請求項１２】 前記金属細線が、斜めに傾斜している
形状であることを特徴とする請求項１０の半導体装置検
査用プローブ構造。 - 【請求項１３】 前記金属細線が、Ｓ字形状であること
を特徴とする請求項１０の半導体装置検査用プローブ構
造。 - 【請求項１４】 前記接触子が、前記第２の電極の各々
に対向して配置されたばね性を有する金属細線により弾
性が得られる形状を有するように構成されていることを
特徴する請求項１の半導体装置検査用プローブ構造。 - 【請求項１５】 前記金属細線は、弾性が得られる被覆
材料を有することを特徴する請求項１４の半導体装置検
査用プローブ構造。 - 【請求項１６】 前記再配線層と前記貫通電極を有する
部分が多層であることを特徴とする請求項１の半導体装
置検査用プローブ構造。 - 【請求項１７】 外部端子を構成する複数の第１の電極
を有する半導体装置と複数の第２の電極を有する検査用
基板との間の電気的接触を得るための半導体装置検査用
のプローブ構造の製造方法において、 上記複数の第１の電極に対応した位置に金属ピンを形成
し、 第１の基板に対して、上記複数の第１の電極に対応した
位置に貫通スルーホールを形成し、 上記貫通スルーホール内に上記金属ピンを位置決めして
固定し、 第２の基板に対して、上記金属ピンから上記第２の電極
に対応する位置にわたって、上記第１の電極のピッチを
拡張するための再配線層と、裏面に第１の電極を引き出
すための貫通電極とを形成し、 前記金属ピンが固定された第１の基板と、上記再配線層
及び上記貫通電極を有する第２の基板とを積層すること
を特徴とする半導体装置検査用プローブ構造の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001061926A JP2002257898A (ja) | 2001-03-06 | 2001-03-06 | 半導体装置検査用プローブ構造とその製造方法 |
| US10/090,957 US6667627B2 (en) | 2001-03-06 | 2002-03-05 | Probe for inspecting semiconductor device and method of manufacturing the same |
| TW091104069A TW533530B (en) | 2001-03-06 | 2002-03-05 | Probe for inspecting semiconductor device and method of manufacturing the same |
| KR10-2002-0011792A KR100455499B1 (ko) | 2001-03-06 | 2002-03-06 | 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001061926A JP2002257898A (ja) | 2001-03-06 | 2001-03-06 | 半導体装置検査用プローブ構造とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002257898A true JP2002257898A (ja) | 2002-09-11 |
Family
ID=18921140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001061926A Pending JP2002257898A (ja) | 2001-03-06 | 2001-03-06 | 半導体装置検査用プローブ構造とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6667627B2 (ja) |
| JP (1) | JP2002257898A (ja) |
| KR (1) | KR100455499B1 (ja) |
| TW (1) | TW533530B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006507506A (ja) * | 2002-11-25 | 2006-03-02 | フォームファクター，インコーポレイテッド | プローブアレイとその製造方法 |
| WO2007074765A1 (ja) * | 2005-12-28 | 2007-07-05 | Nhk Spring Co., Ltd. | プローブカード |
| WO2009113486A1 (ja) | 2008-03-14 | 2009-09-17 | 富士フイルム株式会社 | プローブカード |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278738B2 (en) * | 2005-02-17 | 2012-10-02 | Sharp Kabushiki Kaisha | Method of producing semiconductor device and semiconductor device |
| US20080106292A1 (en) * | 2006-11-02 | 2008-05-08 | Corad Technology, Inc. | Probe card having cantilever probes |
| KR100896916B1 (ko) * | 2007-08-17 | 2009-05-12 | 우리마이크론(주) | 프로브카드용 니들 밴딩장치 |
| WO2009041637A1 (ja) * | 2007-09-28 | 2009-04-02 | Nec Corporation | 半導体検査装置及び検査方法ならびに被検査半導体装置 |
| WO2010038433A1 (ja) * | 2008-09-30 | 2010-04-08 | ローム株式会社 | プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法 |
| CN208522114U (zh) * | 2017-04-24 | 2019-02-19 | 连展科技（深圳）有限公司 | 板对板电连接器之微机电（mems）端子结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287484A (ja) * | 1988-05-16 | 1989-11-20 | Hitachi Ltd | プローブヘッド及びその製造方法とそれを用いた半導体ｌｓｉ検査装置 |
| JPH044580A (ja) * | 1990-04-19 | 1992-01-09 | Fujitsu Ltd | Ｉｃソケット |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160779A (en) * | 1989-11-30 | 1992-11-03 | Hoya Corporation | Microprobe provided circuit substrate and method for producing the same |
| US6499216B1 (en) * | 1994-07-07 | 2002-12-31 | Tessera, Inc. | Methods and structures for electronic probing arrays |
| US5838005A (en) * | 1995-05-11 | 1998-11-17 | The Regents Of The University Of California | Use of focused ion and electron beams for fabricating a sensor on a probe tip used for scanning multiprobe microscopy and the like |
| US6414501B2 (en) * | 1998-10-01 | 2002-07-02 | Amst Co., Ltd. | Micro cantilever style contact pin structure for wafer probing |
| JP2000258495A (ja) * | 1999-03-12 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体デバイス試験装置 |
-
2001
- 2001-03-06 JP JP2001061926A patent/JP2002257898A/ja active Pending
-
2002
- 2002-03-05 US US10/090,957 patent/US6667627B2/en not_active Expired - Fee Related
- 2002-03-05 TW TW091104069A patent/TW533530B/zh not_active IP Right Cessation
- 2002-03-06 KR KR10-2002-0011792A patent/KR100455499B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287484A (ja) * | 1988-05-16 | 1989-11-20 | Hitachi Ltd | プローブヘッド及びその製造方法とそれを用いた半導体ｌｓｉ検査装置 |
| JPH044580A (ja) * | 1990-04-19 | 1992-01-09 | Fujitsu Ltd | Ｉｃソケット |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006507506A (ja) * | 2002-11-25 | 2006-03-02 | フォームファクター，インコーポレイテッド | プローブアレイとその製造方法 |
| WO2007074765A1 (ja) * | 2005-12-28 | 2007-07-05 | Nhk Spring Co., Ltd. | プローブカード |
| WO2009113486A1 (ja) | 2008-03-14 | 2009-09-17 | 富士フイルム株式会社 | プローブカード |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020071753A (ko) | 2002-09-13 |
| US20020125901A1 (en) | 2002-09-12 |
| TW533530B (en) | 2003-05-21 |
| US6667627B2 (en) | 2003-12-23 |
| KR100455499B1 (ko) | 2004-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188232B1 (en) | Temporary package, system, and method for testing semiconductor dice and chip scale packages | |
| US6400169B1 (en) | Test socket with interposer for testing semiconductor components having contact balls | |
| US6314641B1 (en) | Interconnect for testing semiconductor components and method of fabrication | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
| US7332922B2 (en) | Method for fabricating a structure for making contact with a device | |
| US20040178491A1 (en) | Method for fabricating semiconductor components by forming conductive members using solder | |
| US7217139B2 (en) | Interconnect assembly for a probe card | |
| KR20010021185A (ko) | 마이크로 제조 공정에 의해 형성된 콘택 구조물 | |
| US7724008B2 (en) | Methods and apparatus for planar extension of electrical conductors beyond the edges of a substrate | |
| US7888953B2 (en) | Probe card | |
| JP2006222309A (ja) | インターポーザ、プローブカードおよびインターポーザの製造方法 | |
| KR101051136B1 (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
| US9052341B2 (en) | Probe card and manufacturing method thereof | |
| CA1238959A (en) | Area-bonding tape | |
| JP2002257898A (ja) | 半導体装置検査用プローブ構造とその製造方法 | |
| US6819127B1 (en) | Method for testing semiconductor components using interposer | |
| JP4750080B2 (ja) | 配線基板 | |
| JP5379065B2 (ja) | プローブカード及びその製造方法 | |
| JP2002139540A (ja) | プローブ構造体とその製造方法 | |
| JP3379699B2 (ja) | プローバの製造方法 | |
| JP2004317162A (ja) | プローブカード、プローブピン及びその製造方法 | |
| JP2003121469A (ja) | プローブの製造方法及びプローブカードの製造方法 | |
| JP2003121470A (ja) | プローブの製造方法及びプローブ | |
| JP2003344451A (ja) | プローブカード、プローブカード製造方法、及び接触子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050506 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100526 |