JP2003344451A - プローブカード、プローブカード製造方法、及び接触子 - Google Patents

プローブカード、プローブカード製造方法、及び接触子

Info

Publication number
JP2003344451A
JP2003344451A JP2002157258A JP2002157258A JP2003344451A JP 2003344451 A JP2003344451 A JP 2003344451A JP 2002157258 A JP2002157258 A JP 2002157258A JP 2002157258 A JP2002157258 A JP 2002157258A JP 2003344451 A JP2003344451 A JP 2003344451A
Authority
JP
Japan
Prior art keywords
probe card
wiring
forming step
probe
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002157258A
Other languages
English (en)
Inventor
Hidenori Kitatsume
秀憲 北爪
Koichi Wada
晃一 和田
Wataru Narasaki
亘 奈良崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2002157258A priority Critical patent/JP2003344451A/ja
Priority to US10/447,783 priority patent/US20030224627A1/en
Publication of JP2003344451A publication Critical patent/JP2003344451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/20—Connectors or connections adapted for particular applications for testing or measuring purposes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 微小かつ高精度なプローブピンを備えるプロ
ーブカードを提供する。 【解決手段】 電子デバイスと電気的に接続されるプロ
ーブカードであって、電子デバイスと電気的に接続され
るプローブピンと、プローブピンと電気的に接続される
配線を有する配線基板とを備え、プローブピンは、当該
配線と電気的に接続される第1端部と、配線基板から離
れる方向に第1端部から延伸して、配線基板と対向して
形成され、電子デバイスと電気的に接続される接触部
と、接触部から延伸して形成され、当該配線と電気的に
接続される第２端部と、配線基板と接触部とに挟まれる
領域に形成された空洞部とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プローブカード、
プローブカード製造方法、及び接触子に関する。特に本
発明は、電子デバイスと電気的に接続されるプローブカ
ードに関する。
【０００２】
【従来の技術】近年、ＩＣの電極の狭ピッチ化に伴い、
ＩＣを試験する試験装置が備えるプローブピンに対して
も、微小化及び高精度化要求が高まっている。従来の微
小プローブピンとしては、タングステンプローブピンや
メンブレン方式のプローブピンが知られている。
【０００３】
【発明が解決しようとする課題】しかし、タングステン
プローブは加工が非容易であるという問題があり、メン
ブレン方式のプローブピンは、被検査体との接触により
変形しやすいという問題があった。そのため、微小かつ
高精度なプローブピンを有するプローブカードを提供す
るのは困難であった。
【０００４】そこで本発明は、上記の課題を解決するこ
とのできるプローブカード、プローブカード製造方法、
及び接触子を提供することを目的とする。この目的は特
許請求の範囲における独立項に記載の特徴の組み合わせ
により達成される。また従属項は本発明の更なる有利な
具体例を規定する。
【０００５】
【課題を解決するための手段】即ち、本発明の第１の形
態によると、電子デバイスと電気的に接続されるプロー
ブカードであって、電子デバイスと電気的に接続される
プローブピンと、プローブピンと電気的に接続される配
線を有する配線基板とを備え、プローブピンは、配線と
電気的に接続される第1端部と、配線基板から離れる方
向に第1端部から延伸して、配線基板と対向して形成さ
れ、電子デバイスと電気的に接続される接触部と、接触
部から延伸して形成され、配線と電気的に接続される第
２端部と、配線基板と接触部とに挟まれる領域に形成さ
れた空洞部とを有する。
【０００６】プローブピンは、第１端部、接触部、及び
第２端部を含む、一体に形成された導電層と、導電層の
配線基板と対向する面の裏面を略覆う弾性導電層とを有
してよい。導電層は金属層であって、弾性伝導層は、金
属ガラス層であってよい。
【０００７】本発明の第２の形態によると、電子デバイ
スと電気的に接続されるプローブピンと、プローブピン
と電気的に接続される配線を有する配線基板とを備える
プローブカードを製造するプローブカード製造方法であ
って、プローブピンが形成される形成基板の表面に窪部
を形成する窪部形成工程と、窪部と、形成基板の表面に
おける窪部の近傍とに導電層を形成する導電層形成工程
と、形成基板の表面に形成された導電層と、配線とを接
合する接合工程と、形成基板を除去する除去工程とを備
える。
【０００８】また、窪部に弾性導電層を形成する弾性導
電層形成工程を更に備え、導電層形成工程は、弾性導電
層上に導電層を形成してよい。窪部形成工程は、複数の
窪部を形成し、導電層形成工程は、それぞれが複数の窪
部のそれぞれに対応し、互いに分離された複数の導電層
を形成してよい。
【０００９】本発明の第３の形態によると、配線を有す
る配線基板と、導電体とを電気的に接続する接触子であ
って、配線と電気的に接続される第1端部と、配線基板
から離れる方向に第1端部から延伸して、配線基板と対
向して形成され、導電体と電気的に接続される接触部
と、接触部から延伸して形成され、配線と電気的に接続
される第２端部と、配線基板と接触部とに挟まれる領域
に形成された空洞部と、を備える。
【００１０】本発明の第４の形態によると、電子デバイ
スと電気的に接続されるプローブピンを備えたプローブ
カードであって、プローブピンは、電子デバイスと電気
的に接続される接触部と、接触部と電子デバイスとが接
触する方向に弾性を有し、接触部を保持する、シリコン
で形成された弾性部とを有する。
【００１１】また、プローブピンと電気的に接続される
配線を有する配線基板を更に備え、弾性部は、一端及
び、当該一端に対し配線基板から離れる方向にある他端
を有し、プローブピンは、弾性部の当該一端から配線基
板と略平行に延伸し配線基板に接続される取付部と、弾
性部の当該他端から配線基板と略平行に、取付部と反対
の方向に延伸し、配線基板と対向する面の裏面に接触部
を保持する押圧部とを更に有してよい。
【００１２】取付部は配線基板と略平行な板状体であっ
て、配線基板と対向する面から当該面の裏面に貫通して
設けられた貫通孔を含み、プローブピンは、貫通孔に設
けられ、配線基板が有する配線と電気的に接続された貫
通配線と、押圧部から取付部に渡って設けられ、接触部
と貫通配線とを電気的に接続する接続配線とを更に有し
てよい。また、プローブカードは、複数のプローブピン
を有してよい。
【００１３】本発明の第５の形態によると、電子デバイ
スと電気的に接続されるプローブピンを備えたプローブ
カードであって、プローブピンは、電子デバイスと電気
的に接続される複数の接触部と、接触部と電子デバイス
とが接触する方向に弾性を有し、複数の接触部を保持す
る弾性部とを有する。
【００１４】本発明の第６の形態によると、電子デバイ
スと電気的に接続する接触部と、接触部と電子デバイス
とが接触する方向に弾性を有し、接触部を保持する弾性
部とを有するプローブピンを備えるプローブカードを製
造するプローブカード製造方法であって、基板表面及び
基板裏面を有するシリコン基板を準備する準備工程と、
シリコン基板を基板表面からエッチングすることによ
り、基板表面に表面窪部を形成する表面エッチング工程
と、シリコン基板を基板裏面からエッチングすることに
より、基板裏面に裏面窪部を形成し、表面窪部の側面
と、裏面窪部の側面とに挟まれた弾性部を形成する裏面
エッチング工程と、基板裏面における表面窪部の底面に
対応する部分に、接触部を形成する接触部形成工程とを
備える。この場合、表面エッチング工程及び裏面エッチ
ング工程を同時に行ってよい。
【００１５】また、プローブカードは、プローブピンと
電気的に接続される配線を有する配線基板を更に備え、
プローブカード製造方法は、裏面窪部の底面から基板表
面に貫通する貫通孔を形成する貫通孔形成工程と、貫通
孔に貫通配線を形成する貫通配線形成工程と、基板裏面
における表面窪部の底面に対応する部分から裏面窪部の
底面に渡り、接触部と貫通配線とを電気的に接続する接
続配線を形成する接続配線形成工程と、貫通配線と、配
線基板が有する配線とを電気的に接続する接続工程とを
更に備えてよい。接触部形成工程は、複数の接触部を形
成してよい。
【００１６】本発明の第７の形態によると、電子デバイ
スと電気的に接続されるプローブピンを備えるプローブ
カードを製造するプローブカード製造方法であって、プ
ローブピンが形成される形成基板の表面に窪部を形成す
る窪部形成工程と、形成基板の表面における窪部の近傍
から窪部の底面に渡って導電層を形成する導電層形成工
程と、形成基板を裏面からエッチングして、窪部の底面
に形成された導電層を露出させる除去工程とを備える。
導電層形成工程は、互いに分離された複数の導電層を形
成してよい。また、プローブカードは、プローブピンと
電気的に接続される配線を有する配線基板を更に備え、
プローブカード製造方法は、窪部の近傍に形成された導
電層と、配線とを接合する接合工程を更に備えてよい。
【００１７】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【００１８】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【００１９】図１は、本発明の第１の実施形態に係るプ
ローブカード製造方法の一例を示す。本実施形態のプロ
ーブカード製造方法は、電子デバイスと電気的に接続さ
れるプローブカードを製造する。当該プローブカード製
造方法は、電子デバイスと電気的に接続されるプローブ
ピンと、プローブピンと電気的に接続される配線を有す
る配線基板とを備えるプローブカードを製造する。当該
プローブカード製造方法は、窪部形成工程、弾性導電層
形成工程、導電層形成工程、接合工程、及び除去工程を
備える。
【００２０】図１（ａ）、（ｂ）は、窪部形成工程を説
明する図である。窪部形成工程は、プローブピンが形成
される形成基板１１０の表面に窪部を形成する。本実施
形態において、窪部形成工程は、複数の窪部を形成す
る。窪部形成工程は、形成基板１１０の表面における予
め定められたエッチング領域１１６をエッチングするこ
とにより、複数の窪部を形成する。本実施形態におい
て、窪部形成工程は、エッチングマスク形成工程及びエ
ッチング工程を有する。
【００２１】図１（ａ）は、エッチングマスク形成工程
における形成基板１１０の断面図である。エッチングマ
スク形成工程は、形成基板１１０の表面における、エッ
チング領域１１６以外の部分をマスクするエッチングマ
スク１１８を形成する。エッチングマスク形成工程は、
フォトリソグラフィー技術によりエッチングマスク１１
８を形成してよい。本実施形態において、エッチングマ
スク形成工程は、シリコン基板である形成基板１１０の
表面に、エッチングマスク１１８を形成する。エッチン
グマスク形成工程は、エッチングマスク１１８としてシ
リコン酸化膜（ＳｉＯｘ酸化膜）を形成する。エッチン
グマスク形成工程は、形成基板１１０の表面を熱酸化す
ることによりシリコン酸化膜を形成してよい。エッチン
グマスク形成工程は、当該表面の全体に形成されたシリ
コン酸化膜から、フォトリソグラフィー技術により、エ
ッチング領域１１６に対応する部分を除去する。エッチ
ングマスク形成工程は、形成基板１１０の裏面の全体に
も、シリコン酸化膜を形成するのが好ましい。また、形
成基板１１０の表面の面方位は、［１００］面であるの
が好ましい。
【００２２】エッチング工程は、エッチングマスク１１
８をマスクとして、エッチング領域１１６をエッチング
する。エッチング工程は、エッチング領域１１６を異方
性エッチングによりエッチングするのが好ましい。本実
施形態において、エッチング工程は、ＫＯＨエッチング
液によりエッチングを行う。別の実施例において、エッ
チング工程は、等方性エッチングによりエッチングを行
ってもよい。エッチング工程は、エッチング領域１１６
を深さ方向に４０μｍ程度エッチングする。エッチング
工程は、形成基板１１０の表面と略平行な底面部を有す
る窪部を形成するのが好ましい。本実施形態において、
エッチング工程で形成される窪部は、エッチング領域１
１６より小さな面積の底面部、及び当該底面部と形成基
板１１０の表面とを接続する側面部を有する。
【００２３】図1（ｂ）は、エッチングマスク形成工程
における形成基板１１０の上面図である。本実施形態に
おいて、エッチングマスク形成工程は、複数のエッチン
グ領域１１６以外の部分をマスクするエッチングマスク
１１８を形成する。複数のエッチング領域１１６のそれ
ぞれは、６０μｍ程度四方の正方形形状を有する。尚、
図１（ａ）は、図１（ｂ）の一点鎖線Ａ−ａにおける断
面図である。
【００２４】図1（ｃ）は、弾性導電層形成工程を説明
する図である。弾性導電層形成工程は、窪部１１２に弾
性導電層を形成する。本実施形態において、弾性導電層
形成工程は、弾性導電層として、金属ガラス層１０８を
形成する。弾性導電層形成工程は、金属ガラス層１０８
として、例えば、ＰｂＣｕＳｉ層を形成してよい。本実
施形態において、弾性導電層形成工程は、それぞれが複
数の窪部のそれぞれに対応し、互いに分離された複数の
金属ガラス層１０８を形成する。弾性導電層形成工程
は、弾性導電層マスク形成工程、及び層形成工程を有す
る。弾性導電層マスク形成工程は、形成基板１１０の表
面における、予め定められた層形成領域以外の部分をマ
スクする層形成マスク１１４を形成する。本実施形態に
おいて、層形成領域は、窪部１１２、及び形成基板１１
０の表面における窪部１１２の近傍領域を含む。層形成
マスク１１４は、レジスト膜であってよい。
【００２５】層形成工程は、層形成マスク１１４をマス
クとして、層形成領域に金属ガラス層１０８を形成す
る。本実施形態において、層形成工程は、スパッタリン
グにより金属ガラス層１０８を形成する。層形成工程
は、５μｍ程度の厚さを有する金属ガラス層１０８を形
成する。層形成工程は、金属ガラス層１０８を形成した
後、層形成マスク１１４を除去する。
【００２６】図1（ｄ）は、導電層形成工程を説明する
図である。導電層形成工程は、金属ガラス層１０８上に
導電層を形成する。導電層形成工程は、窪部１１２と、
形成基板１１０の表面における窪部１１２の近傍とに導
電層を形成してよい。本実施形態において、導電層形成
工程は、導電層として、金属層１０６を形成する。導電
層形成工程は、金属層１０６として金（Ａｕ）層を形成
してよい。また、本実施形態において、導電層形成工程
は、それぞれが複数の窪部のそれぞれに対応し、互いに
分離された複数の導電層を形成する。
【００２７】導電層形成工程は、全面金属層形成工程、
メッキマスク形成工程、メッキ工程、及び全面金属層除
去工程を有する。全面金属層形成工程は、窪部１１２、
及び形成基板１１０の表面の全体に、メッキ工程におい
て電極として用いる全面金属層（図示せず）を形成す
る。全面金属層形成工程は、例えばスパッタリングによ
り０．１〜０．３μｍ程度の厚さを有する全面金属層を
形成する。
【００２８】メッキマスク形成工程は、全面金属層上に
おいて、予め定められたメッキ領域以外の領域をマスク
するメッキマスクを形成する。メッキマスク形成工程
は、レジスト膜によりメッキマスクを形成してよい。メ
ッキ領域は、金属層１０６を形成する領域である。メッ
キ領域は、弾性導電層形成工程における層形成領域と略
同じ領域であってよい。メッキ領域は、金属ガラス層１
０８が形成された領域と略同じであってよい。
【００２９】メッキ工程は、メッキ領域に金属層１０６
をメッキにより形成する。本実施形態において、メッキ
工程はメッキマスクをマスクとして、電解メッキを行
う。メッキ工程は、全面金属層を電極として電解メッキ
を行ってよい。本実施形態において、メッキ工程は、金
（Ａｕ）メッキにより、２μｍ程度の厚さを有する金属
層１０６を形成する。メッキ工程は、金メッキを行った
後、メッキマスクを除去する。
【００３０】全面金属層除去工程は、全面金属層の一部
を除去する。本実施形態において、全面金属層除去工程
は、全面金属層のうち、メッキマスクに対応する部分を
除去する。全面金属層除去工程は、例えばイオンミリン
グにより当該部分を除去してよい。
【００３１】別の実施例において、導電層形成工程は、
スパッタリングにより導電層を形成してもよい。この場
合、導電層形成工程は、弾性導電層形成工程における層
形成マスク１１４をマスクとして導電層を形成してよ
い。
【００３２】図1（ｅ）は、接合工程を説明する図であ
る。接合工程は、形成基板１１０の表面に形成された金
属層１０６と、配線基板１０２が有する配線１０４とを
接合する。接合工程は、金属層１０６と、配線１０４と
の熱圧着により当該接合を行ってよい。
【００３３】図１（ｆ）は、除去工程を説明する図であ
る。除去工程は、形成基板１１０を除去する。除去工程
は、例えばＩＣＰエッチングにより形成基板１１０を除
去してよい。除去工程は、形成基板１１０を除去するこ
とによりプローブカード１００を形成する。本実施形態
において、プローブカード１００が備えるプローブピン
１３２は、第１端部１２２、接触部１２０、及び第２端
部１２４を有する。本実施形態において、プローブピン
１３２は、配線基板１０２と接触部１２０とに挟まれる
領域に形成された空洞部１１８を更に有する。
【００３４】第1端部１２２は、配線１０４と電気的に
接続される。接触部１２０は、配線基板１０２から離れ
る方向に第1端部１２２から延伸して、配線基板１０２
と対向して形成され、電子デバイスと電気的に接続され
る。第２端部は、接触部１２０から延伸して形成され、
配線１０４と電気的に接続される。また、空洞部１１８
は、配線１０４と接触部１２０とに挟まれる領域に形成
されてよい。
【００３５】本実施形態において、プローブピン１３２
は、金属層１０６及び金属ガラス層１０８を有する。金
属層１０６は、第１端部１２２、接触部１２０、及び第
２端部１２４を含む、一体に形成された導電層である。
金属ガラス層１０８は、金属層１０６の配線基板１０２
と対向する面の裏面を略覆う弾性導電層である。
【００３６】図１（ｇ）は、本実施形態のプローブカー
ド１００の上面図である。本実施形態において、プロー
ブピン１３２は、第１端部１２２、及び第２端部１２４
において、配線１０４と電気的に接続する。本実施形態
において、第１端部１２２は、金属層１０６の一の縁部
を含む。第１端部１２２は、当該一の縁部を一辺に有す
る略長方形形状であってよい。また、第２端部１２４
は、金属層１０６の他の縁部を含む。第２端部１２４
は、当該他の縁部を一辺に有する略長方形形状であって
よい。
【００３７】図１（ｈ）は、別の実施例におけるプロー
ブカードの上面図である。本例において、プローブピン
は、第３端部１２６、及び第4端部１２８を更に有す
る。プローブピンは、第１端部１２２、第２端部１２
４、第３端部１２６、及び第4端部１２８において、配
線１０４電気的に電気的に接続される。第３端部１２
６、及び第4端部１２８のそれぞれは、金属層１０６の
縁部の一部を辺に有する略長方形形状であってよい。
【００３８】本実施形態によれば、シリコン基板に対す
るフォトリソグラフィー技術によりプローブピンを製造
することにより微小かつ高精度なプローブピンを備える
プローブカードを製造することができる。また、本実施
形態によれば、被検査体の電子デバイスであるＩＣと弾
性的に接触するプローブピンを備えるプローブカードを
製造することができる。また、本実施形態のプローブピ
ンは、電子デバイスと接触する部分が金属ガラスである
ため、ＩＣの電極との接触による変形を防止することが
できる。また、窪部形成工程におけるエッチング量の調
節により、所望の高さを有するプローブピンを製造する
ことができる。また、窪部形成工程におけるエッチング
形状の調節により、所望の形状を有するプローブピンを
製造することができる。更には、本実施形態によれば、
プローブカードが備える複数のプローブピンを一括して
製造することができる。
【００３９】尚、本実施形態において、プローブピン
は、配線を有する配線基板と、導電体と電気的に接続す
る接触子の一例である。当該接触子は、配線と電気的に
接続される第1端部と、配線基板から離れる方向に第1端
部から延伸して、配線基板と対向して形成され、前記導
電体と電気的に接続される接触部と、接触部から延伸し
て形成され、配線基板の配線と電気的に接続される第２
端部と、配線基板と接触部とに挟まれる領域に形成され
た空洞部とを備えてよい。
【００４０】図２は、本実施形態に係るプローブカード
１００の別の例を示す。図２において、図１と同じ符号
を付した構成は、図１における構成と同一又は同様の機
能を有する。図２（ａ）が示す例において、プローブピ
ン１３２は、略半球面形状の金属層１０６及び金属ガラ
ス層１０８を有する。本例において、窪部形成工程にお
けるエッチング工程は、等方性エッチングにより略半球
面形状に対応する表面を有する窪部を形成する。金属ガ
ラス層１０８は、当該窪部の表面に形成される。
【００４１】また、図２（ｂ）が示す例において、プロ
ーブピン１３２は、略円錐面形状の金属層１０６及び金
属ガラス層１０８を有する。本例において、窪部形成工
程におけるエッチング工程は、異方性の大きな異方性エ
ッチングにより略円錐面形状の表面を有する窪部を形成
する。金属ガラス層１０８は、当該窪部の表面に形成さ
れる。これらの場合においても、微小かつ高精度なプロ
ーブピンを備えるプローブカードを製造することができ
る。
【００４２】図３は、本発明の第２の実施形態に係るプ
ローブカード２００の一例を示す分解斜視図である。本
実施形態において、プローブカード２００は、電子デバ
イスと電気的に接続されるプローブピン２４０、及びプ
ローブピン２４０と電気的に接続される配線２２０を有
する配線基板２４６を備える。プローブカードは、複数
のプローブピン２４０を備えてもよい。
【００４３】プローブピン２４０は、接触部２２６、弾
性部２２８、取付部２３２、押圧部２３０、貫通配線２
１０、及び接続配線２４２を有する。本実施形態におい
て、プローブピン２４０は、シリコンからなる弾性部２
２８、取付部２３２、及び押圧部２３０を有する。プロ
ーブピン２４０は、一体に形成された弾性部２２８、取
付部２３２、及び押圧部２３０を有する。また、プロー
ブピン２４０は複数の接触部２２６、複数の接触部２２
６に対応する複数の接続配線２４２、及び複数の接触部
２４２に対応する複数の貫通配線２１０を有する。
【００４４】接触部２２６は、電子デバイスと電気的に
接続される。本実施形態において、接触部２２６は、電
子デバイスと接触する部分である突出部２４４を含む。
弾性部２２８は、接触部２２６と電子デバイスとが接触
する方向に弾性を有し、押圧部２３０を保持することに
より、複数の接触部２２６を保持する。本実施形態にお
いて、弾性部２２８はシリコンで形成される。弾性部２
２８は、配線基板２４６の表面に対し傾斜した表面を有
する板状体である。弾性部２２８は、一端及び、当該一
端に対し配線基板２４６から離れる方向にある他端を有
する。
【００４５】取付部２３２は、弾性部２２８の当該一端
から配線基板２４６と略平行に延伸し配線基板２４６に
接続される。本実施形態において、取付部２３２は配線
基板２４６と略平行な板状体である。取付部２３２は、
配線基板２４６と対向する面から当該面の裏面に貫通し
て設けられた貫通孔を含む。貫通配線２１０は、貫通孔
に設けられ、配線基板２４６が有する配線２２０と電気
的に接続される。
【００４６】押圧部２３０は、弾性部２２８の当該他端
から配線基板２４６と略平行に、取付部２３２と反対の
方向に延伸する。押圧部２３０は、配線基板２４６と対
向する面の裏面に接触部２２６を保持する。接続配線２
４２は、押圧部２３０から取付部２３２に渡って設けら
れ、接触部２２６と貫通配線２１０とを電気的に接続す
る。本実施形態において、接続配線２４２は、接触部２
２６と一体に形成される。
【００４７】図４は、本実施形態のプローブカードを製
造するプローブカード製造方法の一例を示す。当該プロ
ーブカードの製造方法は、準備工程、弾性部形成工程、
型形成工程、及び導電部形成工程を備える。
【００４８】図４（ａ）は、準備工程を説明する図であ
る。準備形成工程は、基板表面及び基板裏面を有するシ
リコン基板である保持基板２１８を準備する。本実施形
態において、準備工程は、基板表面及び基板裏面のそれ
ぞれに全面マスク２２０を形成する。準備工程は、基板
表面及び基板裏面を熱酸化することにより、全面マスク
２２０を形成してよい。また、本実施形態において、保
持基板２１８は、５００μｍ程度の厚さを有する。全面
マスク２２０は、シリコン酸化膜（ＳｉＯｘ酸化膜）で
ある。基板表面及び基板裏面の面方位は［１００］であ
る。
【００４９】図４（ｂ）及び（ｃ）は、弾性部形成工程
を説明する図である。本実施形態において、弾性部形成
工程は、両面エッチングマスク形成工程及び両面エッチ
ング工程を有する。
【００５０】図４（ｂ）は、両面エッチングマスク形成
工程を説明する図である。両面エッチングマスク形成工
程は、フォトリソグラフィー技術により、両面エッチン
グマスク２２２を形成する。本実施形態において、両面
エッチングマスク形成工程は、全面マスク２２０から、
予め定められた部分を除去することで両面エッチングマ
スク２２２を形成する。両面エッチングマスク形成工程
は、全面マスク２２０から、基板表面における予め定め
られた表面エッチング領域２１２、及び基板裏面におけ
る予め定められた裏面エッチング領域２１４のそれぞれ
に対応する部分を除去する。
【００５１】本実施形態において、保持基板２１８は、
中間領域２１６を有する。中間領域２１６は、基板表面
における表面エッチング領域２１２の近傍領域、及び基
板裏面における裏面エッチング領域２１４の近傍領域を
それぞれ表面及び裏面に有する。中間領域２１６の表面
及び裏面は、両面エッチングマスク２２２にマスクされ
る。
【００５２】図４（ｃ）は、両面エッチング工程を説明
する図である。両面エッチング工程は、両面エッチング
マスク２２２をマスクとして、基板表面及び基板裏面を
エッチングする。両面エッチング工程は、保持基板２１
８を異方性エッチングによりエッチングするのが好まし
い。本実施形態において、両面エッチング工程は、ＫＯ
Ｈエッチング液によりエッチングを行う。別の実施例に
おいては、両面エッチング工程は、等方性エッチングに
よりエッチングを行ってもよい。
【００５３】本実施形態において、両面エッチング工程
は、保持基板２１８を深さ方向に３００μｍ程度エッチ
ングする。両面エッチング工程は、エッチングにより保
持基板２１８を、基板表面に対応する表面、及び基板裏
面に対応する裏面を有する保持部２０２に加工する。本
実施形態において、両面エッチング工程は、表面エッチ
ング工程及び裏面エッチング工程を同時に行う工程であ
る。
【００５４】表面エッチング工程は、保持基板２１８を
基板表面からエッチングすることにより、基板表面に表
面窪部２２４を形成する。表面エッチング工程は、当該
エッチングにより、表面窪部２２４の底面と基板裏面と
に挟まれた押圧部２３０を形成する。
【００５５】裏面エッチング工程は、保持基板２１８を
基板裏面からエッチングすることにより、基板裏面に裏
面窪部２２６を形成し、表面窪部２２４の側面と、裏面
窪部２２６の側面とに挟まれた弾性部２２８を形成す
る。裏面エッチング工程は、更に、裏面窪部２２６の底
面と基板表面とに挟まれた取付部２３２を形成する。弾
性部２２８、押圧部２３０、及び取付部２３２のそれぞ
れは、基板表面に対応する表面、及び基板裏面に対応す
る裏面を有する。尚、本実施形態において、表面窪部２
２４の側面、及び裏面窪部２２６の側面の面方位は［１
１１］である。また、別の実施例において。両面エッチ
ング工程は、表面エッチング工程及び裏面エッチング工
程のそれぞれを別の工程として行ってもよい。
【００５６】図４（ｄ）〜（ｈ）は、型形成工程を説明
する図である。型形成工程は、プローブピンにおいて、
電子デバイスと、配線基板が有する配線とを電気的に接
続する導電部の型を形成する。本実施形態において、型
形成工程は、押圧部２３０の裏面に、図３に関連して説
明した突出部２４４の型を形成する。型形成工程は、取
付部２３２の表面から裏面に貫通する貫通孔を更に形成
する。型形成工程は、突出部マスク形成工程、突出部エ
ッチング工程、貫通マスク形成工程、貫通エッチング工
程、及び絶縁膜形成工程を有する。
【００５７】図４（ｄ）は、突出部マスク形成工程を説
明する図である。本実施形態において、突出部マスク形
成工程は、押圧部２３０の裏面における突出部２４４に
対応する領域をマスクする突出部マスク２３４を形成す
る。突出部マスク形成工程は、レジスト膜により突出部
マスクを形成してよい。本実施形態において、突出部マ
スク２３４は、弾性部２２８の裏面と、取付部２３２の
裏面における予め定められた貫通孔形成領域２３６以外
の部分とを更にマスクする。
【００５８】図４（ｅ）は、突出部エッチング工程を説
明する図である。突出部エッチング工程は、突出部マス
ク２３４をマスクとして、保持部２０２を裏面からエッ
チングする。本実施形態において、突出部エッチング工
程は、ＩＣＰエッチングにより、保持部２０２の裏面を
２０μｍ程度エッチングする。突出部エッチング工程
は、エッチング後に突出部マスクを除去する。
【００５９】図４（ｆ）は、貫通マスク形成工程を説明
する図である。貫通マスク形成工程は、保持部２０２の
裏面のうち、貫通孔形成領域２３６以外の部分をマスク
する貫通マスク２４８を形成する。貫通マスク形成工程
は、レジスト膜により貫通マスク２４８を形成する。
【００６０】図４（ｇ）は、貫通エッチング工程を説明
する図である。貫通エッチング工程は、貫通マスク２４
８をマスクとして、保持部２０２を裏面からエッチング
する。貫通エッチング工程は、ＩＣＰエッチングによ
り、保持部２０２の裏面をエッチングする。貫通エッチ
ング工程は、当該エッチングにより、保持部２０２に貫
通孔２３８を形成する。貫通孔形成工程は、裏面窪部の
底面から基板表面に貫通する貫通孔２３８を形成してよ
い。貫通エッチング工程は、貫通孔２３８を形成した
後、貫通マスク２４８を除去する。
【００６１】図４（ｈ）は、絶縁層形成工程を説明する
図である。絶縁層形成工程は、保持部２０２の表面及び
裏面の全体に絶縁層２０４を形成する。絶縁層形成工程
は、貫通孔２３８の内壁に更に絶縁層２０４を形成す
る。本実施形態において、絶縁層形成工程は、絶縁層２
０４として、シリコン酸化膜を形成する。絶縁層形成工
程は、保持基板２１８の表面及び裏面の全体を熱酸化す
ることでシリコン酸化膜を形成してよい。
【００６２】図４（ｉ）〜（ｋ）は、導電部形成工程を
説明する図である。導電部形成工程は、保持部２０２の
裏面に、導電部を形成する。導電部形成工程は、全面金
属層形成工程、貫通配線形成工程、及びパターン形成工
程を有する。
【００６３】図４（i）は、全面金属層形成工程を説明
する図である。全面金属層形成工程は、保持部２０２の
裏面、及び貫通孔２３８の内壁に全面金属層２０６を形
成する。全面金属層形成工程は、絶縁層２０４の上に全
面金属層２０６を形成する。全面金属層形成工程は、全
面金属層２０６として、例えば金（Ａｕ）層を形成して
よい。本実施形態において、全面金属層形成工程は、ス
パッタリングにより全面金属層２０６を形成する。全面
金属層形成工程は、スパッタリングにより０．１〜０．
３μｍ厚程度の全面金属層２０６を形成する。
【００６４】図４（ｊ）は、貫通配線形成工程を説明す
る図である。貫通配線形成工程は、貫通孔２３８に貫通
配線２１０を形成する。貫通配線形成工程は、メッキに
より貫通孔２３８に金属を充填することで貫通配線２１
０を形成する。貫通配線形成工程は、全面金属層２０６
を電極として、電解メッキを行ってよい。本実施形態に
おいて、貫通配線形成工程は、保持部２０２の裏面にお
いて、貫通孔２３８以外の部分をマスクするレジスト膜
２０８を形成し、レジスト膜２０８をマスクとしてメッ
キを行う。貫通配線形成工程は、メッキを行った後、レ
ジスト膜２０８を除去する。
【００６５】図４（ｋ）は、パターン形成工程を説明す
る図である。パターン形成工程は、保持部２０２の裏面
に、導電部のパターンを形成する。パターン形成工程
は、当該パターンに対応するレジスト膜をマスクとし
て、導電部に対応するパターン金属層２２２を形成す
る。パターン形成工程は、パターン金属層２２２を形成
した後、レジスト膜を除去する。
【００６６】本実施形態において、パターン形成工程
は、接触部形成工程及び接続配線形成工程を含む。パタ
ーン形成工程は、接触部２２６、及び接触部２２６と貫
通配線２１０とを電気的に接続する接続配線２４２を含
む導電部を形成する。パターン形成工程は、当該導電部
に対応する金属層２２２を形成する。接触部形成工程
は、基板裏面における表面窪部の底面に対応する部分
に、接触部を形成する。本実施形態において、接触部形
成工程は、複数の接触部を形成する。また、接続配線形
成工程は、接触部２２６と貫通配線２１０とを電気的に
接続する接続配線２４２を形成する。接続配線形成工程
は、複数の接触部２２６に対応する複数の接続配線２４
２を形成する。本実施形態において、接続配線形成工程
は、基板裏面における表面窪部の底面に対応する部分か
ら裏面窪部の底面に渡る接続配線２４２を形成する。
【００６７】本実施形態において、パターン形成工程
は、更に、全面金属層２０６のうち、パターン金属層２
２２が形成された領域以外の部分を除去する。パターン
形成工程は、例えばイオンミリングにより当該部分を除
去してよい。パターン形成工程は、更に、保持部２０２
を予め定められた大きさにダイシングする。尚、本実施
形態において、プローブカード製造方法は、接続工程を
更に備える。接続工程は、貫通配線２１０と、配線基板
が有する配線とを電気的に接続する。接続工程は、パタ
ーン形成工程の後に、貫通配線２１０と当該配線とを電
気的に接続する。
【００６８】本実施形態によれば、シリコン基板に対す
るフォトリソグラフィー技術によりプローブピンを製造
することにより微小かつ高精度なプローブピンを備える
プローブカードを製造することができる。また、保持基
板の厚さの選択、及び両面エッチング工程におけるエッ
チング量の調節により、所望の高さ及び荷重を有するプ
ローブピンを備えるプローブカードを製造することがで
きる。更には、本実施形態によれば、プローブカードが
備える複数のプローブピンを一括して製造することがで
きる。本実施形態によれば、高い精度で均一な高さを有
する複数のプローブピンを備えるプローブカードを製造
することができる。
【００６９】図５は、本実施形態に係るプローブピン２
４０の別の例を示す。図５において、図４と同じ符号を
付した構成は、図４における構成と同一又は同様の機能
を有する。図５（ａ）が示す例において、プローブピン
２４０は、弓なりに湾曲した接続配線２４２を有する。
本例において、両面エッチング工程は、等方性エッチン
グにより略半球面状の表面を有する表面窪部及び裏面窪
部を形成する。接続配線２４２は、裏面窪部の側面を含
む領域に形成される。
【００７０】また、図５（ｂ）が示す例において、弾性
部２２８は、押圧部２３０及び取付部２３２のそれぞれ
と略直交する。本例において、両面エッチング工程は、
ＩＣＰエッチング等の異方性の大きなエッチングによ
り、それぞれの側面が、それぞれの底面と略直交する表
面窪部及び裏面窪部を形成する。これらの場合において
も、微小かつ高精度なプローブピンを備えるプローブカ
ードを製造することができる。
【００７１】図６は、本発明の第３の実施形態に係るプ
ローブカード製造方法の一例を示す。本実施形態のプロ
ーブカード製造方法は、電子デバイスと電気的に接続さ
れるプローブピンと、プローブピンと電気的に接続され
る配線を有する配線基板とを備えるプローブカードを製
造する。当該プローブカード製造方法は、窪部形成工
程、突出部形成工程、導電層形成工程、除去工程、及び
接合工程を備える。
【００７２】図６（ａ）は、窪部形成工程における、プ
ローブピンが形成される形成基板３０４の断面図を示
す。窪部形成工程は、形成基板３０４の表面に窪部３１
０を形成する。窪部形成工程は、形成基板３０４の表面
における予め定められたエッチング領域をエッチングし
て窪部３１０を形成する。窪部形成工程は、エッチング
マスク形成工程及びエッチング工程を有する。
【００７３】エッチングマスク形成工程は、形成基板３
０４の表面における、エッチング領域以外の領域をマス
クするエッチングマスク３１２を形成する。エッチング
マスク形成工程は、フォトリソグラフィー技術によりエ
ッチングマスク３１２を形成してよい。本実施形態にお
いて、エッチングマスク形成工程は、エッチングマスク
３１２としてシリコン酸化膜（ＳｉＯｘ膜）を形成す
る。エッチングマスク形成工程は、形成基板３０４の表
面を熱酸化することによりシリコン酸化膜を形成してよ
い。エッチングマスク形成工程は、当該表面の全体に形
成されたシリコン酸化膜から、フォトリソグラフィー技
術により、エッチング領域に対応する部分を除去する。
尚、本実施形態において、エッチングマスク形成工程
は、形成基板３０４の裏面の全体にも、シリコン酸化膜
を形成する。また、形成基板３０４は、シリコン基板で
ある。形成基板３０４の表面の面方位は、［１００］面
である。
【００７４】エッチング工程は、エッチングマスク３１
２をマスクとしてエッチング領域をエッチングすること
により、窪部３１０を形成する。エッチング工程は、エ
ッチング領域を異方性エッチングによりエッチングする
のが好ましい。本実施形態において、エッチング工程
は、ＫＯＨエッチング液によりエッチングを行う。別の
実施例においては、エッチング工程は、等方性エッチン
グによりエッチングを行ってもよい。エッチング工程
は、エッチング領域を深さ方向に３００μｍ程度エッチ
ングする。エッチング工程は、形成基板３０４の表面と
略平行な底面部を有する窪部３１０を形成する。
【００７５】図６（ｂ）は、突出部形成工程を説明する
図である。突出部形成工程は、プローブピンにおける電
子デバイスと接触する部分である突出部の型を形成す
る。突出部形成工程は、窪部３１０の底面の一部をエッ
チングすることにより、突出部の型を形成する。本実施
形態において、突出部形成工程は、突出部形成マスク形
成工程及び突出部エッチング工程を有する。
【００７６】突出部形成マスク形成工程は、形成基板３
０４の表面及び窪部３１０において、突出部に対応する
領域以外の部分をマスクする突出部形成マスク３２０を
形成する。突出部形成マスク形成工程は、突出部形成マ
スク３２０としてシリコン酸化膜を形成する。突出部形
成マスク形成工程は、フォトリソグラフィー技術によ
り、突出部形成マスク３２０を形成してよい。突出部形
成マスク形成工程は、ＥＢ露光法によりパターニングを
行い、突出部形成マスク３２０を形成してよい。突出部
形成マスク形成工程は、投影露光法によりパターニング
を行い、突出部形成マスク３２０を形成してもよい。突
出部形成マスク形成工程は、形成基板３０４の裏面の全
体にも、シリコン酸化膜を形成する。
【００７７】突出部エッチング工程は、突出部形成マス
ク３２０をマスクとして突出部に対応する領域をエッチ
ングする。突出部エッチング工程は、異方性エッチング
によりエッチングを行うのが好ましい。本実施形態にお
いて、突出部エッチング工程は、ＫＯＨエッチング液に
よりエッチングを行う。突出部エッチング工程は、突出
部に対応する領域を９μｍ程度エッチングする。突出部
エッチング工程は、当該エッチングを行った後に突出部
形成マスク３２０を除去する。別の実施例において、突
出部エッチング工程は、等方性エッチングによりエッチ
ングを行ってもよい。
【００７８】図６（ｃ）は、導電層形成工程を説明する
図である。導電層形成工程は、形成基板３０４の表面に
おける窪部３１０の近傍から窪部３１０の底面に渡って
導電層を形成する。導電層形成工程は、当該導電層によ
りプローブピン３０２を形成する。本実施形態におい
て、導電層形成工程は、互いに分離された複数の導電層
を形成する。導電層形成工程は、並んで形成された複数
の導電層を形成してよい。導電層形成工程は、例えば、
窪部３１０の一の近傍から窪部３１０の底面に渡って一
の導電層を形成し、当該一の近傍と窪部３１０を挟んで
対向する窪部３１０の他の近傍から窪部３１０の底面に
渡って他の導電層を形成してもよい。導電層形成工程
は、複数の導電層により、複数のプローブピン３０２を
形成する。
【００７９】導電層形成工程は、予め定められた導電層
領域に導電層を形成する。導電層領域は、取付部領域、
接触部領域、及び延伸部領域を含む。取付部領域は、形
成基板３０４の表面における窪部３１０の近傍領域であ
る。取付部領域は、プローブピン３０２において配線基
板と接続される部分である取付部３１４に対応する領域
である。また、接触部領域は、窪部３１０の底面領域の
一部である。接触部領域は、プローブピン３０２におい
て突出部を保持する部分である接触部３１８に対応する
領域である。また、延伸部領域は、窪部３１０の側面領
域の一部である。延伸部領域は、取付部領域と接触部領
域とを接続する領域である。延伸部領域は、プローブピ
ン３０２において取付部３１４と接触部３１８とを電気
的に接続する部分である延伸部３１６に対応する領域で
ある。
【００８０】本実施形態において、導電層形成工程は、
全面金属層形成工程、メッキマスク形成工程、メッキ工
程、及び全面金属層除去工程を有する。全面金属層形成
工程は、窪部３１０、及び形成基板３０４の表面の全体
に、メッキ工程において電極として用いる全面金属層
（図示せず）を形成する。全面金属層形成工程は、例え
ばスパッタリングにより０．１〜０．３μｍ程度の厚さ
を有する全面金属層を形成する。
【００８１】メッキマスク形成工程は、全面金属層上に
おける、導電層領域以外の部分をマスクするメッキマス
クを形成する。本実施形態において、メッキマスク形成
工程は、レジスト膜によりメッキマスクを形成する。
【００８２】メッキ工程は、メッキにより導電層領域に
導電層を形成する。メッキ工程は、メッキマスクをマス
クとして、電解メッキを行う。メッキ工程は、全面金属
層を電極として電解メッキを行ってよい。本実施形態に
おいて、メッキ工程は、１０μｍ程度の厚さを有するＮ
ｉ層を形成し、当該Ｎｉ層の上に更に１μｍ程度の厚さ
を有する金（Ａｕ）層を形成する。メッキ工程は、メッ
キを行った後、メッキマスクを除去する。
【００８３】全面金属層除去工程は、全面金属層の一部
を除去する。本実施形態において、全面金属層除去工程
は、全面金属層のうち、メッキマスクに対応する部分を
除去する。全面金属層除去工程は、例えばイオンミリン
グにより当該部分を除去してよい。
【００８４】尚、別の実施例において、導電層形成工程
は、スパッタリングにより導電層を形成してもよい。こ
の場合、導電層形成工程は、例えばレジスト膜によりス
パッタリングマスクを形成し、当該スパッタリングマス
クをマスクとしてスパッタリングを行うのが好ましい。
【００８５】図６（ｄ）は、除去工程を説明する図であ
る。除去工程は、形成基板３０４を裏面からエッチング
して、窪部３１０の底面に形成された導電層を露出させ
る。除去工程は、当該エッチングすることにより、形成
基板３０４の少なくとも一部を除去する。除去工程は、
窪部３１０の側面に形成された導電層の少なくとも一部
を露出させるのが好ましい。除去工程は、当該エッチン
グすることにより、プローブピン３０２の接触部３１８
を露出させる。除去工程は、例えばＩＣＰエッチングを
行ってよい。
【００８６】図６（ｅ）は、接合工程を説明する図であ
る。接合工程は、プローブピン３０２の取付部３１４
と、配線基板３０８が有する配線３０６とを接合する。
接合工程は、取付部３１４と、配線３０６との熱圧着に
より、当該接合を行ってよい。配線３０６は、取付部３
１４と接合される面にパッドを有してよい。当該パッド
は、例えば、Ｔｉ／Ａｕパッドであってよい。当該パッ
ドは、Ａｕ半田ボールを有するのが好ましい。この場
合、取付部３１４と、配線３０６とは、当該半田ボール
を挟んで接合する。接合工程は、窪部の近傍に形成され
た導電層である取付部３１４と、配線３０６とを接合し
てよい。
【００８７】図６（ｆ）は、本実施形態に係るプローブ
カード３００の断面図を示す。プローブカード３００
は、配線基板３０８、形成基板３０４、及び複数のプロ
ーブピン３０２を備える。配線基板３０８は、複数のプ
ローブピン３０２のそれぞれに対応する複数の配線３０
６を有する。形成基板３０４は、複数のプローブピン３
０２を保持する。本実施形態において、形成基板３０４
は貫通孔３２２を有し、貫通孔３２２の壁面において複
数のプローブピン３０２と接触する。複数のプローブピ
ン３０２のそれぞれは、取付部３１４、延伸部３１６、
及び接触部３１８を有する。取付部３１４、接触部３１
８、及び接触部３１８のそれぞれは、略同じ厚さを有す
る。取付部３１４は、形成基板３０４の表面における、
貫通孔３２２の開口部近傍に形成される。延伸部３１６
は、取付部３１４から貫通孔３２２の壁面に沿って延伸
して形成される。本実施形態において、延伸部３１６
は、形成基板３０４の裏面における、貫通孔３２２の開
口部を越えて延伸する。接触部３０２は、延伸部３１６
から形成基板３０４の裏面と略平行に延伸して形成され
る。
【００８８】また、本実施形態において、プローブカー
ド３００は、冷却部４０２を更に備える。冷却部４０２
は、形成基板３０４を冷却する。冷却部４０２は、例え
ば、形成基板３０４と接触するパイプに水を流すことに
より、形成基板３０４を冷却する。冷却部４０２は形成
基板３０４を介してプローブピン３０２を冷却する。形
成基板３０４は、高い熱伝導率を有するのが好ましい。
これにより、プローブピン３０２の温度を、適切な温度
範囲に保つことができる。冷却部４０２は、例えば、形
成基板３０４と接触する放熱部材であってもよい。
【００８９】図６（ｇ）は、本実施形態に係るプローブ
カードの上面図を示す。本実施形態において、形成基板
３０４は、複数のプローブピン（３０２―１〜３０２−
４）を保持する。形成基板３０４は、更に多くのプロー
ブピン３０２を保持してもよい。尚、図６（ｆ）は、図
６（ｇ）の一点鎖線Ｂ−ｂにおける断面図である。
【００９０】本実施形態によれば、シリコン基板に対す
るフォトリソグラフィー技術によりプローブピンを製造
することにより微小かつ高精度なプローブピンを備える
プローブカードを製造することができる。また、本実施
形態によれば、窪部形成工程におけるエッチング量の調
節により、所望の高さを有するプローブピンを製造する
ことができる。また、伝導層形成工程において積層する
導電層の材料及の選択、及び積層量の調節により、所望
の荷重を有するプローブピンを製造することができる。
更には、本実施形態によれば、プローブカードが備える
複数のプローブピンを一括して製造することができる。
【００９１】図７は、本実施形態に係るプローブカード
３００の別の例を示す。図７において、図６と同じ符号
を付した構成は、図６における構成と同一又は同様の機
能を有する。図７（ａ）が示す例において、プローブピ
ン３０２は、弓なりに湾曲した延伸部３１６を有する。
本例において、窪部形成工程におけるエッチング工程
は、等方性エッチングにより略半球面状の表面を有する
窪部を形成する。延伸部３１６に対応する導電層は、当
該窪部の側面に形成される。また接触部３１８は、略半
球面状の突出部を含む。
【００９２】また、図７（ｂ）が示す例において、プロ
ーブピン３００は、一の接触部３１８に対応して、複数
の取付部（３１４−１、３１４−２）と、複数の延伸部
（３１６−１、３１６−２）とを有する。接触部３１８
の一端は延伸部３１６−１の一端と電気的に接続され
る。延伸部３１６−１の他端は、取付部３１４−１の一
端と電気的に接続される。また、接触部３１８の他端
は、延伸部３１６−２の一端と電気的に接続される。延
伸部３１６−２の他端は、取付部３１４−２の一端と電
気的に接続される。本例において、導電層形成工程は、
形成基板３０４の表面における図６に関連して説明した
窪部３１０の一の近傍から、窪部３１０の底面を通って
他の近傍に渡る導電層を形成する。これらの場合におい
ても、微小かつ高精度なプローブピンを備えるプローブ
カードを製造することができる。
【００９３】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【００９４】
【発明の効果】上記説明から明らかなように、本発明に
よれば微小かつ高精度なプローブを備えるプローブカー
ド提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るプローブカー
ド製造方法の一例を示す。図１（ａ）は、エッチングマ
スク形成工程における形成基板１１０の断面図である。
図1（ｂ）は、エッチングマスク形成工程における形成
基板１１０の上面図である。図1（ｃ）は、弾性導電層
形成工程を説明する図である。図１（ｄ）は、導電層形
成工程を説明する図である。図１（ｅ）は、接合工程を
説明する図である。図１（ｆ）は、除去工程を説明する
図である。図１（ｇ）は、本実施形態のプローブカード
１００の上面図である。図１（ｈ）は、本実施形態の別
の実施例におけるプローブカードの上面図である。
【図２】 本実施形態に係るプローブピン１３２の別の
例を示す。図２（ａ）は、略半球面形状の金属層１０６
及び金属ガラス層１０８を有するプローブピン１３２の
例を示す。図２（ｂ）は、略円錐面形状の金属層１０６
及び金属ガラス層１０８を有するプローブピン１３２の
例を示す。
【図３】 本発明の第２の実施形態に係るプローブカー
ド２００の一例を示す分解斜視図である。
【図４】 本実施形態のプローブカードを製造するプロ
ーブカード製造方法の一例を示す。図４（ａ）は、準備
工程を説明する図である。図４（ｂ）は、両面エッチン
グマスク形成工程を説明する図である。図４（ｃ）は、
両面エッチング工程を説明する図である。図４（ｄ）
は、突出部マスク形成工程を説明する図である。図４
（ｅ）は、突出部エッチング工程を説明する図である。
図４（ｆ）は、貫通マスク形成工程を説明する図であ
る。図４（ｇ）は、貫通エッチング工程を説明する図で
ある。図４（ｈ）は、絶縁層形成工程を説明する図であ
る。図４（ｉ）は、全面金属層形成工程を説明する図で
ある。図４（ｊ）は、貫通配線形成工程を説明する図で
ある。図４（ｋ）は、パターン形成工程を説明する図で
ある。
【図５】 本実施形態に係るプローブピン２４０の別の
例を示す。図５（ａ）は、弓なりに湾曲した接続配線２
４２を有するプローブピン２４０の例を示す。図５
（ｂ）は、弾性部２２８が、押圧部２３０及び取付部２
３２のそれぞれと略直交するプローブピン２４０の例を
示す。
【図６】 本発明の第３の実施形態に係るプローブカー
ド製造方法の一例を示す。図６（ａ）は、窪部形成工程
における、形成基板３０４の断面図を示す。図６（ｂ）
は、突出部形成工程を説明する図である。図６（ｃ）
は、導電層形成工程を説明する図である。図６（ｄ）
は、除去工程を説明する図である。図６（ｅ）は、接合
工程を説明する図である。図６（ｆ）は、本実施形態に
係るプローブカード３００の断面図を示す。図６（ｇ）
は、本実施形態に係るプローブカードの上面図を示す。
【図７】 本実施形態に係るプローブカード３００の別
の例を示す。図７（ａ）は、弓なりに湾曲した延伸部３
１６を有するプローブカード３００の例を示す。図７
（ｂ）は、一の接触部３１８に対応して、複数の取付部
（３１４−１、３１４−２）と、複数の延伸部（３１６
−１、３１６−２）とを有するプローブカード３００の
例を示す。
【符号の説明】
１００・・・プローブカード、１０２・・・配線基板、
１０４・・・配線、１０６・・・金属層、１０８・・・
金属ガラス層、１１０・・・形成基板、１１２・・・窪
部、１１４・・・層形成マスク、１１６・・・エッチン
グ領域、１１８・・・エッチングマスク、１２０・・・
接触部、１２２・・・第１端部、１２４・・・第２端
部、１２６・・・第３端部、１２８・・・第4端部、１
３２・・・プローブピン、２０２・・・保持部、２０４
・・・絶縁層、２０６・・・スパッタリング金属層、２
０８・・・レジスト膜、２１０・・・貫通配線、２１２
・・・表面エッチング領域、２１４・・・裏面エッチン
グ領域、２１６・・・両面エッチング領域、２１８・・
・保持基板、２２０・・・配線、２２２・・・パターン
金属層、２２４・・・配線基板、２２６・・・接触部、
２２８・・・延伸部、２３０・・・取付部、３０２・・
・プローブピン、３０４・・・形成基板、３０６・・・
配線電極、３０８・・・配線基板、３１０・・・窪部、
３１２・・・エッチングマスク、３１４・・・取付部、
３１６・・・延伸部、３１８・・・接触部、３２０・・
・突出部形成マスク、３２２・・・貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良崎 亘 東京都練馬区旭町１丁目32番１号 株式会 社アドバンテスト内 Ｆターム(参考） 2G003 AA07 AB01 AG03 AG07 AG12 AH05 2G011 AA03 AA10 AA17 AA21 AB06 AB08 AC14 AE03 AF07 4M106 AA01 AA02 AA04 BA01 DD03 DD10

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 電子デバイスと電気的に接続されるプロ
    ーブカードであって、 前記電子デバイスと電気的に接続されるプローブピン
    と、 前記プローブピンと電気的に接続される配線を有する配
    線基板とを備え、 前記プローブピンは、 前記配線と電気的に接続される第1端部と、 前記配線基板から離れる方向に前記第1端部から延伸し
    て、前記配線基板と対向して形成され、前記電子デバイ
    スと電気的に接続される接触部と、 前記接触部から延伸して形成され、前記配線と電気的に
    接続される第２端部と、 前記配線基板と前記接触部とに挟まれる領域に形成され
    た空洞部とを有することを特徴とするプローブカード。
  2. 【請求項２】 前記プローブピンは、 前記第１端部、前記接触部、及び前記第２端部を含む、
    一体に形成された導電層と、前記導電層の前記配線基板
    と対向する面の裏面を略覆う弾性導電層とを有すること
    を特徴とする請求項１に記載のプローブカード。
  3. 【請求項３】 前記導電層は金属層であって、 前記弾性伝導層は、金属ガラス層であることを特徴とす
    る請求項２に記載のプローブカード。
  4. 【請求項４】 電子デバイスと電気的に接続されるプロ
    ーブピンと、前記プローブピンと電気的に接続される配
    線を有する配線基板とを備えるプローブカードを製造す
    るプローブカード製造方法であって、 前記プローブピンが形成される形成基板の表面に窪部を
    形成する窪部形成工程と、 前記窪部と、前記形成基板の前記表面における前記窪部
    の近傍とに導電層を形成する導電層形成工程と、 前記形成基板の表面に形成された前記導電層と、前記配
    線とを接合する接合工程と、 前記形成基板を除去する除去工程とを備えることを特徴
    とするプローブカード製造方法。
  5. 【請求項５】 前記窪部に弾性導電層を形成する弾性導
    電層形成工程を更に備え、 前記導電層形成工程は、前記弾性導電層上に前記導電層
    を形成することを特徴とする請求項４に記載のプローブ
    カード製造方法。
  6. 【請求項６】 前記窪部形成工程は、複数の前記窪部を
    形成し、 前記導電層形成工程は、それぞれが前記複数の窪部のそ
    れぞれに対応し、互いに分離された複数の前記導電層を
    形成することを特徴とする請求項４に記載のプローブカ
    ード製造方法。
  7. 【請求項７】 配線を有する配線基板と、導電体とを電
    気的に接続する接触子であって、 前記配線と電気的に接続される第1端部と、 前記配線基板から離れる方向に前記第1端部から延伸し
    て、前記配線基板と対向して形成され、前記導電体と電
    気的に接続される接触部と、 前記接触部から延伸して形成され、前記配線と電気的に
    接続される第２端部と、 前記配線基板と前記接触部とに挟まれる領域に形成され
    た空洞部と、を備えることを特徴とする接触子。
  8. 【請求項８】 電子デバイスと電気的に接続されるプロ
    ーブピンを備えたプローブカードであって、 前記プローブピンは、 前記電子デバイスと電気的に接続される接触部と、 前記接触部と前記電子デバイスとが接触する方向に弾性
    を有し、前記接触部を保持する、シリコンで形成された
    弾性部とを有することを特徴とするプローブカード。
  9. 【請求項９】 前記プローブピンと電気的に接続される
    配線を有する配線基板を更に備え、 前記弾性部は、一端及び、前記一端に対し前記配線基板
    から離れる方向にある他端を有し、 前記プローブピンは、 前記弾性部の前記一端から前記配線基板と略平行に延伸
    し前記配線基板に接続される取付部と、 前記弾性部の前記他端から前記配線基板と略平行に、前
    記取付部と反対の方向に延伸し、前記配線基板と対向す
    る面の裏面に前記接触部を保持する押圧部とを更に有す
    ることを特徴とする請求項８に記載のプローブカード。
  10. 【請求項１０】 前記取付部は前記配線基板と略平行な
    板状体であって、前記配線基板と対向する面から当該面
    の裏面に貫通して設けられた貫通孔を含み、前記プロー
    ブピンは、 前記貫通孔に設けられ、前記配線基板が有する前記配線
    と電気的に接続された貫通配線と、 前記押圧部から前記取付部に渡って設けられ、前記接触
    部と前記貫通配線とを電気的に接続する接続配線とを更
    に有することを特徴とする請求項９に記載のプローブカ
    ード。
  11. 【請求項１１】 前記プローブカードは、複数の前記プ
    ローブピンを有することを特徴とする請求項８に記載の
    プローブカード。
  12. 【請求項１２】 電子デバイスと電気的に接続されるプ
    ローブピンを備えたプローブカードであって、 前記プローブピンは、 前記電子デバイスと電気的に接続される複数の接触部
    と、 前記接触部と前記電子デバイスとが接触する方向に弾性
    を有し、前記複数の接触部を保持する弾性部とを有する
    ことを特徴とするプローブカード。
  13. 【請求項１３】 電子デバイスと電気的に接続する接触
    部と、前記接触部と前記電子デバイスとが接触する方向
    に弾性を有し、前記接触部を保持する弾性部とを有する
    プローブピンを備えるプローブカードを製造するプロー
    ブカード製造方法であって、 基板表面及び基板裏面を有するシリコン基板を準備する
    準備工程と、 前記シリコン基板を前記基板表面からエッチングするこ
    とにより、前記基板表面に表面窪部を形成する表面エッ
    チング工程と、 前記シリコン基板を前記基板裏面からエッチングするこ
    とにより、前記基板裏面に裏面窪部を形成し、前記表面
    窪部の側面と、前記裏面窪部の側面とに挟まれた前記弾
    性部を形成する裏面エッチング工程と、 前記基板裏面における前記表面窪部の底面に対応する部
    分に、前記接触部を形成する接触部形成工程とを備える
    ことを特徴とするプローブカード製造方法。
  14. 【請求項１４】 前記表面エッチング工程及び前記裏面
    エッチング工程を同時に行うことを特徴とする請求１３
    に記載のプローブカード製造方法。
  15. 【請求項１５】 前記プローブカードは、前記プローブ
    ピンと電気的に接続される配線を有する配線基板を更に
    備え、 前記プローブカード製造方法は、 前記裏面窪部の底面から前記基板表面に貫通する貫通孔
    を形成する貫通孔形成工程と、 前記貫通孔に貫通配線を形成する貫通配線形成工程と、 前記基板裏面における前記表面窪部の底面に対応する部
    分から前記裏面窪部の底面に渡り、前記接触部と前記貫
    通配線とを電気的に接続する接続配線を形成する接続配
    線形成工程と、 前記貫通配線と、前記配線基板が有する前記配線とを電
    気的に接続する接続工程とを更に備えることを特徴とす
    る請求項１３に記載のプローブカード製造方法。
  16. 【請求項１６】 前記接触部形成工程は、複数の前記接
    触部を形成することを特徴とする請求項１３に記載のプ
    ローブカード製造方法。
  17. 【請求項１７】 電子デバイスと電気的に接続されるプ
    ローブピンを備えるプローブカードを製造するプローブ
    カード製造方法であって、 前記プローブピンが形成される形成基板の表面に窪部を
    形成する窪部形成工程と、 前記形成基板の前記表面における前記窪部の近傍から前
    記窪部の底面に渡って導電層を形成する導電層形成工程
    と、 前記形成基板を裏面からエッチングして、前記窪部の底
    面に形成された前記導電層を露出させる除去工程とを備
    えることを特徴とするプローブカード製造方法。
  18. 【請求項１８】 前記導電層形成工程は、互いに分離さ
    れた複数の前記導電層を形成することを特徴とする請求
    項１７に記載のプローブカード製造方法。
  19. 【請求項１９】 前記プローブカードは、前記プローブ
    ピンと電気的に接続される配線を有する配線基板を更に
    備え、 前記プローブカード製造方法は、前記窪部の近傍に形成
    された前記導電層と、前記配線とを接合する接合工程を
    更に備えることを特徴とする請求項１７に記載のプロー
    ブカード製造方法。
JP2002157258A 2002-05-30 2002-05-30 プローブカード、プローブカード製造方法、及び接触子 Pending JP2003344451A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002157258A JP2003344451A (ja) 2002-05-30 2002-05-30 プローブカード、プローブカード製造方法、及び接触子
US10/447,783 US20030224627A1 (en) 2002-05-30 2003-05-29 Probe card, probe card manufacturing method, and contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002157258A JP2003344451A (ja) 2002-05-30 2002-05-30 プローブカード、プローブカード製造方法、及び接触子

Publications (1)

Publication Number Publication Date
JP2003344451A true JP2003344451A (ja) 2003-12-03

Family

ID=29561510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002157258A Pending JP2003344451A (ja) 2002-05-30 2002-05-30 プローブカード、プローブカード製造方法、及び接触子

Country Status (2)

Country Link
US (1) US20030224627A1 (ja)
JP (1) JP2003344451A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237347A (ja) * 2005-02-25 2006-09-07 Gunma Univ 導体パターン形成方法およびその導体パターンを形成する成形型、導体パターン

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975124B2 (en) * 2003-09-22 2005-12-13 International Business Machines Corp. Multipoint nanoprobe
TWI273246B (en) * 2005-05-25 2007-02-11 Chipmos Technologies Inc Elastic probe pins in row and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US5197184A (en) * 1990-09-11 1993-03-30 Hughes Aircraft Company Method of forming three-dimensional circuitry
US5378982A (en) * 1993-02-25 1995-01-03 Hughes Aircraft Company Test probe for panel having an overlying protective member adjacent panel contacts
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237347A (ja) * 2005-02-25 2006-09-07 Gunma Univ 導体パターン形成方法およびその導体パターンを形成する成形型、導体パターン
JP4666588B2 (ja) * 2005-02-25 2011-04-06 国立大学法人群馬大学 導体パターン形成方法および導体パターン

Also Published As

Publication number Publication date
US20030224627A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
US4813129A (en) Interconnect structure for PC boards and integrated circuits
US6242932B1 (en) Interposer for semiconductor components having contact balls
US6313651B1 (en) Carrier and system for testing bumped semiconductor components
US6672879B2 (en) Transfer film for use with a flexible circuit compression connector
KR100687027B1 (ko) 프로브와 프로브 카드 구조 및 그 제조 방법
JP4797391B2 (ja) インターポーザの製造方法
US7267557B2 (en) Micro contact device comprising the micro contact element and the base member
JPH05205832A (ja) フレキシブルテープ構造及びフレキシブルテープ形成プロセス
US6407570B1 (en) Interconnect for testing semiconductor components having support members for preventing component flexure
KR102661147B1 (ko) 프로브 가이드판, 그 제조 방법 및 프로브 장치
US6819127B1 (en) Method for testing semiconductor components using interposer
KR20040083726A (ko) 전자소자 검사용 마이크로 프로브 및 그 제조 방법
JP3891292B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6660541B2 (en) Semiconductor device and a manufacturing method thereof
JP2003344451A (ja) プローブカード、プローブカード製造方法、及び接触子
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP3882521B2 (ja) 半導体装置の実装方法
EP1536241A2 (en) Probe for measuring electrical characteristics and method of manufacturing the same
JP3379699B2 (ja) プローバの製造方法
JP2004342990A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5058032B2 (ja) コンタクトプローブの製造方法
JP2010002184A (ja) コンタクトプローブ
JP3795039B2 (ja) ウエハ一括型バンプ付きメンブレンの製造方法
JP2010107319A (ja) コンタクトプローブの製造方法
JP2009300079A (ja) コンタクトプローブ及びプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902