JP2000258495A - 半導体デバイス試験装置 - Google Patents

半導体デバイス試験装置

Info

Publication number
JP2000258495A
JP2000258495A JP11066621A JP6662199A JP2000258495A JP 2000258495 A JP2000258495 A JP 2000258495A JP 11066621 A JP11066621 A JP 11066621A JP 6662199 A JP6662199 A JP 6662199A JP 2000258495 A JP2000258495 A JP 2000258495A
Authority
JP
Japan
Prior art keywords
semiconductor device
test apparatus
circuit board
electrode
device test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11066621A
Other languages
English (en)
Inventor
Mikio Otaki
幹雄 大滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11066621A priority Critical patent/JP2000258495A/ja
Priority to US09/434,490 priority patent/US6407563B2/en
Priority to TW089104028A priority patent/TW449847B/zh
Priority to KR1020000011748A priority patent/KR100741551B1/ko
Priority to SG200104275-3A priority patent/SG146414A1/en
Priority to SG200001387A priority patent/SG102568A1/en
Publication of JP2000258495A publication Critical patent/JP2000258495A/ja
Priority to US09/904,663 priority patent/US6879169B2/en
Priority to US10/279,988 priority patent/US7262610B2/en
Priority to US11/785,644 priority patent/US7639027B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/16—Special arrangements for conducting heat from the object to the sensitive element

Abstract

(57)【要約】 【課題】 ファインピッチの電極を有する半導体デバイ
スに対応可能であり，耐久性の高い半導体デバイス試験
装置を提供する。 【解決手段】 半導体デバイス試験装置は，回路基板１
０３およびフィルム１０５を含む構成を有するものであ
る。回路基板１０３には，被測定デバイス２０１の複数
の電極２０１ａに対向する位置に複数の電極１０３ｃが
形成されている。フィルム１０５の被測定デバイス２０
１側の面には，被測定デバイス２０１の複数の電極２０
１ａに対向する位置にバンプ１０５ｂが形成されてい
る。フィルム１０５の回路基板１０３側の面には，回路
基板１０３の複数の電極１０３ｃに対向する位置に，電
極１０５ｃが形成されている。フィルム１０５の異なる
面に形成されたバンプ１０５ｂと電極１０５ｃは，貫通
孔１０５ｄを介して電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体デバイス試
験装置に関するものである。
【０００２】
【従来の技術】従来，新規に開発されたデバイスを試験
する場合，被測定デバイスの形状に合わせたＩＣソケッ
トが用いられていた。ＩＣソケットは，被測定デバイス
と電気的に接触するものであって，周辺装置と被測定デ
バイスとの電気信号の伝達手段としての機能を果たすも
のである。
【０００３】ＩＣソケット，被測定デバイス，およびＩ
Ｃソケットと被測定デバイスとの接続関係について図２
９，図３０，および図３１を用いて説明する。
【０００４】図２９は，被測定デバイス１，ＩＣソケッ
ト３，および回路基板５の接続関係を示す実装断面図で
ある。ＩＣソケット３は，複数の接触子３ａを備えてお
り，この接触子３ａによって回路基板５に半田付けされ
ている。被測定デバイス１は，押さえ部７によって押下
され，ＩＣソケット３の接触子３ａと電気的に接続され
る。
【０００５】図３０は，被測定デバイス１を電極が形成
される面から見た斜視図である。ここで，被測定デバイ
ス１は，チップサイズでパッケージングされた，いわゆ
るＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）デバ
イスである。被測定デバイス１は，電気信号の入出力お
よび電源供給のための複数の電極１ａを備えている。Ｉ
Ｃソケット３に備えられた各接触子３ａは，対応する電
極１ａと接触するように配置されている。
【０００６】図３１は，被測定デバイス１およびＩＣソ
ケット３が搭載された回路基板５を上面から見た平面図
である。回路基板５は，接続端子５ａ，５ｂを介して，
ＩＣテスタ，バーンイン装置等の周辺装置（図示せ
ず。）と電気信号の伝達が可能とされている。
【０００７】被測定デバイス１，ＩＣソケット３，およ
び回路基板５が以上のように配置されることによって，
周辺装置から接続端子５ａ，５ｂを介して回路基板５に
入力された電気信号および電源電圧は，ＩＣソケット３
の接触子３ａを経由して，電極１ａから被測定デバイス
１に供給されることになる。また，被測定デバイス１か
ら出力された電気信号は，逆の経路をたどり，周辺装置
に達する。このように電気的に接続されることによっ
て，被測定デバイス１の機能試験が可能となる。
【０００８】以上のようにＩＣソケットを用いる他，特
にウェハレベルのデバイスの機能試験を行う場合には，
そのデバイスの信号入出力電極および電源用電極である
ウェハパッドに対してプローブ針を接触させる方法が取
られている。
【０００９】このプロープ針による機能試験では，ウェ
ハとプローブ針の接触回数が多くなるため，プローブ針
の接触耐久性が問題となる。プローブ針の接触耐久性が
低い場合，機能試験にかかるコストが増加し，結果的に
デバイスそのものの価格を押し上げることになる。この
ため，一般的に，プローブ針の材料として硬度の高いタ
ングステンまたはベリリウム銅等が用いられる。
【００１０】プローブ針１１が備えられたプローブカー
ド１３を図３２に示す。このプローブカード１３は，被
測定デバイスに応じた所定の回路がプリントされてお
り，接続端子１３ａ，１３ｂを介して，周辺装置（図示
せず。）と電気信号の伝達が可能とされている。
【００１１】プローブカード１３と被測定デバイスであ
るウェハ１５との位置関係を図３３に示す。周辺装置か
ら供給される電気信号は，接続端子１３ａ，１３ｂから
プローブカード１３に入力され，プローブカード１３に
形成された回路を経由し，プローブ針１１に達する。そ
して，プローブ針１１からウェハ１５に形成されたパッ
ドに対して電気信号が印加される。また，ウェハ１５か
ら出力された電気信号は，逆の経路をたどり，周辺装置
に達する。以上の構成によって，ウェハ１５の機能試験
が可能となる。
【００１２】
【発明が解決しようとする課題】ところで，ＩＣソケッ
トによる機能試験，および，プローブ針による機能試験
は，それぞれ以下の課題を抱えていた。
【００１３】現在のＩＣソケットの接触子の最小ピッチ
は，一般的に０．６５ｍｍとされている。一方，ＣＳＰ
に代表されるように，近年，パッケージサイズが縮小化
されており，これに伴いデバイスの電極ピッチは，１．
２７ｍｍから０．８ｍｍ，０．５ｍｍへ移行している。
このように，デバイスの電極ピッチが狭まることによっ
て，ＩＣソケットの接触子のピッチも狭小化させる必要
がある。
【００１４】しかし，ＩＣソケットの接触子のピッチを
０．６５ｍｍ以下に狭めるためには，ＩＣソケットの加
工精度を高める必要がある。この場合，ＩＣソケットの
製造コストの上昇は避けられず，結果的にデバイスの価
格の高騰に繋がるおそれもあった。
【００１５】また，ＩＣソケットのボディサイズの関係
から，回路基板に搭載可能なＩＣソケットの個数に制限
が生じていた。回路基板に搭載されるＩＣソケットの個
数が制限されることによって，一度に機能試験すること
が可能なデバイスの個数も制限されることになる。すな
わち，従来のＩＣソケットによるデバイスの機能試験
は，必ずしも効率のよいものではなかった。
【００１６】プローブ針による機能試験の効率化を図る
ためには，プローブカードに実装するプローブ針の本数
を増やし，同時に多くのデバイスを試験することが望ま
しい。しかし，プローブ針は，従来，プローブカードに
対して樹脂等で固定されており，広い固定スペースが必
要となることから，プローブカードのサイズを増大させ
ることなくプローブ針の本数を増加させることは困難で
あった。
【００１７】また，デバイスの高集積化が進んでおり，
プローブ針が接触するデバイスのパッドのピッチは狭小
化している。このようにパッドのピッチが狭まることに
伴い，プローブカードに実装されるプローブ針のピッチ
も狭める必要がある。しかし，従来の構成では，プロー
ブ針のピッチを狭めることは困難であった。
【００１８】本発明は，上記のような問題点に鑑みてな
されたものであり，その目的は，ファインピッチの電極
を有する半導体デバイスに対応可能であり，耐久性の高
い半導体デバイス試験装置を提供することにある。ま
た，多数の半導体デバイスを一括して試験することが可
能な半導体デバイス試験装置を提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に，複数の電極を備えた１または２以上の半導体デバイ
スを試験する半導体デバイス試験装置が提供される。そ
して，この半導体デバイス試験装置は，請求項１に記載
のように，半導体デバイスに対応する回路を備え，半導
体デバイスの各電極に対応する複数の電極を備えた回路
基板と，半導体デバイスの各電極と回路基板の各電極を
一対一に電気的に接続する複数の導電部を有する接続板
とを備えたことを特徴としている。かかる構成によれ
ば，半導体デバイスは，接続板を介して回路基板に電気
的に接続されることになる。回路基板に対して，周辺装
置から各種電気信号を入力することによって，半導体デ
バイスを駆動させることが可能となり，半導体デバイス
から出力された各種電気信号は，周辺装置に伝達される
ことになる。また，半導体デバイスの各電極と回路基板
の各電極との電気的接続に関し，複数の導電部を有する
接続板が備えられており，極めて簡易な装置構成が実現
する。
【００２０】請求項２によれば，各導電部は，接続板に
設けられた複数の貫通孔に形成される。半導体デバイス
の電極のファインピッチ化が進んだ場合であっても，回
路基板の電極のピッチを狭めるとともに貫通孔のピッチ
を狭めることによって，半導体デバイスの試験を容易に
行うことが可能となる。
【００２１】請求項３によれば，接続板と半導体デバイ
スとの間には，接続板の各導電部と半導体デバイスの各
電極とを一対一に電気的に接続する導電性弾性体が備え
られる。かかる構成によれば，電気的な接続の際に，半
導体デバイスの各電極に対する接触板の各導電部からの
圧力が緩和されることになる。例えば，半導体デバイス
の電極が，ボールタイプである場合に有効である。
【００２２】さらに，請求項４および請求項５に記載の
ように，半導体デバイスを固定する位置決め部を備える
ようにしてもよい。例えば，この位置決め部として，半
導体デバイスの形状に応じた貫通部が形成された板状部
材を用いることが可能であり，かかる構成によれば，半
導体デバイスは，極めて簡易な構成で固定されることに
なる。しかも，半導体デバイスを固定するために必要な
スペースを低減することが可能となる。
【００２３】請求項６に記載のように，回路基板，接続
板，および位置決め部を一体化するようにしてもよい。
また，請求項７に記載のように，回路基板，接続板，導
電性弾性体，および位置決め部を一体化するようにして
もよい。かかる構成によれば，半導体デバイスを試験す
る際に，回路基板，接続板，および位置決め部を組み立
てる必要がなく，試験の効率化が図られる。
【００２４】さらに，請求項８に記載のように，半導体
デバイスを接続板の方向に押す押さえ部を備えるように
すれば，半導体デバイスの位置が固定されるとともに，
回路基板との電気的接続が確実化される。
【００２５】請求項９によれば，押さえ部は，半導体デ
バイスに接する箇所に，緩衝材を備えていることを特徴
としている。このように緩衝材を備えることによって，
半導体デバイスには，押さえ部からの圧力が，均等かつ
適正に与えられることになる。
【００２６】請求項１０に記載のように，接続板として
フィルムを用いることによって，極めて薄型の接続板が
実現する。また，湾曲自在とすることが可能であり，半
導体デバイスの各電極と，回路基板の各電極との電気的
な接続が確実化される。
【００２７】請求項１１に記載のように，接続板として
プリント基板を用いることも可能である。このプリント
基板によれば，フィルムを用いる場合に対して，コスト
の低減が可能となる。
【００２８】請求項１２に記載のように，半導体デバイ
スとしてチップを用いることが可能である。また，請求
項１３に記載のように，半導体デバイスとしてウェハを
用いることも可能である。
【００２９】請求項１４によれば，複数の電極を備えた
１または２以上の半導体デバイスを試験する半導体デバ
イス試験装置であって，半導体デバイスの各電極に一対
一に対応する複数のプローブ針の各尖端部および各尖端
部の反対側の各端部が露出するように，複数のプローブ
針が組み込まれたプローブ針保持部を備えたことを特徴
とする，半導体デバイス試験装置が提供される。かかる
構成によれば，複数のプローブを狭い面積で実装するこ
とが可能となり，半導体デバイスの電極のファインピッ
チ化に対応可能となる。
【００３０】請求項１５に記載のように，各プローブ針
に対して，プローブ針保持部の内部に位置する領域に切
欠部を形成することによって，プローブ針保持部は，各
プローブ針を確実に保持することが可能となる。
【００３１】さらに，請求項１６に記載のように，各プ
ローブ針に一対一に対応する複数の導電性ゴム部を備え
ることによって，各プローブ針の尖端部を半導体デバイ
スに対して，確実に接触させることが可能となる。
【００３２】請求項１７に記載のように，少なくとも，
各プローブ針の各導電ゴム部が接触する領域に対して金
被膜を形成することが好ましい。この金被膜によって，
酸化膜の発生が防止され，各プローブ針と各導電ゴム部
との間の微弱電流の導通が良好となる。
【００３３】請求項１８に記載のように，半導体デバイ
スとしてチップを用いることが可能である。また，請求
項１９に記載のように，半導体デバイスとしてウェハを
用いることも可能である。
【００３４】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体デバイス試験装置の好適な実施の
形態について詳細に説明する。なお，以下の説明および
添付された図面において，略同一の機能および構成を有
する構成要素については，同一符号を付することによっ
て重複説明を省略する。
【００３５】（第１の実施の形態）本発明の第１の実施
の形態にかかる半導体デバイス試験装置ｅ１は，図１に
示すように，回路基板１０３，フィルム１０５，位置決
め板１０７，および押さえ板１０９を含む構成を有する
ものである。
【００３６】回路基板１０３は，接続端子１０３ａ，１
０３ｂによって周辺装置（図示せず。）に接続され，各
種電気信号および電源電圧が入出力可能とされている。
例えば，回路基板１０３として多層基板が用いられる。
【００３７】フィルム１０５，位置決め板１０７，およ
び押さえ板１０９は，それぞれ基準穴１０５ａ，１０７
ａ，１０９ａを四隅に備えており，ピン１１１によって
回路基板１０３に固定される。
【００３８】位置決め板１０７は，位置決め部としての
複数の貫通孔１０７ｂを備えており，被測定デバイス２
０１の位置合わせが可能とされている。この貫通孔１０
７ｂは，被測定デバイス２０１の外形に合わせて形成さ
れている。
【００３９】図２は，第１の実施の形態にかかる半導体
デバイス試験装置ｅ１，および，各種機能試験のためこ
の半導体デバイス試験装置ｅ１に組み込まれた複数の被
測定デバイス２０１を示す断面図である。各被測定デバ
イス２０１は，位置決め板１０７の貫通孔１０７ｂに挿
入されており，押さえ板１０９によって，フィルム１０
５に押さえ付けられている。そして，押さえ板１０９か
らの圧力を各被測定デバイス２０１に対して，均等かつ
適正に与えるため，各被測定デバイス２０１と押さえ板
１０９の間には，緩衝材１１３が備えられている。ま
た，フィルム１０５は，押さえ板１０９からの圧力によ
って回路基板１０３に押さえ付けられている。
【００４０】被測定デバイス２０１，フィルム１０５，
および回路基板１０３の接続について，図２を拡大した
図３を用いて説明する。
【００４１】回路基板１０３には，被測定デバイス２０
１の複数の電極２０１ａに対向する位置に複数の電極１
０３ｃが形成されている。
【００４２】フィルム１０５の被測定デバイス２０１側
の面には，被測定デバイス２０１の複数の電極２０１ａ
に対向する位置にバンプ１０５ｂが形成されている。こ
のバンプ１０５ｂは，電源電圧の供給および各種電気信
号の入出力が可能な端子であって，電解メッキによって
半球状に形成されたものである。例えば，銅によって形
成され，表面が金メッキ処理される。その他，これの代
わりにエッチングによって突起部を形成するようにして
もよい。
【００４３】フィルム１０５の回路基板１０３側の面に
は，回路基板１０３の複数の電極１０３ｃに対向する位
置に，電極（ランド）１０５ｃが形成されている。そし
て，フィルム１０５の異なる面に形成されたバンプ１０
５ｂと電極１０５ｃは，貫通孔１０５ｄを介して電気的
に接続されている。
【００４４】被測定デバイス２０１の機能試験を行う場
合，周辺装置（図示せず。）から出力された各種電気信
号および電源電圧は，接続端子１０３ａ，１０３ｂから
回路基板１０３に入力され，回路基板１０３に形成され
た配線回路を経由して，電極１０３ｃに達する。このと
き，図２，図３に示すように，電極１０３ｃは，フィル
ム１０５に形成されている電極１０５ｃ，バンプ１０５
ｂを介して，被測定デバイス２０１に形成されている電
極２０１ａに電気的に接続されている。したがって，周
辺装置から出力された各種電気信号および電源電圧は，
被測定デバイス２０１に供給され，被測定デバイス２０
１は，電気的に駆動されることになる。また，被測定デ
バイス２０１から出力された各種電気信号は，フィルム
１０５に形成されたバンプ１０５ｂおよび電極１０５ｃ
を経由して，電極１０３ｃから回路基板１０３に取り込
まれ，更に周辺装置へ送出されることになる。
【００４５】以上のように第１の実施の形態にかかる半
導体デバイス試験装置ｅ１によれば，従来のＩＣソケッ
ト３のように機械加工によって形成される接触子が存在
しないため，各被測定デバイス２０１に形成されている
複数の電極２０１ａのピッチの狭小化に対応可能とな
る。例えば，電極２０１ａのピッチが０．５ｍｍ以下で
あっても，被測定デバイス２０１に対する機能試験を実
施することが可能である。
【００４６】また，第１の実施の形態にかかる半導体デ
バイス試験装置ｅ１によれば，複数の被測定デバイス２
０１を一括して位置合わせする位置決め板１０７が備え
られているため，従来のように各被測定デバイス２０１
毎にＩＣソケットを用意する必要がない。したがって，
ＩＣソケットにかかるコストが削減されることになる。
さらに，従来，ＩＣソケットのボディ部に占有されてい
た回路基板１０３上の領域を利用することによって，回
路基板１０３に搭載可能な被測定デバイス２０１の個数
が増加し，一度に多数の被測定デバイスの機能試験が可
能となる。
【００４７】（第２の実施の形態）図４は，本発明の第
２の実施の形態にかかる半導体デバイス試験装置ｅ２，
および，各種機能試験のためこの半導体デバイス試験装
置ｅ２に組み込まれた複数の被測定デバイス２０１を示
す断面図である。第２の実施の形態にかかる半導体デバ
イス試験装置ｅ２は，図４に示すように，第１実施の形
態にかかる半導体デバイス試験装置ｅ１に対して，フィ
ルム１０５がプリント基板１１５に置き換えられた構成
を有するものである。
【００４８】各被測定デバイス２０１は，位置決め板１
０７の貫通孔１０７ｂに挿入されており，押さえ板１０
９によって，プリント基板１１５に押さえ付けられてい
る。そして，押さえ板１０９からの圧力を各被測定デバ
イス２０１に対して，均等かつ適正に与えるため，各被
測定デバイス２０１と押さえ板１０９の間には，緩衝材
１１３が備えられている。また，プリント基板１１５
は，押さえ板１０９からの圧力によって回路基板１０３
に押さえ付けられている。
【００４９】被測定デバイス２０１，プリント基板１１
５，および回路基板１０３の接続について，図４を拡大
した図５を用いて説明する。
【００５０】プリント基板１１５の被測定デバイス２０
１側の面には，被測定デバイス２０１の複数の電極２０
１ａに対向する位置にバンプ１１５ｂが形成されてい
る。このバンプ１１５ｂは，電源電圧の供給および各種
電気信号の入出力が可能な端子であって，電解メッキに
よって半球状に形成されたものである。例えば，銅によ
って形成され，表面が金メッキ処理される。その他，こ
れの代わりにエッチングによって突起部を形成するよう
にしてもよい。
【００５１】プリント基板１１５の回路基板１０３側の
面には，回路基板１０３の複数の電極１０３ｃに対向す
る位置に，電極（ランド）１１５ｃが形成されている。
そして，プリント基板１１５の異なる面に形成されたバ
ンプ１１５ｂと電極１１５ｃは，貫通孔１１５ｄを介し
て電気的に接続されている。
【００５２】被測定デバイス２０１の機能試験を行う場
合，周辺装置（図示せず。）から出力された各種電気信
号および電源電圧は，接続端子１０３ａ，１０３ｂから
回路基板１０３に入力され，回路基板１０３に形成され
た配線回路を経由して，電極１０３ｃに達する。このと
き，図４，図５に示すように，電極１０３ｃは，プリン
ト基板１１５に形成されている電極１１５ｃ，バンプ１
１５ｂを介して，被測定デバイス２０１に形成されてい
る電極２０１ａに電気的に接続されている。したがっ
て，周辺装置から出力された各種電気信号および電源電
圧は，被測定デバイス２０１に供給され，被測定デバイ
ス２０１は，電気的に駆動されることになる。また，被
測定デバイス２０１から出力された各種電気信号は，プ
リント基板１１５に形成されたバンプ１１５ｂおよび電
極１１５ｃを経由して，電極１０３ｃから回路基板１０
３に取り込まれ，更に周辺装置へ送出されることにな
る。
【００５３】以上のように第２の実施の形態にかかる半
導体デバイス試験装置ｅ２によれば，第１の実施の形態
にかかる半導体デバイス試験装置ｅ１と同様の効果が得
られる。
【００５４】また，第２の実施の形態にかかる半導体デ
バイス試験装置ｅ２によれば，被測定デバイス２０１と
回路基板１０３との電気的接続のため，プリント基板１
１５が備えられており，フィルム１０５を備える第１の
実施の形態にかかる半導体デバイス試験装置ｅ１に対し
て，コストの低減が図られることになる。
【００５５】（第３の実施の形態）本発明の第３の実施
の形態にかかる半導体デバイス試験装置ｅ３は，図６に
示すように，第２の実施の形態にかかる半導体デバイス
試験装置ｅ２を構成する回路基板１０３，プリント基板
１１５，位置決め板１０７，押さえ板１０９，および緩
衝材１１３を含む構成を有するものである。
【００５６】ただし，第３の実施の形態にかかる半導体
デバイス試験装置ｅ３において，回路基板１０３，プリ
ント基板１１５，および位置決め板１０７は，第１ユニ
ット１２１として一体化されており，押さえ板１０９お
よび緩衝材１１３は，第２ユニット１２２として一体化
されている。
【００５７】被測定デバイス２０１の機能試験を行う場
合，被測定デバイス２０１は，第１ユニット１２１を構
成する位置決め板１０７の貫通孔１０７ｂによって創出
されるデバイス固定部１２１ａに格納される。そして，
被測定デバイス２０１は，第２ユニット１２２によって
押圧され，第１ユニット１２１を構成するプリント基板
１１５に電気的に接続されることになる。また，プリン
ト基板１１５は，予め回路基板１０３と電気的に接続さ
れているため，周辺装置から出力された電気信号および
電源電圧は，被測定デバイス２０１に供給され，被測定
デバイス２０１から出力される電気信号も周辺装置に伝
達されることになる。
【００５８】以上のように，第３の実施の形態にかかる
半導体デバイス試験装置ｅ３によれば，第２の実施の形
態にかかる半導体デバイス試験装置ｅ２と同様な効果が
得られる。
【００５９】さらに，第３の実施の形態にかかる半導体
デバイス試験装置ｅ３は，回路基板１０３，プリント基
板１１５，および位置決め板１０７を一体として成る第
１ユニット１２１，ならびに，押さえ板１０９および緩
衝材１１３を一体として成る第２ユニット１２２から構
成されているため，被測定デバイス２０１を試験する際
に回路基板１０３，プリント基板１１５，位置決め板１
０７，押さえ板１０９，および緩衝材１１３を改めて組
み立てる必要がなく，従来のＩＣソケットを用いた場合
と略同一の手順で被測定デバイスの機能試験を行うこと
が可能となる。したがって，機能試験の効率化が図ら
れ，試験にかかるコスト削減も可能となる。
【００６０】なお，第３の実施の形態にかかる半導体デ
バイス試験装置ｅ３において，プリント基板１１５を第
１の実施の形態にかかる半導体デバイス試験装置ｅ１に
備えられていたフィルム１０５に置き換えることも可能
である。
【００６１】（第４の実施の形態）本発明の第４の実施
の形態にかかる半導体デバイス試験装置ｅ４は，図７に
示すように，回路基板１０３，フィルム１０６，ゴムシ
ート１３１，位置決め板１０７，および押さえ板１０９
を含む構成を有するものである。すなわち，第４の実施
の形態にかかる半導体デバイス試験装置ｅ４は，第１の
実施の形態にかかる半導体デバイス試験装置ｅ１に対し
て，フィルム１０５がフィルム１０６に置き換えられ，
ゴムシート１３１が追加された構成を有するものであ
る。
【００６２】フィルム１０６およびゴムシート１３１
は，それぞれ基準穴１０６ａ，１３１ａを四隅に備えて
おり，位置決め板１０７および押さえ板１０９と共にピ
ン１１１によって回路基板１０３に固定される。
【００６３】なお，図７には，被測定デバイス２０２が
示されている。この被測定デバイス２０２は，前出の被
測定デバイス２０１と同じＣＳＰデバイスであって，さ
らにＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）であ
る。位置決め板１０７は，位置決め部としての複数の貫
通孔１０７ｂを備えており，被測定デバイス２０２の位
置合わせが可能とされている。この貫通孔１０７ｂは，
被測定デバイス２０２の外形に合わせて形成されてい
る。
【００６４】図８は，第４の実施の形態にかかる半導体
デバイス試験装置ｅ４，および，各種機能試験のためこ
の半導体デバイス試験装置ｅ４に組み込まれた複数の被
測定デバイス２０２を示す断面図である。各被測定デバ
イス２０２は，位置決め板１０７の貫通孔１０７ｂに挿
入されており，押さえ板１０９によって，ゴムシート１
３１に押さえ付けされている。そして，押さえ板１０９
からの圧力を各被測定デバイス２０２に対して，均等か
つ適正に与えるため，各被測定デバイス２０２と押さえ
板１０９の間には，緩衝材１１３が備えられている。ま
た，ゴムシート１３１は，押さえ板１０９からの圧力に
よってフィルム１０６に押さえ付けられ，さらに，フィ
ルム１０６は，回路基板１０３に押さえ付けられてい
る。
【００６５】被測定デバイス２０２，ゴムシート１３
１，フィルム１０６，および回路基板１０３の接続につ
いて，図８を拡大した図９を用いて説明する。
【００６６】被測定デバイス２０２は，上述の通りＢＧ
Ａであり，複数の半田ボールが電極２０２ａとして配置
されている。
【００６７】回路基板１０３には，被測定デバイス２０
２の複数の電極２０２ａに対向する位置に複数の電極１
０３ｃが形成されている。
【００６８】フィルム１０６のゴムシート１３１側の面
には，電極１０６ｂが形成されている。フィルム１０６
の回路基板１０３側の面には，回路基板１０３の複数の
電極１０３ｃに対向する位置に，電極１０６ｃが形成さ
れている。そして，フィルム１０６の異なる面に形成さ
れた電極１０６ｂと電極１０６ｃは，貫通孔１０６ｄを
介して電気的に接続されている。
【００６９】ゴムシート１３１は，フィルム１０６の電
極１０６ｂおよび被測定デバイス２０２の電極２０２ａ
に対向する位置に異方性導電ゴム部１３１ｂを備えてい
る。
【００７０】被測定デバイス２０２の機能試験を行う場
合，周辺装置（図示せず。）から出力された各種電気信
号および電源電圧は，接続端子１０３ａ，１０３ｂから
回路基板１０３に入力され，回路基板１０３に形成され
た配線回路を経由して，電極１０３ｃに達する。このと
き，図８，図９に示すように，電極１０３ｃは，フィル
ム１０６に形成されている電極１０６ｃ，電極１０６ｂ
を介して，ゴムシート１３１に埋設されている異方性導
電ゴム部１３１ｂに電気的に接続されている。さらに，
異方性導電ゴム部１３１ｂは，被測定デバイス２０２に
形成されている電極２０２ａに電気的に接続されてい
る。したがって，周辺装置から出力された各種電気信号
および電源電圧は，被測定デバイス２０２に供給され，
被測定デバイス２０２は，電気的に駆動されることにな
る。また，被測定デバイス２０２から出力された各種電
気信号は，ゴムシート１３１に埋設されている異方性導
電ゴム部１３１ｂ，および，フィルム１０６に形成され
た電極１０６ｂ，１０６ｃを経由して，電極１０３ｃか
ら回路基板１０３に取り込まれ，更に周辺装置へ送出さ
れることになる。
【００７１】以上のように第４の実施の形態にかかる半
導体デバイス試験装置ｅ４によれば，従来のＩＣソケッ
ト３のように機械加工によって形成される接触子が存在
しないため，第１の実施の形態にかかる半導体デバイス
試験装置ｅ１と同様に各被測定デバイス２０２に形成さ
れている複数の電極２０２ａのピッチの狭小化に対応可
能となる。例えば，電極２０２ａのピッチが０．５ｍｍ
以下であっても，被測定デバイス２０２に対する機能試
験を実施することが可能である。
【００７２】また，第４の実施の形態にかかる半導体デ
バイス試験装置ｅ４によれば，複数の被測定デバイス２
０２を一括して位置合わせする位置決め板１０７が備え
られているため，従来のように各被測定デバイス２０２
毎にＩＣソケットを用意する必要がない。したがって，
ＩＣソケットにかかるコストが削減されることになる。
さらに，従来，ＩＣソケットのボディ部に占有されてい
た回路基板１０３上の領域を利用することによって，回
路基板１０３に搭載可能な被測定デバイス２０２の個数
が増加し，一度に多数の被測定デバイスの機能試験が可
能となる。
【００７３】ところで，被測定デバイス２０２のような
ＢＧＡの場合，各種機能試験を行う際に，ボール状の電
極の変形に留意する必要がある。この点，第４の実施の
形態にかかる半導体デバイス試験装置ｅ４は，弾力性を
持ちながら厚み方向にのみ電気的な接続が可能なゴムシ
ート１３１を備えているため，被測定デバイス２０２に
形成されている電極２０２ａが変形することはない。そ
して，ゴムシート１３１に備えられた異方性導電ゴム部
１３１ｂは，その弾力性によって，被測定デバイス２０
２に備えられたボール形状の電極２０２ａとより広い面
積で接触することになる。したがって，第４の実施の形
態にかかる半導体デバイス試験装置ｅ４によれば，各被
測定デバイス２０２は，周辺装置と確実に電気的に接続
され，精度の高い機能試験が可能となる。
【００７４】（第５の実施の形態）図１０は，本発明の
第５の実施の形態にかかる半導体デバイス試験装置ｅ
５，および，各種機能試験のためこの半導体デバイス試
験装置ｅ５に組み込まれた複数の被測定デバイス２０２
を示す断面図である。第５の実施の形態にかかる半導体
デバイス試験装置ｅ５は，図１０に示すように，第４実
施の形態にかかる半導体デバイス試験装置ｅ４に対し
て，フィルム１０６がプリント基板１１６に置き換えら
れた構成を有するものである。
【００７５】各被測定デバイス２０２は，位置決め板１
０７の貫通孔１０７ｂに挿入されており，押さえ板１０
９によって，ゴムシート１３１に押さえ付けられてい
る。そして，押さえ板１０９からの圧力を各被測定デバ
イス２０２に対して，均等かつ適正に与えるため，各被
測定デバイス２０２と押さえ板１０９の間には，緩衝材
１１３が備えられている。また，ゴムシート１３１は，
押さえ板１０９からの圧力によってプリント基板１１６
に押さえ付けられ，さらに，プリント基板１１６は，回
路基板１０３に押さえ付けられている。
【００７６】被測定デバイス２０２，ゴムシート１３
１，プリント基板１１６，および回路基板１０３の接続
について，図１０を拡大した図１１を用いて説明する。
【００７７】プリント基板１１６のゴムシート１３１側
の面には，電極１１６ｂが形成されている。プリント基
板１１６の回路基板１０３側の面には，回路基板１０３
の複数の電極１０３ｃに対向する位置に，電極１１６ｃ
が形成されている。そして，プリント基板１１６の異な
る面に形成された電極１１６ｂと電極１１６ｃは，貫通
孔１１６ｄを介して電気的に接続されている。
【００７８】ゴムシート１３１は，プリント基板１１６
の電極１１６ｂおよび被測定デバイス２０２の電極２０
２ａに対向する位置に異方性導電ゴム部１３１ｂを備え
ている。
【００７９】被測定デバイス２０２の機能試験を行う場
合，周辺装置（図示せず。）から出力された各種電気信
号および電源電圧は，接続端子１０３ａ，１０３ｂから
回路基板１０３に入力され，回路基板１０３に形成され
た配線回路を経由して，電極１０３ｃに達する。このと
き，図１０，図１１に示すように，電極１０３ｃは，プ
リント基板１１６に形成されている電極１１６ｃ，電極
１１６ｂを介して，ゴムシート１３１に埋設されている
異方性導電ゴム部１３１ｂに電気的に接続されている。
さらに，異方性導電ゴム部１３１ｂは，被測定デバイス
２０２に形成されている電極２０２ａに電気的に接続さ
れている。したがって，周辺装置から出力された各種電
気信号および電源電圧は，被測定デバイス２０２に供給
され，被測定デバイス２０２は，電気的に駆動されるこ
とになる。また，被測定デバイス２０２から出力された
各種電気信号は，ゴムシート１３１に埋設されている異
方性導電ゴム部１３１ｂ，および，プリント基板１１６
に形成された電極１１６ｂ，１１６ｃを経由して，電極
１０３ｃから回路基板１０３に取り込まれ，更に周辺装
置へ送出されることになる。
【００８０】以上のように第５の実施の形態にかかる半
導体デバイス試験装置ｅ５によれば，第４の実施の形態
にかかる半導体デバイス試験装置ｅ４と同様の効果が得
られる。
【００８１】また，第５の実施の形態にかかる半導体デ
バイス試験装置ｅ５によれば，被測定デバイス２０２と
回路基板１０３との電気的接続のため，プリント基板１
１６が備えられており，フィルム１０６を備える第４の
実施の形態にかかる半導体デバイス試験装置ｅ４に対し
て，コストの低減が図られることになる。
【００８２】（第６の実施の形態）本発明の第６の実施
の形態にかかる半導体デバイス試験装置ｅ６は，図１２
に示すように，第５の実施の形態にかかる半導体デバイ
ス試験装置ｅ５を構成する回路基板１０３，プリント基
板１１６，ゴムシート１３１，位置決め板１０７，押さ
え板１０９，および緩衝材１１３を含む構成を有するも
のである。
【００８３】ただし，第６の実施の形態にかかる半導体
デバイス試験装置ｅ６において，回路基板１０３，プリ
ント基板１１６，ゴムシート１３１，および位置決め板
１０７は，第１ユニット１４１として一体化されてお
り，押さえ板１０９および緩衝材１１３は，第２ユニッ
ト１４２として一体化されている。
【００８４】被測定デバイス２０２の機能試験を行う場
合，被測定デバイス２０２は，第１ユニット１４１を構
成する位置決め板１０７の貫通孔１０７ｂによって創出
されるデバイス固定部１４１ａに格納される。そして，
被測定デバイス２０２は，第２ユニット１４２によって
押圧され，第１ユニット１４１を構成するゴムシート１
３１に電気的に接続されることになる。また，ゴムシー
ト１３１は，予めプリント基板１１６と電気的に接続さ
れており，プリント基板１１６は，予め回路基板１０３
と電気的に接続されている。したがって，周辺装置から
出力された電気信号および電源電圧は，被測定デバイス
２０２に供給され，被測定デバイス２０２から出力され
る電気信号も周辺装置に伝達されることになる。
【００８５】以上のように，第６の実施の形態にかかる
半導体デバイス試験装置ｅ６によれば，第５の実施の形
態にかかる半導体デバイス試験装置ｅ５と同様な効果が
得られる。
【００８６】さらに，第６の実施の形態にかかる半導体
デバイス試験装置ｅ６は，回路基板１０３，プリント基
板１１６，ゴムシート１３１，および位置決め板１０７
を一体として成る第１ユニット１４１，ならびに，押さ
え板１０９および緩衝材１１３を一体として成る第２ユ
ニット１４２から構成されているため，被測定デバイス
２０２を試験する際に回路基板１０３，プリント基板１
１６，ゴムシート１３１，位置決め板１０７，押さえ板
１０９，および緩衝材１１３を改めて組み立てる必要が
なく，従来のＩＣソケットを用いた場合と略同一の手順
で被測定デバイスの機能試験を行うことが可能となる。
したがって，機能試験の効率化が図られ，試験にかかる
コスト削減も可能となる。
【００８７】なお，第６の実施の形態にかかる半導体デ
バイス試験装置ｅ６において，プリント基板１１６を第
４の実施の形態にかかる半導体デバイス試験装置ｅ４に
備えられていたフィルム１０６に置き換えることも可能
である。
【００８８】（第７の実施の形態）本発明の第７の実施
の形態にかかる半導体デバイス試験装置ｅ７は，図１３
に示すように，回路基板３０３，フィルム３０５，位置
決め板３０７，および押さえ板３０９を含む構成を有す
るものである。
【００８９】回路基板３０３は，接続端子３０３ａ，３
０３ｂによって周辺装置（図示せず。）に接続され，各
種電気信号および電源電圧が入出力可能とされている。
例えば，回路基板３０３として多層基板が用いられる。
【００９０】フィルム３０５，位置決め板３０７，およ
び押さえ板３０９は，それぞれ基準穴３０５ａ，３０７
ａ，３０９ａを四隅に備えており，ピン３１１によって
回路基板３０３に固定される。
【００９１】位置決め板３０７は，位置決め部としての
貫通孔３０７ｂを備えており，被測定ウェハ４０１の位
置合わせが可能とされている。この貫通孔３０７ｂは，
被測定ウェハ４０１の外形に合わせて形成されている。
【００９２】押さえ板３０９には，複数の通気用貫通孔
３０９ｂが形成されている。例えば，被測定ウェハ４０
１に対してバーンイン（ｂｕｒｎ−ｉｎ）を行う場合，
被測定ウェハ４０１を循環対流する空気にさらすことが
可能となる。なお，バーンイン以外では，これらの通気
用貫通孔３０９ｂを省略してもよい。
【００９３】第７の実施の形態にかかる半導体デバイス
試験装置ｅ７による各種機能試験の対象となる被測定ウ
ェハ４０１について，図１４を用いて説明する。
【００９４】被測定ウェハ４０１は，樹脂コーティング
されており，最終的には複数のＣＳＰデバイス４１１に
分割されるものである。図１４におけるＣＳＰデバイス
４１１のＡ−Ａ’断面を図１５に示す。デバイスボディ
４１１ａの表面には，複数の電極４１１ｂが備えられて
いる。ここで，各電極４１１ｂは，表面がフラットであ
る，いわゆるランドタイプ（ＬＧＡ）とされている。
【００９５】図１６は，第７の実施の形態にかかる半導
体デバイス試験装置ｅ７，および，各種機能試験のため
この半導体デバイス試験装置ｅ７に組み込まれる直前の
被測定ウェハ４０１の状態を示す断面図である。押さえ
板３０９には，被測定ウェハ４０１に対向する位置に緩
衝材３１３が備えられている。そして，回路基板３０
３，フィルム３０５，および位置決め板３０７は，図１
６に示すように，予め組み立てて一体としておくことが
好ましい。
【００９６】そして，被測定ウェハ４０１は，図１７に
示すように，第７の実施の形態にかかる半導体デバイス
試験装置ｅ７に組み込まれる。被測定ウェハ４０１は，
位置決め板３０７の貫通孔３０７ｂに挿入されており，
押さえ板３０９によって，フィルム３０５に押さえ付け
られている。そして，押さえ板３０９に備えられている
緩衝材３１３によって，押さえ板３０９からの圧力は，
被測定ウェハ４０１に対して，均等かつ適正に与えられ
る。また，フィルム３０５は，押さえ板３０９からの圧
力によって回路基板３０３に押さえ付けられている。
【００９７】被測定ウェハ４０１，フィルム３０５，お
よび回路基板３０３の接続について，図１７を拡大した
図１８を用いて説明する。
【００９８】回路基板３０３には，被測定ウェハ４０１
の複数の電極４１１ｂに対向する位置に複数の電極３０
３ｃが形成されている。
【００９９】フィルム３０５の被測定ウェハ４０１側の
面には，被測定ウェハ４０１の複数の電極４１１ｂに対
向する位置にバンプ３０５ｂが形成されている。このバ
ンプ３０５ｂは，電源電圧の供給および各種電気信号の
入出力が可能な端子であって，電解メッキによって半球
状に形成されたものである。例えば，銅によって形成さ
れ，表面が金メッキ処理される。その他，これの代わり
にエッチングによって突起部を形成するようにしてもよ
い。
【０１００】フィルム３０５の回路基板３０３側の面に
は，回路基板３０３の複数の電極３０３ｃに対向する位
置に，電極（ランド）３０５ｃが形成されている。そし
て，フィルム３０５の異なる面に形成されたバンプ３０
５ｂと電極３０５ｃは，貫通孔３０５ｄを介して電気的
に接続されている。
【０１０１】被測定ウェハ４０１の機能試験を行う場
合，周辺装置（図示せず。）から出力された各種電気信
号および電源電圧は，接続端子３０３ａ，３０３ｂから
回路基板３０３に入力され，回路基板３０３に形成され
た配線回路を経由して，電極３０３ｃに達する。このと
き，図１７，図１８に示すように，電極３０３ｃは，フ
ィルム３０５に形成されている電極３０５ｃ，バンプ３
０５ｂを介して，被測定ウェハ４０１に形成されている
電極４１１ｂに電気的に接続されている。したがって，
周辺装置から出力された各種電気信号および電源電圧
は，被測定ウェハ４０１に供給され，被測定ウェハ４０
１は，電気的に駆動されることになる。また，被測定ウ
ェハ４０１から出力された各種電気信号は，フィルム３
０５に形成されたバンプ３０５ｂおよび電極３０５ｃを
経由して，電極３０３ｃから回路基板３０３に取り込ま
れ，更に周辺装置へ送出されることになる。
【０１０２】以上のように第７の実施の形態にかかる半
導体デバイス試験装置ｅ７によれば，機械加工によって
形成される接触子が存在しないため，被測定ウェハ４０
１に形成されている複数の電極４１１ｂのピッチの狭小
化に対応可能となる。例えば，電極４１１ｂのピッチが
０．５ｍｍ以下であっても，被測定ウェハ４０１に対す
る機能試験を実施することが可能である。
【０１０３】また，第７の実施の形態にかかる半導体デ
バイス試験装置ｅ７によれば，チップに分割することな
くウェハレベルでの各種機能試験が可能となる。したが
って，チップ毎にＩＣソケットを用意する必要がないた
め，ＩＣソケットにかかるコストが削減されることにな
る。
【０１０４】さらに，第７の実施の形態にかかる半導体
デバイス試験装置ｅ７は，樹脂コーティングされたＣＳ
Ｐレベルウェハに対応しており，この半導体デバイス試
験装置ｅ７を従来のテスト／モニタバーンイン装置に組
み込むことで，一括テスト／バーンインが可能となる。
【０１０５】なお，第７の実施の形態にかかる半導体デ
バイス試験装置ｅ７には，フィルム３０５が備えられて
いるが，これに代えてプリント基板を用いてもよい。
【０１０６】（第８の実施の形態）本発明の第８の実施
の形態にかかる半導体デバイス試験装置ｅ８は，図１９
に示すように，回路基板３０３，フィルム３０６，ゴム
シート３３１，位置決め板３０７，および押さえ板３０
９を含む構成を有するものである。すなわち，第８の実
施の形態にかかる半導体デバイス試験装置ｅ８は，第７
の実施の形態にかかる半導体デバイス試験装置ｅ７に対
して，フィルム３０５がフィルム３０６に置き換えら
れ，ゴムシート３３１が追加された構成を有するもので
ある。
【０１０７】フィルム３０６およびゴムシート３３１
は，それぞれ基準穴３０６ａ，３３１ａを四隅に備えて
おり，位置決め板３０７および押さえ板３０９と共にピ
ン３１１によって回路基板３０３に固定される。
【０１０８】位置決め板３０７は，位置決め部としての
貫通孔３０７ｂを備えており，被測定ウェハ４０２の位
置合わせが可能とされている。この貫通孔３０７ｂは，
被測定ウェハ４０２の外形に合わせて形成されている。
【０１０９】第８の実施の形態にかかる半導体デバイス
試験装置ｅ８による各種機能試験の対象となる被測定ウ
ェハ４０２について，図２０を用いて説明する。
【０１１０】被測定ウェハ４０２は，前出の被測定ウェ
ハ４０１と同様に，樹脂コーティングされており，最終
的には複数のＣＳＰデバイス４１２に分割されるもので
ある。図２０におけるＣＳＰデバイス４１２のＢ−Ｂ’
断面を図２１に示す。デバイスボディ４１２ａの表面に
は，複数の電極４１２ｂが備えられている。ここで，各
電極４１２ｂはボールタイプであり，ＣＳＰデバイス４
１２は，ＢＧＡとして構成されている。
【０１１１】図２２は，第８の実施の形態にかかる半導
体デバイス試験装置ｅ８，および，各種機能試験のため
この半導体デバイス試験装置ｅ８に組み込まれる直前の
被測定ウェハ４０２の状態を示す断面図である。押さえ
板３０９には，被測定ウェハ４０２に対向する位置に緩
衝材３１３が備えられている。そして，回路基板３０
３，フィルム３０６，ゴムシート３３１，および位置決
め板３０７は，図２２に示すように，予め組み立てて一
体としておくことが好ましい。
【０１１２】そして，被測定ウェハ４０２は，図２３に
示すように，第８の実施の形態にかかる半導体デバイス
試験装置ｅ８に組み込まれる。被測定ウェハ４０２は，
位置決め板３０７の貫通孔３０７ｂに挿入されており，
押さえ板３０９によって，ゴムシート３３１に押さえ付
けられている。そして，押さえ板３０９に備えられてい
る緩衝材３１３によって，押さえ板３０９からの圧力
は，被測定ウェハ４０２に対して，均等かつ適正に与え
られる。また，ゴムシート３３１は，押さえ板３０９か
らの圧力によってフィルム３０６に押さえ付けられ，さ
らに，フィルム３０６は，回路基板３０３に押さえ付け
られている。
【０１１３】被測定ウェハ４０２，ゴムシート３３１，
フィルム３０６，および回路基板３０３の接続につい
て，図２３を拡大した図２４を用いて説明する。
【０１１４】被測定ウェハ４０２は，上述の通りＢＧＡ
であり，複数の半田ボールが電極４１２ｂとして配置さ
れている。
【０１１５】回路基板３０３には，被測定ウェハ４０２
の複数の電極４１２ｂに対向する位置に複数の電極３０
３ｃが形成されている。
【０１１６】フィルム３０６のゴムシート３３１側の面
には，電極３０６ｂが形成されている。フィルム３０６
の回路基板３０３側の面には，回路基板３０３の複数の
電極３０３ｃに対向する位置に，電極３０６ｃが形成さ
れている。そして，フィルム３０６の異なる面に形成さ
れた電極３０６ｂと電極３０６ｃは，貫通孔３０６ｄを
介して電気的に接続されている。
【０１１７】ゴムシート３３１は，フィルム３０６の電
極３０６ｂおよび被測定ウェハ４０２の電極４１２ｂに
対向する位置に異方性導電ゴム部３３１ｂを備えてい
る。
【０１１８】被測定ウェハ４０２の機能試験を行う場
合，周辺装置（図示せず。）から出力された各種電気信
号および電源電圧は，接続端子３０３ａ，３０３ｂから
回路基板３０３に入力され，回路基板３０３に形成され
た配線回路を経由して，電極３０３ｃに達する。このと
き，図２３，図２４に示すように，電極３０３ｃは，フ
ィルム３０６に形成されている電極３０６ｃ，電極３０
６ｂを介して，ゴムシート３３１に埋設されている異方
性導電ゴム部３３１ｂに電気的に接続されている。さら
に，異方性導電ゴム部３３１ｂは，被測定ウェハ４０２
に形成されている電極４１２ｂに電気的に接続されてい
る。したがって，周辺装置から出力された各種電気信号
および電源電圧は，被測定ウェハ４０２に供給され，被
測定ウェハ４０２は，電気的に駆動されることになる。
また，被測定ウェハ４０２から出力された各種電気信号
は，ゴムシート３３１に埋設されている異方性導電ゴム
部３３１ｂ，および，フィルム３０６に形成された電極
３０６ｂ，３０６ｃを経由して，電極３０３ｃから回路
基板３０３に取り込まれ，更に周辺装置へ送出されるこ
とになる。
【０１１９】以上のように第８の実施の形態にかかる半
導体デバイス試験装置ｅ８によれば，第７に実施の形態
にかかる半導体デバイス試験装置ｅ７と同様の効果が得
られる。
【０１２０】ところで，被測定ウェハ４０２のようなＢ
ＧＡの場合，各種機能試験を行う際に，ボール状の電極
の変形に留意する必要がある。この点，第８の実施の形
態にかかる半導体デバイス試験装置ｅ８は，弾力性を持
ちながら厚み方向にのみ電気的な接続が可能なゴムシー
ト３３１を備えているため，被測定ウェハ４０２に形成
されている電極４１２ｂが変形することはない。そし
て，ゴムシート３３１に備えられた異方性導電ゴム部３
３１ｂは，その弾力性によって，被測定ウェハ４０２に
備えられたボール形状の電極４１２ｂとより広い面積で
接触することになる。したがって，第８の実施の形態に
かかる半導体デバイス試験装置ｅ８によれば，被測定ウ
ェハ４０２は，周辺装置と確実に電気的に接続され，精
度の高い機能試験が可能となる。
【０１２１】なお，第８の実施の形態にかかる半導体デ
バイス試験装置ｅ８には，フィルム３０６が備えられて
いるが，これに代えてプリント基板を用いてもよい。
【０１２２】（第９の実施の形態）本発明の第９の実施
の形態にかかる半導体デバイス試験装置ｅ９は，図２５
に示すように，回路基板５０３，プローブ針５１１，プ
ローブシート５２１，ゴムシート５３１を含む構成を有
するものである。
【０１２３】回路基板５０３は，周辺装置（図示せ
ず。）に接続されており，各種電気信号および電源電圧
が入出力可能とされている。
【０１２４】プローブ針５１１は，タングステンあるい
はベリリウム銅によって構成されている。また，プロー
ブ針５１１において，ゴムシート５３１との接触部５１
１ａは，酸化を防止し良好な接触性を確保するために，
金メッキ５１１が施されている。なお，金メッキ処理
は，接触部５１１ａに限らず，プローブ針５１１全面に
施すようにしてもよい。
【０１２５】プローブシート５２１として，耐熱性のあ
るゴムシートまたはガラス繊維／ポリイミドで形成され
たメンブレンシートが用いられる。そして，プローブ針
５１１は，このプローブシート５２１に埋設されてお
り，図２６に示すように切欠部５１１ｂを備えることに
よってプローブシート５２１からの脱落が防止されてい
る。
【０１２６】ゴムシート５３１は，回路基板５０３に形
成されている複数の電極５０３ａと複数のプローブ針５
１１の接触部５１１ａをそれぞれ電気的に接続する異方
性導電ゴム部５３１ａを備えている。
【０１２７】第９の実施の形態にかかる半導体デバイス
試験装置ｅ９によって各種機能試験が可能な被測定ウェ
ハについて説明する。ここでは一例として，被測定ウェ
ハの一区画に形成されたＩＣチップ６０１を図２７に示
す。このＩＣチップ６０１は，複数のパッド６０１ａを
備えている。通常，パッド６０１ａは，アルミニウムに
よって形成される。また，ＩＣチップ６０１のパッド６
０１ａが形成されている領域を除く全領域（特に，回路
が形成されている領域）は，レジスト膜６０１ｂによっ
て外部の雰囲気から保護されている。
【０１２８】第９の実施の形態にかかる半導体デバイス
試験装置ｅ９を用いてＩＣチップ６０１に対して各種機
能試験を実施する場合，図２８に示すように，各プロー
ブ針５１１を対応するパッド６０１ａに接触させる。上
述のように，パッド６０１ａには，レジスト膜６０１ｂ
が形成されていないため，パッド６０１ａとプローブ針
５１１は，電気的に接続されることになる。
【０１２９】ＩＣチップ６０１の機能試験を行う場合，
周辺装置（図示せず。）から出力された各種電気信号お
よび電源電圧は，回路基板５０３に入力され，回路基板
５０３に形成された配線回路を経由して，電極５０３ａ
に達する。このとき，図２５に示すように，電極５０３
ａは，ゴムシート５３１に備えられている異方性導電ゴ
ム部５３１ａによってプローブ針５１１に電気的に接続
されている。したがって，周辺装置から出力された各種
電気信号および電源電圧は，プローブ針５１１を介し
て，ＩＣチップ６０１に供給され，ＩＣチップ６０１
は，電気的に駆動されることになる。また，ＩＣチップ
６０１から出力された各種電気信号は，プローブ針５１
１およびゴムシート５３１に備えられている異方性導電
ゴム部５３１ａを経由して，電極５０３ａから回路基板
５０３に取り込まれ，更に周辺装置へ送出されることに
なる。
【０１３０】また，例えばＩＣチップ６０１の積層構造
によって各パッドに多少の段差が生じた場合であって
も，その段差は，ゴムシート５３１およびプローブシー
ト５２１によって吸収されるため，各プローブ針５１１
は，ＩＣチップ６０１に形成されているパッド６０１ａ
に対して確実に接触することになる。また，第９の実施
の形態にかかる半導体デバイス試験装置ｅ９を製造する
際に，各プローブ針５１１の先端揃えの精度に関して余
裕を持たせることが可能となる。
【０１３１】以上のように第９の実施の形態にかかる半
導体デバイス試験装置ｅ９によれば，タングステンある
いはベリリウム銅を材料としたプローブ針５１１が備え
られており，このプローブ針５１１が試験対象物に接触
するように構成されているため，従来のプローブカード
１３と同等の接触耐久性が得られる。したがって，半導
体デバイス試験装置ｅ９を半導体デバイスの開発段階に
おける機能試験のみならず，製品検査工程において使用
することも可能となる。
【０１３２】しかも，この半導体デバイス試験装置ｅ９
によれば，プローブ針５１１の先端が試験対象物に対し
て垂直に接触するように構成されているため，試験対象
物のパッドのファインピッチ化（例えば，電極のピッチ
が０．５ｍｍ以下）にも対応可能となる。また，試験対
象物に形成されている全てのパッドに対して一括してプ
ローブ針５１１を接触させることも可能となる。そし
て，プローブ針５１１のプローブシート５２１への埋め
込みについては，自動化によって量産時の製造コストを
低く抑えることも可能である。
【０１３３】また，第９の実施の形態にかかる半導体デ
バイス試験装置ｅ９をウェハレベルテストバーンイン装
置と組み合わせることも可能である。これによって，半
導体デバイスの完成品テストにおけるテスタへの投資を
削減することが可能となり，結果的にテストコスト削減
およびデバイスコストの削減に繋がることになる。
【０１３４】以上，添付図面を参照しながら本発明の好
適な実施の形態について説明したが，本発明はかかる実
施の形態に限定されない。当業者であれば，特許請求の
範囲に記載された技術的思想の範疇内において各種の変
更例または修正例に想到し得ることは明らかであり，そ
れらについても当然に本発明の技術的範囲に属するもの
と了解される。
【０１３５】
【発明の効果】以上説明したように，本発明によれば，
ファインピッチの電極を有する半導体デバイスの試験を
容易かつ低コストで行うことが可能となる。また，半導
体デバイスの試験に対する耐久性を向上させることが可
能となる。さらに，多数の半導体デバイスを一括して試
験することが可能となり，試験の効率化が実現する。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる半導体デバイス試験
装置の構成を示す斜視図である。
【図２】図１の半導体デバイス試験装置の断面図であ
る。
【図３】図２の半導体デバイス試験装置の断面図の拡大
図である。
【図４】第２の実施の形態にかかる半導体デバイス試験
装置の構成を示す断面図である。
【図５】図４の半導体デバイス試験装置の断面図の拡大
図である。
【図６】第３の実施の形態にかかる半導体デバイス試験
装置の構成を示す断面図である。
【図７】第４の実施の形態にかかる半導体デバイス試験
装置の構成を示す斜視図である。
【図８】図７の半導体デバイス試験装置の断面図であ
る。
【図９】図８の半導体デバイス試験装置の断面図の拡大
図である。
【図１０】第５の実施の形態にかかる半導体デバイス試
験装置の構成を示す断面図である。
【図１１】図１０の半導体デバイス試験装置の断面図の
拡大図である。
【図１２】第６の実施の形態にかかる半導体デバイス試
験装置の構成を示す断面図である。
【図１３】第７の実施の形態にかかる半導体デバイス試
験装置の構成を示す斜視図である。
【図１４】図１３の半導体デバイス試験装置によって試
験可能な被測定ウェハを示す平面図である。
【図１５】図１４の被測定ウェハから得られるＣＳＰデ
バイスの断面図である。
【図１６】図１３の半導体デバイス試験装置に対して図
１４の被測定ウェハが組み込まれる直前の状態を示す断
面図である。
【図１７】図１３の半導体デバイス試験装置に対して図
１４の被測定ウェハが組み込まれた状態を示す断面図で
ある。
【図１８】図１７の半導体デバイス試験装置の断面図の
拡大図である。
【図１９】第８の実施の形態にかかる半導体デバイス試
験装置の構成を示す斜視図である。
【図２０】図１９の半導体デバイス試験装置によって試
験可能な被測定ウェハを示す平面図である。
【図２１】図２０の被測定ウェハから得られるＣＳＰデ
バイスの断面図である。
【図２２】図１９の半導体デバイス試験装置に対して図
２０の被測定ウェハが組み込まれる直前の状態を示す断
面図である。
【図２３】図１９の半導体デバイス試験装置に対して図
２０の被測定ウェハが組み込まれた状態を示す断面図で
ある。
【図２４】図２３の半導体デバイス試験装置の断面図の
拡大図である。
【図２５】第９の実施の形態にかかる半導体デバイス試
験装置の構成を示す斜視図である。
【図２６】図２５の半導体デバイス試験装置の断面図の
拡大図である。
【図２７】図２５の半導体デバイス試験装置によって試
験可能なＩＣチップを示す平面図である。
【図２８】図２５の半導体デバイス試験装置に対して図
２７のＩＣチップが接触した状態を示す断面図である。
【図２９】従来の被測定デバイス，ＩＣソケット，およ
び回路基板の接続関係を示す断面図である。
【図３０】図２９の被測定デバイスを電極が形成される
面から見た斜視図である。
【図３１】図２９の被測定デバイスおよびＩＣソケット
が搭載された回路基板を上面から見た平面図である。
【図３２】従来のプローブ針が備えられたプローブカー
ド１３を示す平面図である。
【図３３】図３２のプローブカードに備えられたプロー
ブ針に対してウェハが接触した状態を示す断面図であ
る。
【符号の説明】
１０３：回路基板 １０５：フィルム １０７：位置決め板 １０９：押さえ板 １１３：緩衝材 １１５：プリント基板 １２１：第１ユニット １２２：第２ユニット １３１：ゴムシート １３１ｂ：異方性導電ゴム部 ２０１：被測定デバイス ３０３：回路基板 ３０５：フィルム ３０７：位置決め板 ３０９：押さえ板 ３１３：緩衝材 ３３１：ゴムシート ３３１ｂ：異方性ゴム部 ４０１：被測定ウェハ ５０３：回路基板 ５１１：プローブ針 ５２１：プローブシート ５３１：ゴムシート ５３１ａ：異方性導電ゴム部 ｅ１：半導体デバイス試験装置
【手続補正書】
【提出日】平成１２年５月１５日（２０００．５．１
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【課題を解決するための手段】上記課題を解決するため
に，請求項１によれば，複数の電極を備えた回路基板
と，回路基板の電極と被測定デバイスに形成された電極
との間に設けられるとともに，回路基板の電極と被測定
デバイスに形成された電極との電気的な接続を行う接続
手段と，被測定デバイスの一部を露出させる開口部が形
成された，被測定デバイスを接続手段の方向に押す押さ
え部とを有することを特徴とする，半導体デバイス試験
装置が提供される。かかる構成によれば，被測定デバイ
スは，接続手段を介して回路基板に電気的に接続される
ことになる。回路基板に対して，周辺装置から各種電気
信号を入力することによって，被測定デバイスを駆動さ
せることが可能となり，被測定デバイスから出力された
各種電気信号は，周辺装置に伝達されることになる。ま
た，被測定デバイスの各電極と回路基板の各電極との電
気的接続に関し，接続手段が備えられており，極めて簡
易な装置構成が実現する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】請求項２によれば，前記接続手段は，表裏
面を貫通する導電体が形成された絶縁性フィルムを含む
ように構成される。かかる構成によれば，極めて薄型の
接続手段が実現する。また，湾曲自在とすることが可能
であり，被測定デバイスの各電極と，回路基板の各電極
との電気的な接続が確実化される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】請求項３によれば，前記接続手段は，前記
回路基板上に配置された，表裏を貫通する導電体が形成
された絶縁性フィルムと，前記絶縁性フィルム上に配置
された，導電性弾性体とを含むように構成される。かか
る構成によれば，電気的な接続の際に，被測定デバイス
の各電極に対する接触手段からの圧力が緩和されること
になる。例えば，被測定デバイスの電極が，ボールタイ
プである場合に有効である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】請求項４に記載のように，押さえ部は，被
測定デバイスに接する個所に緩衝材を備えていることを
特徴としている。このように緩衝材を備えることによっ
て，被測定デバイスには，押さえ部からの圧力が，均等
かつ適正に与えられることになる。また，請求項５に記
載のように，被測定デバイスは，個片に分割される前の
半導体ウェハであることを特徴としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】請求項６に記載のように，被測定デバイス
を所定の位置に位置決めする位置決め部をさらに備える
ことが好ましい。例えば，この位置決め部として，被測
定デバイスの形状に応じた貫通部が形成された板状部材
を用いることが可能であり，かかる構成によれば，被測
定デバイスは，極めて簡易な構成で固定されることにな
る。しかも，被測定デバイスを固定するために必要なス
ペースを低減することが可能となる。また，請求項７に
記載のように，回路基板，接続手段，および位置決め部
を一体化するようにしてもよい。かかる構成によれば，
被測定デバイスを試験する際に，回路基板，接続手段，
および位置決め部を組み立てる必要がなく，試験の効率
化が図られる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】請求項８に記載のように，接続手段は，表
裏面を貫通する導電体が形成されたプリント基板である
ことが好ましい。このプリント基板によれば，フィルム
を用いる場合に対して，コストの低減が可能となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA07 AA10 AB01 AC01 AG04 AG07 AG08 AG12 AG16 AH04 2G011 AA02 AA16 AB07 AB08 AC06 AC14 AE03 AF06 2G032 AA00 AB01 AB02 AF02 AK03 AL03 AL11 4M106 AA01 AA02 AA04 BA01 BA14 CA56 DD03 DD04 DD09 DD10 DG25 DJ32 DJ34

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極を備えた１または２以上の半
    導体デバイスを試験する半導体デバイス試験装置であっ
    て，前記半導体デバイスに対応する回路を備え，前記半
    導体デバイスの各電極に対応する複数の電極を備えた回
    路基板と，前記半導体デバイスの各電極と前記回路基板
    の各電極を一対一に電気的に接続する複数の導電部を有
    する接続板と，を備えたことを特徴とする，半導体デバ
    イス試験装置。
  2. 【請求項２】 前記各導電部は，前記接続板に設けられ
    た複数の貫通孔に形成されることを特徴する，請求項１
    に記載の半導体デバイス試験装置。
  3. 【請求項３】 前記接続板と前記半導体デバイスとの間
    には，前記接続板の各導電部と前記半導体デバイスの前
    記各電極とを一対一に電気的に接続する導電性弾性体が
    備えられたことを特徴とする，請求項１に記載の半導体
    デバイス試験装置。
  4. 【請求項４】 さらに，前記半導体デバイスを固定する
    位置決め部を備えたことを特徴とする，請求項１または
    ２に記載の半導体デバイス試験装置。
  5. 【請求項５】 さらに，前記半導体デバイスを固定する
    位置決め部を備えたことを特徴とする，請求項３に記載
    の半導体デバイス試験装置。
  6. 【請求項６】 前記回路基板，前記接続板，および前記
    位置決め部は，一体化されていることを特徴とする，請
    求項４に記載の半導体デバイス試験装置。
  7. 【請求項７】 前記回路基板，前記接続板，前記導電性
    弾性体，および前記位置決め部は，一体化されているこ
    とを特徴とする，請求項５に記載の半導体デバイス試験
    装置。
  8. 【請求項８】 さらに，前記半導体デバイスを前記接続
    板の方向に押す押さえ部を備えたことを特徴とする，請
    求項１，２，３，４，５，６，または７に記載の半導体
    デバイス試験装置。
  9. 【請求項９】 前記押さえ部は，前記半導体デバイスに
    接する箇所に，緩衝材を備えていることを特徴とする，
    請求項８に記載の半導体デバイス試験装置。
  10. 【請求項１０】 前記接続板は，フィルムであることを
    特徴とする，請求項１，２，３，４，５，６，７，８，
    または９に記載の半導体デバイス試験装置。
  11. 【請求項１１】 前記接続板は，プリント基板であるこ
    とを特徴とする，請求項１，２，３，４，５，６，７，
    ８，または９に記載の半導体デバイス試験装置。
  12. 【請求項１２】 前記半導体デバイスは，チップである
    ことを特徴とする，請求項１，２，３，４，５，６，
    ７，８，９，１０，または１１に記載の半導体デバイス
    試験装置。
  13. 【請求項１３】 前記半導体デバイスは，ウェハである
    ことを特徴とする，請求項１，２，３，４，５，６，
    ７，８，９，１０，または１１に記載の半導体デバイス
    試験装置。
  14. 【請求項１４】 複数の電極を備えた１または２以上の
    半導体デバイスを試験する半導体デバイス試験装置であ
    って，前記半導体デバイスの各電極に一対一に対応する
    複数のプローブ針の各尖端部および前記各尖端部の反対
    側の各端部が露出するように，前記複数のプローブ針が
    組み込まれたプローブ針保持部を備えたことを特徴とす
    る，半導体デバイス試験装置。
  15. 【請求項１５】 前記各プローブ針は，前記プローブ針
    保持部の内部に位置する領域に切欠部が形成されること
    を特徴とする，請求項１４に記載の半導体デバイス試験
    装置。
  16. 【請求項１６】 さらに，前記各プローブ針に一対一に
    対応する複数の導電性ゴム部を備えたことを特徴とす
    る，請求項１４または１５に記載の半導体デバイス試験
    装置。
  17. 【請求項１７】 少なくとも，前記各プローブ針の前記
    各導電ゴム部が接触する領域には，金被膜が形成される
    ことを特徴とする，請求項１６に記載の半導体デバイス
    試験装置。
  18. 【請求項１８】 前記半導体デバイスは，チップである
    ことを特徴とする，請求項１４，１５，１６，または１
    ７に記載の半導体デバイス試験装置。
  19. 【請求項１９】 前記半導体デバイスは，ウェハである
    ことを特徴とする，請求項１４，１５，１６，または１
    ７に記載の半導体デバイス試験装置。
JP11066621A 1999-03-12 1999-03-12 半導体デバイス試験装置 Pending JP2000258495A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP11066621A JP2000258495A (ja) 1999-03-12 1999-03-12 半導体デバイス試験装置
US09/434,490 US6407563B2 (en) 1999-03-12 1999-11-05 Semiconductor device test apparatus
TW089104028A TW449847B (en) 1999-03-12 2000-03-07 Semiconductor device testing device
KR1020000011748A KR100741551B1 (ko) 1999-03-12 2000-03-09 반도체 디바이스 시험장치 및 방법
SG200104275-3A SG146414A1 (en) 1999-03-12 2000-03-10 Semiconductor device test apparatus
SG200001387A SG102568A1 (en) 1999-03-12 2000-03-10 Semiconductor device test apparatus
US09/904,663 US6879169B2 (en) 1999-03-12 2001-07-16 Method for manufacturing and batch testing semiconductor devices
US10/279,988 US7262610B2 (en) 1999-03-12 2002-10-25 Method for manufacturing and testing semiconductor devices on a resin-coated wafer
US11/785,644 US7639027B2 (en) 1999-03-12 2007-04-19 Method of testing circuit elements on a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11066621A JP2000258495A (ja) 1999-03-12 1999-03-12 半導体デバイス試験装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000141684A Division JP2001015457A (ja) 2000-01-01 2000-05-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000258495A true JP2000258495A (ja) 2000-09-22

Family

ID=13321155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11066621A Pending JP2000258495A (ja) 1999-03-12 1999-03-12 半導体デバイス試験装置

Country Status (5)

Country Link
US (4) US6407563B2 (ja)
JP (1) JP2000258495A (ja)
KR (1) KR100741551B1 (ja)
SG (2) SG102568A1 (ja)
TW (1) TW449847B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005500688A (ja) * 2001-08-13 2005-01-06 ハネウェル・インターナショナル・インコーポレーテッド 電子デバイスのウェハレベルバーンイン用システム
WO2006075436A1 (ja) * 2005-01-11 2006-07-20 Tokyo Electron Limited 検査用接触構造体及びプローブカード
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法
WO2009113486A1 (ja) * 2008-03-14 2009-09-17 富士フイルム株式会社 プローブカード
JP2009224146A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 異方性導電性部材を有する積層板とその製造方法
JP2009244244A (ja) * 2008-03-14 2009-10-22 Fujifilm Corp プローブカード
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
CN102866318A (zh) * 2012-09-26 2013-01-09 贵州航天计量测试技术研究所 一种片式封装分立器件测试装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
US6462568B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Conductive polymer contact system and test method for semiconductor components
JP2002257898A (ja) * 2001-03-06 2002-09-11 Nec Corp 半導体装置検査用プローブ構造とその製造方法
US7303120B2 (en) * 2001-07-10 2007-12-04 American Express Travel Related Services Company, Inc. System for biometric security using a FOB
KR20030067401A (ko) * 2002-02-08 2003-08-14 정운영 테스트 소켓
US7300173B2 (en) 2004-04-08 2007-11-27 Technology Assessment Group, Inc. Replacement illumination device for a miniature flashlight bulb
US7777430B2 (en) 2003-09-12 2010-08-17 Terralux, Inc. Light emitting diode replacement lamp
US8632215B2 (en) 2003-11-04 2014-01-21 Terralux, Inc. Light emitting diode replacement lamp
US7642791B2 (en) * 2003-11-07 2010-01-05 Intel Corporation Electronic component/interface interposer
US20050164505A1 (en) * 2004-01-26 2005-07-28 Renfro Tim A. Land grid array membrane
WO2006046650A1 (ja) 2004-10-29 2006-05-04 Jsr Corporation ウエハ検査用探針部材、ウエハ検査用プローブカードおよびウエハ検査装置
US7928591B2 (en) 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US20070187844A1 (en) 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7259581B2 (en) * 2005-02-14 2007-08-21 Micron Technology, Inc. Method for testing semiconductor components
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110223695A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110222253A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
TW200745572A (en) * 2006-06-09 2007-12-16 Visera Technologies Co Ltd Manufacturing method of wafer-level testing circuit board, and the structure thereof
MY152599A (en) * 2007-02-14 2014-10-31 Eles Semiconductor Equipment S P A Test of electronic devices at package level using test boards without sockets
EP1959265A1 (en) * 2007-02-16 2008-08-20 Eles Semiconductor Equipment S.P.A. Testing integrated circuits on a wafer with a cartridge leaving exposed a surface thereof
US7863106B2 (en) * 2008-12-24 2011-01-04 International Business Machines Corporation Silicon interposer testing for three dimensional chip stack
JP2011013049A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd 回路試験用治具および回路試験方法
KR101104413B1 (ko) * 2009-09-25 2012-01-16 세크론 주식회사 반도체 소자 테스트용 접속 장치 및 이를 포함하는 테스트 핸들러
JP2013038380A (ja) * 2011-07-08 2013-02-21 Sony Corp テスト回路、集積回路、及び、テスト回路のレイアウト方法
KR20140066281A (ko) * 2012-11-22 2014-06-02 삼성전기주식회사 반도체 모듈 테스트 장치 및 이를 이용한 테스트 방법
DE102013009309A1 (de) * 2013-06-04 2014-12-04 Johnson Electric Germany GmbH & Co. KG Elektrische Schaltungsanordnung mit zumindest einem flexiblen Flächenelement
US9335367B2 (en) 2013-08-27 2016-05-10 International Business Machines Corporation Implementing low temperature wafer test
ITUB20155111A1 (it) * 2015-11-04 2017-05-04 St Microelectronics Srl Dispositivo a semiconduttore e relativo procedimento
WO2017082510A1 (ko) * 2015-11-12 2017-05-18 주식회사 오킨스전자 도전 실리콘 고무 안에 도전 와이어를 포함하는 테스트 소켓, 및 그 제조 방법
DE102015121066B4 (de) * 2015-12-03 2021-10-28 Infineon Technologies Ag Halbleitersubstrat-auf-halbleitersubstrat-package und verfahren zu seiner herstellung
KR101785428B1 (ko) * 2016-04-21 2017-10-16 (주) 마이크로프랜드 반도체소자 테스트소켓
CN106556756B (zh) * 2016-10-20 2019-06-21 北方电子研究院安徽有限公司 一种贴片式电容与电阻的多位老化装置
TWI639206B (zh) 2018-01-16 2018-10-21 中美矽晶製品股份有限公司 用以檢測半導體元件之通孔電極的導通狀態之檢測系統及檢測方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689993A (en) * 1971-07-26 1972-09-12 Texas Instruments Inc Fabrication of semiconductor devices having low thermal inpedance bonds to heat sinks
US4633175A (en) * 1984-11-23 1986-12-30 Avx Corporation Testing method and apparatus for electronic components
JPS641252A (en) 1987-06-24 1989-01-05 Japan Synthetic Rubber Co Ltd Jig for semiconductor element test
EP0355273B1 (en) * 1988-05-18 1994-08-03 Canon Kabushiki Kaisha Probe card, method for measuring part to be measured by use thereof and electrical circuit member
JPH07114227B2 (ja) * 1989-01-07 1995-12-06 三菱電機株式会社 ウエハ試験用探触板
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
JP3087294B2 (ja) * 1989-09-29 2000-09-11 ジェイエスアール株式会社 異方導電性シートの製造方法
JPH03146884A (ja) * 1989-11-02 1991-06-21 Mitsubishi Electric Corp バーンイン装置
US5905382A (en) * 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
CA2073886A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5541524A (en) * 1991-08-23 1996-07-30 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
JPH0555327A (ja) 1991-08-26 1993-03-05 Toshiba Corp 半導体素子のスクリーニング方法
US5279975A (en) * 1992-02-07 1994-01-18 Micron Technology, Inc. Method of testing individual dies on semiconductor wafers prior to singulation
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
KR100248571B1 (ko) * 1992-08-31 2000-03-15 히가시 데쓰로 프로우브 장치
JP3007497B2 (ja) 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JPH0792479B2 (ja) * 1993-03-18 1995-10-09 東京エレクトロン株式会社 プローブ装置の平行度調整方法
US5395253A (en) * 1993-04-29 1995-03-07 Hughes Aircraft Company Membrane connector with stretch induced micro scrub
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3108398B2 (ja) 1993-12-21 2000-11-13 松下電器産業株式会社 プローブカードの製造方法
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
JPH07288271A (ja) 1994-04-19 1995-10-31 Aging Tesuta Kaihatsu Kyodo Kumiai 集積回路用測定電極
JP2978720B2 (ja) * 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
US5567215A (en) * 1994-09-12 1996-10-22 The Babcock & Wilcox Company Enhanced heat exchanger flue gas treatment using steam injection
JPH08148533A (ja) 1994-11-15 1996-06-07 Nec Corp 半導体ウェハの試験装置及び試験方法
US6046598A (en) * 1994-11-18 2000-04-04 Fujitsu Limited Test board and a test method using the same providing improved electrical connection
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5825192A (en) * 1995-07-14 1998-10-20 Tokyo Electron Limited Probe card device used in probing apparatus
JPH0933606A (ja) 1995-07-20 1997-02-07 Shin Etsu Polymer Co Ltd 半導体素子検査用治具
JPH10208A (ja) 1996-06-15 1998-01-06 Dentasu:Kk 入れ歯の歯磨き装置
US5896038A (en) * 1996-11-08 1999-04-20 W. L. Gore & Associates, Inc. Method of wafer level burn-in
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3815835B2 (ja) * 1997-02-18 2006-08-30 本田技研工業株式会社 半導体装置
JP2904193B2 (ja) 1997-06-27 1999-06-14 日本電気株式会社 Ｉｃソケット
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JPH11163066A (ja) * 1997-11-29 1999-06-18 Tokyo Electron Ltd ウエハ試験装置
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP4084498B2 (ja) * 1998-10-27 2008-04-30 松下電器産業株式会社 検査用基板
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
JP3565086B2 (ja) * 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
JP2002093869A (ja) * 2000-09-20 2002-03-29 Mitsubishi Electric Corp バーンイン方法及びバーンイン装置
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US6440771B1 (en) * 2001-03-23 2002-08-27 Eaglestone Partners I, Llc Method for constructing a wafer interposer by using conductive columns
WO2006046650A1 (ja) * 2004-10-29 2006-05-04 Jsr Corporation ウエハ検査用探針部材、ウエハ検査用プローブカードおよびウエハ検査装置
KR101167748B1 (ko) * 2004-11-12 2012-07-23 제이에스알 가부시끼가이샤 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
WO2006123772A1 (ja) * 2005-05-19 2006-11-23 Jsr Corporation ウエハ検査用シート状プローブおよびその応用

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662650B2 (en) 2001-08-13 2010-02-16 Finisar Corporation Providing photonic control over wafer borne semiconductor devices
JP2005510044A (ja) * 2001-08-13 2005-04-14 フィニザー コーポレイション 電子デバイスのウェハレベルバーンインを実施する方法
US8129253B2 (en) 2001-08-13 2012-03-06 Finisar Corporation Providing current control over wafer borne semiconductor devices using trenches
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
JP2005500688A (ja) * 2001-08-13 2005-01-06 ハネウェル・インターナショナル・インコーポレーテッド 電子デバイスのウェハレベルバーンイン用システム
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US7267551B2 (en) 2005-01-11 2007-09-11 Tokyo Electron Limited Inspection contact structure and probe card
US7701234B2 (en) 2005-01-11 2010-04-20 Tokyo Electron Limited Inspection contact structure and probe card
US7719296B2 (en) 2005-01-11 2010-05-18 Tokyo Electron Limited Inspection contact structure and probe card
WO2006075436A1 (ja) * 2005-01-11 2006-07-20 Tokyo Electron Limited 検査用接触構造体及びプローブカード
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法
JP2009244244A (ja) * 2008-03-14 2009-10-22 Fujifilm Corp プローブカード
JP2009224146A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 異方性導電性部材を有する積層板とその製造方法
WO2009113486A1 (ja) * 2008-03-14 2009-09-17 富士フイルム株式会社 プローブカード
CN101971037A (zh) * 2008-03-14 2011-02-09 富士胶片株式会社 探针卡
CN102866318A (zh) * 2012-09-26 2013-01-09 贵州航天计量测试技术研究所 一种片式封装分立器件测试装置
CN102866318B (zh) * 2012-09-26 2015-07-22 贵州航天计量测试技术研究所 一种片式封装分立器件测试装置

Also Published As

Publication number Publication date
KR100741551B1 (ko) 2007-07-20
US7262610B2 (en) 2007-08-28
US6879169B2 (en) 2005-04-12
US6407563B2 (en) 2002-06-18
US7639027B2 (en) 2009-12-29
US20010053170A1 (en) 2001-12-20
US20030076128A1 (en) 2003-04-24
SG102568A1 (en) 2004-03-26
KR20000062792A (ko) 2000-10-25
US20070194802A1 (en) 2007-08-23
SG146414A1 (en) 2008-10-30
US20020030501A1 (en) 2002-03-14
TW449847B (en) 2001-08-11

Similar Documents

Publication Publication Date Title
JP2000258495A (ja) 半導体デバイス試験装置
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
KR20010085477A (ko) 반도체 디바이스 표면 장착용 집적회로 소켓
TWI821332B (zh) 檢查工具及檢查裝置
JPH0529406A (ja) 半導体検査装置
US6566899B2 (en) Tester for semiconductor device
JP2000183483A (ja) 電子部品の検査用基板及びその製造方法並びに電子部品の検査方法
JP2002098736A (ja) 半導体デバイス試験装置
JP2001015457A (ja) 半導体装置の製造方法
JP4408748B2 (ja) 半導体素子の製造方法
JPH09252031A (ja) ウェハテスタ
JPH10177038A (ja) 電子部品の試験用の電気的接続装置
US6367763B1 (en) Test mounting for grid array packages
KR20120060299A (ko) 테스트 소켓
JPH03102848A (ja) 半導体装置のエージング方法
JP2013089464A (ja) Ｉｃソケット
KR200226638Y1 (ko) 테스트 소켓
JP2002181881A (ja) 電子回路装置の測定装置および測定方法
JPH03120474A (ja) プローブカード
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
KR100389227B1 (ko) 평면 실장형 반도체 장치용 검사장치 및 그 검사방법
KR100220916B1 (ko) 반도체 칩 검사용 소켓
JP3978142B2 (ja) 検査用基板
JP2000331764A (ja) Ｉｃソケット
JPH10160788A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001128