JP2002093869A - バーンイン方法及びバーンイン装置 - Google Patents

バーンイン方法及びバーンイン装置

Info

Publication number
JP2002093869A
JP2002093869A JP2000284645A JP2000284645A JP2002093869A JP 2002093869 A JP2002093869 A JP 2002093869A JP 2000284645 A JP2000284645 A JP 2000284645A JP 2000284645 A JP2000284645 A JP 2000284645A JP 2002093869 A JP2002093869 A JP 2002093869A
Authority
JP
Japan
Prior art keywords
temperature
burn
stress
low
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000284645A
Other languages
English (en)
Inventor
Shigehisa Yamamoto
茂久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000284645A priority Critical patent/JP2002093869A/ja
Priority to US09/813,801 priority patent/US6372528B1/en
Publication of JP2002093869A publication Critical patent/JP2002093869A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 メモリセルアレイ部のみならず、周辺回路部
やロジック回路部においてもバーンインの加速化を図る
ことが可能なバーンイン方法及び装置を得る。 【解決手段】 評価対象であるウェハに、高温ストレス
を印加する(ステップSP11)。次に、ウェハに低温
ストレス及び電気ストレスを印加する(ステップSP1
2)。次に、ウェハに所定のストレスを印加したかどう
かを判定する(ステップSP13)。ステップSP13
における判定の結果が「YES」の場合は、ウェハの各
チップ内に故障箇所が発生したか否かを判定する(ステ
ップSP14)。ステップSP14における判定の結
果、故障が発生していると判定されたチップに関して
は、その故障箇所に関して、救済を実施するか否かを判
定する(ステップSP15)。ステップSP15におけ
る判定の結果が「YES」である場合は、その故障箇所
に関して救済を実施する(ステップSP16)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の信
頼性試験を行うためのバーンイン方法及びバーンイン装
置に関し、特に、ウェハの状態で試験を行う、ウェハレ
ベルバーンイン方法及びバーンイン装置に関するもので
ある。
【0002】
【従来の技術】半導体装置のバーンイン試験は、半導体
装置が製品として実際に使用される際の条件よりも高い
電圧ストレス、あるいは高い温度ストレスを半導体装置
に印加して、ストレス印加後の半導体装置の電気的特性
を評価することにより、初期故障が発生している半導体
装置、あるいは特性が正常分布からかけ離れている半導
体装置をスクリーニングするための加速試験である。
【0003】従来は、ウェハテストを実施した後に、ウ
ェハテストに合格した良品チップのアセンブリを行い、
パッケージ(樹脂、セラミック、プラスチック等のパッ
ケージ)に封止されたパッケージ状態で、半導体装置の
バーンイン試験が行われていた。具体的には、パッケー
ジングされた半導体装置をバーンインボード上に多数配
置し、恒温槽中でバーンインストレスを一括して印加す
る。そして、ストレス印加後の各半導体装置の電気的特
性をそれぞれ評価する。
【0004】図19は、従来のバーンイン方法を説明す
るためのフローチャートである。まず、評価対象である
ウェハに高温ストレス及び電気ストレスを印加する(ス
テップSP101)。具体的には、高温炉内にウェハを
投入した状態で電気ストレスを印加するか、あるいは、
ウェハを高温チャック上に載置した状態で外部から電気
ストレスを印加する。
【0005】次に、ウェハに所定のストレスを印加した
かどうかを判定する(ステップSP102)。ステップ
SP102において、ウェハに所定のストレスが印加さ
れていないと判定された場合は、ステップSP101に
戻り、高温ストレス及び電気ストレスの印加を再度実施
する。
【0006】一方、ステップSP102において、ウェ
ハに所定のストレスが印加されたと判定された場合は、
ウェハの各チップ内に故障箇所が発生したか否かを判定
(PASS/FAIL判定)する(ステップSP10
3)。さらに、故障が発生している場合は、その故障箇
所を割り出す。
【0007】ステップSP103におけるPASS/F
AIL判定の結果、故障が発生していると判定されたチ
ップに関しては、その故障箇所に関して、救済を実施す
るか否かを判定する(ステップSP104)。ステップ
SP104における判定の結果が「YES」である場合
は、その故障箇所に関して救済を実施する(ステップS
P105)。
【0008】ステップSP103において「PASS」
と判定されたチップ、及びステップSP105において
救済が実施されたチップに関しては、アセンブリ工程や
パッケージング工程を経て、製品として出荷される。一
方、ステップSP104において「NO」と判定された
チップ(即ち、故障が発生しており、かつ救済が不可能
であるチップ)に関しては、アセンブリ工程等は行わ
ず、不良チップとして処理される。
【0009】図20は、バーンインの評価対象である半
導体記憶装置の構造を模式的に示す上面図である。チッ
プ101は、複数のメモリセルアレイ部102と、周辺
回路部103と、ロジック回路部104とを有してい
る。各メモリセルアレイ部102には、行列状に配置さ
れた複数のメモリセルと、メモリセルアレイの各行ごと
に設けられた複数のワード線と、メモリセルアレイの各
列ごとに設けられた複数のビット線とが形成されてい
る。周辺回路部103には、センスアンプ等の周辺回路
が、複数の配線とともに形成されている。ロジック回路
部104には、ランダムロジック回路が、複数の配線と
ともに形成されている。
【0010】このような半導体記憶装置を対象としてバ
ーンインを効率的に行う手法として、全てのビット線及
び全てのワード線を一斉に選択して、全てのメモリセル
に一括して電気的ストレスを印加する手法(特開平5−
144910号公報)や、全てのビット線及び半分のワ
ード線を一斉に選択して、当該ワード線に繋がるメモリ
セル(全体の半分のメモリセル)に一括して電気的スト
レスを印加する手法(特開平4−756号公報)が提案
されている。このような手法では、メモリセルアレイ部
102においてワード線の選択率が実使用状態よりも向
上され、実使用状態のようにワード線を1本ずつ選択し
てバーンインを行う場合と比較すると、バーンインに要
する時間を短縮することができる。即ち、バーンインの
加速化を図ることができる。
【0011】
【発明が解決しようとする課題】しかしながら、周辺回
路部103の配線やロジック回路部104の配線に関し
ては、構造上、電気的に全ての配線を一括して選択でき
ない部分が存在するため、従来のバーンイン方法では、
周辺回路部103やロジック回路部104においてバー
ンインの加速化を図ることは困難であるという問題があ
った。特に、高温ストレス及び電気ストレスのみを印加
する従来のバーンイン方法では、ロジック回路部104
の配線全体に電気ストレスを印加するためには電気スト
レスの膨大なテストパターンが必要となるため、事実上
バーンインの加速化は不可能であるという問題があっ
た。
【0012】本発明はかかる問題を解決するために成さ
れたものであり、メモリセルアレイ部のみならず、周辺
回路部やロジック回路部においてもバーンインの加速化
を図ることが可能なバーンイン方法及びバーンイン装置
を得ることを目的とするものである。
【0013】
【課題を解決するための手段】この発明のうち請求項1
に記載のバーンイン方法は、(a)評価対象に高温スト
レス及び低温ストレスの一方を印加するステップと、
(b)評価対象に、高温ストレス又は低温ストレスの他
方と、電気ストレスとを印加するステップと、(c)ス
テップ(a)及び(b)よりも後に実行され、評価対象
に故障が発生しているか否かを判定するステップとを備
えるものである。
【0014】また、この発明のうち請求項2に記載のバ
ーンイン方法は、請求項1に記載のバーンイン方法であ
って、ステップ(a)及び(b)は繰り返し実行される
ことを特徴とするものである。
【0015】また、この発明のうち請求項3に記載のバ
ーンイン装置は、評価対象が載置される載置面を有す
る、高温生成部及び低温生成部の一方と、高温生成部及
び低温生成部の一方の載置面に対向して配置され、高温
生成部及び低温生成部の一方に対して相対的に可動な、
高温生成部及び低温生成部の他方と、評価対象に電気ス
トレスを印加するための電気ストレス印加部と、評価対
象に故障が発生しているか否かを判定する評価部とを備
えるものである。
【0016】また、この発明のうち請求項4に記載のバ
ーンイン装置は、請求項3に記載のバーンイン装置であ
って、高温生成部及び低温生成部の他方には、載置面に
対向する一方主面から他方主面に貫通する複数の貫通孔
が形成されていることを特徴とするものである。
【0017】また、この発明のうち請求項5に記載のバ
ーンイン装置は、請求項3に記載のバーンイン装置であ
って、高温生成部及び低温生成部の他方は、評価対象に
対して部分的に温度ストレスを印加することを特徴とす
るものである。
【0018】また、この発明のうち請求項6に記載のバ
ーンイン装置は、請求項3〜5のいずれか一つに記載の
バーンイン装置であって、高温生成部及び低温生成部の
一方及び他方のうちの少なくとも一つを駆動する駆動機
構と、駆動機構を制御する制御部とをさらに備えること
を特徴とするものである。
【0019】また、この発明のうち請求項7に記載のバ
ーンイン装置は、請求項6に記載のバーンイン装置であ
って、制御部に接続され、評価対象に近接して配置され
た温度センサをさらに備えることを特徴とするものであ
る。
【0020】また、この発明のうち請求項8に記載のバ
ーンイン装置は、請求項6又は7に記載のバーンイン装
置であって、電気ストレス印加部は、制御部に接続され
ていることを特徴とするものである。
【0021】
【発明の実施の形態】実施の形態1.図1は、本発明の
実施の形態1に係るバーンイン方法を説明するためのフ
ローチャートである。まず、評価対象であるウェハに、
所定の高温ストレスを印加する(ステップSP11)。
例えば、所定温度に設定された高温炉内にウェハを所定
時間投入するか、あるいは、所定温度に設定された高温
チャック上にウェハを所定時間載置する。
【0022】次に、高温ストレスを印加した後のウェハ
に、所定の低温ストレス及び電気ストレスを印加する
(ステップSP12)。例えば、所定温度に設定された
低温炉内にウェハを投入した状態で電気ストレスを印加
するか、あるいは、所定温度に設定された低温チャック
上にウェハを載置した状態で電気ストレスを印加する。
電気ストレスの印加は、複数のプローブ針を有する周知
のプローブカードを用いて行う。
【0023】次に、ウェハに所定のストレスを印加した
かどうかを判定する(ステップSP13)。例えば、バ
ーンイン装置に試験のステップを予め設定しておき、ス
トレスの印加回数又は印加時間が設定値に達したか否か
によって、所定ストレスの印加が終了したか否かを判定
する。ステップSP13において、ストレスの印加回数
又は印加時間が設定値に達していないと判定された場合
は、ステップSP11,SP12に戻り、温度ストレス
及び電気ストレスの印加を再度実施する。
【0024】一方、ステップSP13において、所定ス
トレスが印加されたと判定された場合は、ウェハの各チ
ップ内に故障箇所が発生したか否かを判定(PASS/
FAIL判定)する(ステップSP14)。かかるPA
SS/FAIL判定は、バーンイン装置が備える評価部
において実行される。具体的には、チップ内に作り込ま
れている回路に外部から電流を印加し、回路内を流れる
電流値を測定することで故障の発生の有無を判定する。
さらに、故障が発生している場合は、その故障箇所を割
り出す。あるいは、上記回路に外部からアドレスデータ
を入力し、その出力結果から故障発生の有無を判定す
る。さらに、故障が発生している場合は、その故障箇所
を割り出す。
【0025】ステップSP14におけるPASS/FA
IL判定の結果、故障が発生していると判定されたチッ
プに関しては、その故障箇所に関して、救済を実施する
か否かを判定する(ステップSP15)。ここで、「救
済」とは、断線等によってある回路が故障している場合
に、その回路を、予め準備しておいた別の同等の回路に
置き換えることを意味する。置き換え用の回路が準備さ
れていない箇所が故障箇所である場合や、置き換え用の
回路を準備していたが、その箇所が故障したチップが多
く、置き換え用の回路を使い果たしてしまった場合等
は、その箇所は救済が不可能であり、救済を実施しない
と判定する。
【0026】救済が可能であるか不可能であるかは、故
障箇所と置き換え用の回路の個数との関係を表すデータ
をバーンイン装置に予め教示しておき、装置がそのデー
タを参照することにより、各故障箇所に関して救済可能
/不可能を自動的に判定する。但し、故障箇所に関する
情報に基づいて、作業者が救済可否の判定を行ってもよ
い。ステップSP15における判定の結果が「YES」
である場合は、その故障箇所に関して救済を実施する
(ステップSP16)。
【0027】ステップSP14において「PASS」と
判定されたチップ、及びステップSP16において救済
が実施されたチップに関しては、アセンブリ工程やパッ
ケージング工程を経て、製品として出荷される。一方、
ステップSP15において「NO」と判定されたチップ
(即ち、故障が発生しており、かつ救済が不可能である
チップ)に関しては、アセンブリ工程等は行わず、不良
チップとして処理される。
【0028】このように本実施の形態1に係るバーンイ
ン方法によれば、高温ストレス及び電気ストレスのみを
印加する従来のバーンイン方法とは異なり、高温ストレ
スを印加した後、低温ストレス及び電気ストレスを印加
することによって、バーンインを行う構成とした。この
ように高温ストレス及び低温ストレスを続けて印加する
ことによって、熱応力に起因する故障の発生を効率的に
加速化することができる。しかも、熱応力は低温ストレ
ス印加時ほど大きいため、大きな内部応力が発生する低
温状態でさらに電気ストレスを印加することで、内部応
力に起因する故障の発生をさらに加速化することがで
き、その結果、スクリーニング効率の向上を図ることが
可能となる。
【0029】また、バーンインストレスとして使用され
る高温ストレス及び低温ストレスは、電気ストレスを均
一に印加することが困難なチップ内の領域(例えば周辺
回路部やロジック回路部)にも均一に印加される。その
ため、印加ストレスの均一性を高めることができ、一度
に広い範囲を対象として、信頼性の高いバーンインを行
うことが可能となる。
【0030】さらに、救済が可能な故障箇所について
は、救済を実施した後にアセンブリ及びパッケージング
を行うことによって良品デバイスとして出荷できるた
め、1枚のウェハあたりの、良品デバイスとして得られ
るチップの個数を増加することができ、歩留まりの向上
に寄与する。
【0031】実施の形態2.本実施の形態2では、上記
実施の形態1に係るバーンイン方法に関して、温度サイ
クルストレスの印加を効率良く実施し得るバーンイン装
置を提案する。
【0032】図2,3は、本発明の実施の形態2に係る
バーンイン装置の構成の一部を模式的に示す側面図であ
る。評価対象であるウェハ1は、所定の低温を生成する
低温生成部(一例として円板状の低温チャック2L)の
ウェハ載置面上に載置されている。低温チャック2L
は、内部に導入された液体窒素、あるいは内部に配置さ
れたペルチェ素子によって、ウェハ1を所定温度に冷却
するものである。また、低温チャック2Lに近接して、
所定の高温を生成する高温生成部(一例として円板状の
高温体3H)が対向配置されている。高温体3Hは、内
部に配置されたヒータによって、所定の高温を生成する
ものである。但し、高温体3Hの代わりに、加熱用のラ
ンプを配置してもよい。低温チャック2L及び高温体3
Hは、少なくともその一方が上下又は左右方向へ駆動さ
れることにより、相対的に可動である。
【0033】上記実施の形態1に係るバーンイン方法の
ステップSP11においてウェハ1に高温ストレスを印
加する際には、図2に示すように、低温チャック2Lと
高温体3Hとを互いに近付ける。これにより、高温体3
Hからの輻射熱によって、低温チャック2Lからの低温
ストレスの印加が相殺されてウェハ1に高温ストレスが
印加される。
【0034】また、上記実施の形態1に係るバーンイン
方法のステップSP12においてウェハ1に低温ストレ
ス及び電気ストレスを印加する際には、低温チャック2
Lと高温体3Hとを互いに遠ざけることにより、低温チ
ャック2Lによってウェハ1に低温ストレスを印加す
る。また、これとともに、図3に示すように、プローブ
カード4の有する複数のプローブ針5をウェハ1に当接
させて、プローブカード4からウェハ1に電気ストレス
を印加する。
【0035】上記実施の形態1に係るバーンイン方法の
ステップSP13における判定の結果が「NO」である
場合に、ウェハ1に高温ストレスと低温ストレスとを繰
り返し印加するためには、上記の動作を繰り返し実行す
ればよい。
【0036】このように本実施の形態2に係るバーンイ
ン装置によれば、低温チャック2L上にウェハ1を載置
しておき、低温チャック2Lと高温体3Hとを互いに近
付けるか遠ざけるかによって、ウェハ1に高温ストレス
を印加するか低温ストレスを印加するかを制御する。従
って、ウェハ1に高温ストレスを印加した後に低温スト
レスを印加するにあたって、ウェハ1を高温チャック上
から低温チャック上に載せ代える必要がないため、ある
いは、ウェハ1を高温炉から低温炉へ搬送する必要がな
いため、バーンインの所要時間を短縮することができ
る。
【0037】実施の形態3.図4は、本発明の実施の形
態3に係るバーンイン装置の構成の一部を模式的に示す
断面図である。本実施の形態3に係る高温体3Hは、図
2に示した上記実施の形態2に係る高温体3Hに、複数
の貫通孔7を設けたものである。貫通孔7は、高温体3
Hの上面から底面(ウェハ1に対向する側の主面)に貫
通して離散的に形成されている。
【0038】上記実施の形態1に係るバーンイン方法の
ステップSP11においてウェハ1に高温ストレスを印
加する際には、図4に示すように、低温チャック2Lと
高温体3Hとを互いに近付けるとともに、窒素や乾燥空
気等の気体8を高温体3Hの上面に吹き付ける。気体8
は貫通孔7を通り抜ける際に高温体3Hによって加熱さ
れて高温の気体8Hとなり、この気体8Hがウェハ1に
吹き付けられる。
【0039】このように本実施の形態3に係るバーンイ
ン装置によれば、高温体3Hからの輻射熱と、高温の気
体8Hの吹き付けとによって、ウェハ1に高温ストレス
を印加することができる。従って、気体8の流量を調整
することによって、ウェハ1に印加する高温ストレスを
制御することが可能となる。
【0040】実施の形態4.図5は、本発明の実施の形
態4に係るバーンイン装置の構成の一部を模式的に示す
側面図である。図2に示した円板状の高温体3Hの代わ
りに、低温チャック2Lに対向する側が尖った三角柱状
の高温体9Hが配置されている。高温体9Hは、高温体
3Hと同様に、内部に配置されたヒータによって所定の
高温を生成するものである。高温体9H及び低温チャッ
ク2Lは、少なくともその一方が上下又は左右方向へ駆
動されることにより、相対的に可動である。
【0041】上記実施の形態1に係るバーンイン方法の
ステップSP11においてウェハ1に高温ストレスを印
加する際には、図5に示すように、低温チャック2Lと
高温体9Hとを互いに近付けた状態で、高温体9Hを左
右方向にスイープする。
【0042】このように本実施の形態4に係るバーンイ
ン装置によれば、円板状の高温体3Hによってウェハ1
の全面を均一に高温にするのではなく、三角柱状の高温
体9Hによってウェハ1の一部を局所的に高温にする。
従って、高温体9Hからの高温ストレスの印加による高
温部と、低温チャック2Lからの低温ストレスの印加に
よる低温部とをウェハ面内に作ることができる。これに
より、ウェハ面内の温度勾配に起因する、応力の偏り
や、配線中のアルミニウム原子等の移動現象を利用して
故障の発生を加速することができ、スクリーニングの効
率化を図ることが可能となる。
【0043】実施の形態5.図6は、本発明の実施の形
態5に係るバーンイン装置の構成の一部を模式的に示す
ブロック図である。バーンイン装置10は、上記実施の
形態2と同様の低温チャック2L及び高温体3Hを備え
ている。本実施の形態5においては、低温チャック2L
が固定配置されている。また、バーンイン装置10は、
高温体3Hを上下(及び必要に応じて左右)方向に駆動
するための駆動機構12と、駆動機構12に接続された
コントローラ11とを備えている。
【0044】上記実施の形態1に係るバーンイン方法の
ステップSP11においてウェハ1に高温ストレスを印
加する際には、駆動機構12は、コントローラ11から
の制御信号S2に基づいて、高温体3Hを下方向に駆動
する。ここでの制御信号S2は、高温体3Hの移動速度
及び高温体3Hの停止位置を制御するための信号であ
る。これにより、図6に示すように低温チャック2Lと
高温体3Hとが互いに近付き、ウェハ1に高温ストレス
が印加される。
【0045】また、上記実施の形態1に係るバーンイン
方法におけるステップSP12を実行する際には、駆動
機構12は、コントローラ11からの制御信号S2に基
づいて、高温体3Hを上方向に駆動する。これにより、
低温チャック2Lと高温体3Hとが互いに遠ざかり、ウ
ェハ1に低温ストレスが印加される。また、これととも
に、外部からウェハ1に電気ストレスを印加する。
【0046】また、図6に示すように、ウェハ1に近接
して低温チャック2L上に温度センサ13をさらに配置
するとともに、温度センサ13、低温チャック2L、及
び高温体3Hをコントローラ11に接続してもよい。コ
ントローラ11は、温度センサ13から温度データD1
を受け取り、制御信号S1,S2を低温チャック2L及
び高温体3Hにそれぞれ入力することにより、低温チャ
ック2L及び高温体3Hの温度をそれぞれ制御する。
【0047】なお、以上の説明では上記実施の形態2に
係るバーンイン装置を基礎として本実施の形態5に係る
バーンイン装置10を構成する例について説明したが、
上記実施の形態3,4に係るバーンイン装置を基礎とし
て、本実施の形態5に係るバーンイン装置10を構成す
ることもできる。
【0048】このように本実施の形態5に係るバーンイ
ン装置10によれば、コントローラ11及び駆動機構1
2によって、高温体3Hの移動速度及び停止位置を制御
する構成としたため、高温体3Hによってウェハ1に印
加される高温ストレスを正確に制御することが可能とな
る。
【0049】また、温度センサ13からの温度データD
1に基づいて、コントローラ11が低温チャック2L及
び高温体3Hの各温度を制御する構成としたため、ウェ
ハ1に印加される低温ストレス及び高温ストレスを所望
の値に制御することが可能となる。
【0050】実施の形態6.図7は、本発明の実施の形
態6に係るバーンイン装置の構成の一部を模式的に示す
ブロック図である。バーンイン装置14は、上記実施の
形態5に係るバーンイン装置10を基礎として、コント
ローラ11によって制御される電気ストレス印加部をさ
らに備えたものである。電気ストレス印加部は、複数の
プローブ針5を有するプローブカード4と、プローブカ
ード4を上下及び左右方向に駆動するための駆動機構1
5とを備えている。駆動機構15はコントローラ11に
接続されている。
【0051】上記実施の形態1に係るバーンイン方法に
おけるステップSP12を実行する際には、駆動機構1
2は、コントローラ11からの制御信号S2に基づいて
高温体3Hを上方向に駆動し、これにより、低温チャッ
ク2Lによってウェハ1に低温ストレスを印加する。ま
た、これとともに駆動機構15は、コントローラ11か
らの制御信号S4に基づいて、プローブ針5がウェハ1
に当接するようにプローブカード4を駆動し、これによ
り、プローブカード4によってウェハ1に電気ストレス
を印加する。ここでの制御信号S4は、プローブカード
4の停止位置を制御するとともに、電気ストレスの印加
命令及びその際のテストパターンをプローブカード4に
与える信号である。制御信号S4は、駆動機構15を介
してプローブカード4に入力される。
【0052】このように本実施の形態6に係るバーンイ
ン装置14によれば、ウェハ1に電気ストレスを印加す
るための電気ストレス印加部の駆動をもコントローラ1
1によって制御する構成としたため、バーンイン装置全
体のシステムとしての制御性を高めることができる。
【0053】実施の形態7.図8〜10は、本発明の実
施の形態7に係るバーンイン装置の構成の一部を模式的
に示すブロック図である。但し、図面の簡略化のため、
図6に示した温度センサ13の記載は省略している。バ
ーンイン装置16は、上記実施の形態2と同様の低温チ
ャック2L及び高温体3Hを備えている。本実施の形態
7においては、高温体3Hが固定配置されている。ま
た、バーンイン装置16は、低温チャック2Lを上下及
び左右方向に駆動するための駆動機構17を備えてい
る。また、バーンイン装置16は、固定配置されたプロ
ーブカード4を有する電気ストレス印加部を備えてい
る。駆動機構17及びプローブカード4は、コントロー
ラ11に接続されている。また、上記実施の形態5と同
様に、温度センサ13(図示しない)、低温チャック2
L、及び高温体3Hは、コントローラ11に接続されて
いる。
【0054】図9を参照して、上記実施の形態1に係る
バーンイン方法のステップSP11においてウェハ1に
高温ストレスを印加する際には、駆動機構17は、コン
トローラ11からの制御信号S2に基づいて、高温体3
Hに近付くように低温チャック2Lを駆動する。ここで
の制御信号S2は、低温チャック2Lの移動速度及び低
温チャック2Lの停止位置を制御するための信号であ
る。これにより、低温チャック2Lと高温体3Hとが互
いに近付き、ウェハ1に高温ストレスが印加される。
【0055】また、図10を参照して、上記実施の形態
1に係るバーンイン方法におけるステップSP12にお
いてウェハ1に低温ストレス及び電気ストレスを印加す
る際には、駆動機構17は、コントローラ11からの制
御信号S2に基づいて、ウェハ1がプローブ針5に当接
するように低温チャック2Lを駆動する。これにより、
低温チャック2Lによってウェハ1に低温ストレスが印
加されるともに、コントローラ11からの制御信号S4
に基づいて、プローブカード4によってウェハ1に電気
ストレスが印加される。ここでの制御信号S4は、電気
ストレスの印加命令及びその際のテストパターンをプロ
ーブカード4に与える信号である。
【0056】なお、以上の説明では上記実施の形態2に
係るバーンイン装置を基礎として本実施の形態7に係る
バーンイン装置16を構成する例について説明したが、
上記実施の形態3,4に係るバーンイン装置を基礎とし
て、本実施の形態7に係るバーンイン装置16を構成す
ることもできる。
【0057】このように本実施の形態7に係るバーンイ
ン装置16によれば、高温体3Hによる高温ストレスの
印加、低温チャック2Lによる低温ストレスの印加、及
びプローブカード4による電気ストレスの印加を、コン
トローラ11によって制御する構成としたため、バーン
イン装置全体のシステムとしての制御性を高めることが
できる。
【0058】実施の形態8.図11は、本発明の実施の
形態8に係るバーンイン方法を説明するためのフローチ
ャートである。まず、評価対象であるウェハに、所定の
低温ストレスを印加する(ステップSP21)。例え
ば、所定温度に設定された低温炉内にウェハを所定時間
投入するか、あるいは、所定温度に設定された低温チャ
ック上にウェハを所定時間載置する。
【0059】次に、低温ストレスを印加した後のウェハ
に、所定の高温ストレス及び電気ストレスを印加する
(ステップSP22)。例えば、所定温度に設定された
高温炉内にウェハを投入した状態で電気ストレスを印加
するか、あるいは、所定温度に設定された高温チャック
上にウェハを載置した状態で電気ストレスを印加する。
【0060】次に、ウェハに所定のストレスを印加した
かどうかを判定する(ステップSP23)。ステップS
P23において「NO」と判定された場合は、ステップ
SP21,SP22に戻り、温度ストレス及び電気スト
レスの印加を再度実施する。一方、ステップSP23に
おいて「YES」と判定された場合は、PASS/FA
IL判定を行う(ステップSP24)。以降は上記実施
の形態1と同様に、救済を実施するか否かの判定(ステ
ップSP25)及び救済の実施(ステップSP26)を
適宜行う。
【0061】このように本実施の形態8に係るバーンイ
ン方法によれば、高温ストレス及び電気ストレスのみを
印加する従来のバーンイン方法とは異なり、低温ストレ
スを印加した後、高温ストレス及び電気ストレスを印加
することによって、バーンインを行う構成とした。この
ように低温ストレス及び高温ストレスを続けて印加する
ことによって、熱応力に起因する故障の発生を効率的に
加速化することができる。しかも、デバイスの故障は高
温ストレス印加時ほど加速されやすいため、高温状態で
さらに電気ストレスを印加することで、熱応力に起因す
る故障の発生をさらに加速化することができ、その結
果、スクリーニング効率の向上を図ることが可能とな
る。
【0062】また、上記実施の形態1に係るバーンイン
方法と同様に、温度ストレスを印加することでバーンイ
ンストレスの均一性を高めることができるとともに、救
済を実施することで歩留まりの向上にも寄与する。
【0063】実施の形態9.本実施の形態9では、上記
実施の形態8に係るバーンイン方法に関して、温度サイ
クルストレスの印加を効率良く実施し得るバーンイン装
置を提案する。
【0064】図12,13は、本発明の実施の形態9に
係るバーンイン装置の構成の一部を模式的に示す側面図
である。ウェハ1は、高温生成部(一例として円板状の
高温チャック2H)のウェハ載置面上に載置されてい
る。高温チャック2Hは、内部に配置されたヒータによ
って、ウェハ1を所定温度に加熱するものである。ま
た、高温チャック2Hに近接して、低温生成部(一例と
して円板状の低温体3L)が対向配置されている。低温
体3Lは、内部に導入された液体窒素、あるいは内部に
配置されたペルチェ素子によって、所定の低温を生成す
るものである。高温チャック2H及び低温体3Lは、少
なくともその一方が上下又は左右方向へ駆動されること
により、相対的に可動である。
【0065】上記実施の形態8に係るバーンイン方法の
ステップSP21においてウェハ1に低温ストレスを印
加する際には、図12に示すように、高温チャック2H
と低温体3Lとを互いに近付ける。これにより、高温チ
ャック2Hからの高温ストレスの印加が相殺されてウェ
ハ1に低温ストレスが印加される。
【0066】また、上記実施の形態8に係るバーンイン
方法のステップSP22においてウェハ1に高温ストレ
ス及び電気ストレスを印加する際には、高温チャック2
Hと低温体3Lとを互いに遠ざけることにより、高温チ
ャック2Hによってウェハ1に高温ストレスを印加す
る。また、これとともに、図13に示すように、プロー
ブカード4の有する複数のプローブ針5をウェハ1に当
接させて、プローブカード4からウェハ1に電気ストレ
スを印加する。
【0067】このように本実施の形態9に係るバーンイ
ン装置によれば、高温チャック2H上にウェハ1を載置
しておき、高温チャック2Hと低温体3Lとを互いに近
付けるか遠ざけるかによって、ウェハ1に低温ストレス
を印加するか高温ストレスを印加するかを制御する。従
って、ウェハ1に低温ストレスを印加した後に高温スト
レスを印加するにあたって、ウェハ1を低温チャック上
から高温チャック上に載せ代える必要がないため、ある
いは、ウェハ1を低温炉から高温炉へ搬送する必要がな
いため、バーンインの所要時間を短縮することができ
る。
【0068】実施の形態10.図14は、本発明の実施
の形態10に係るバーンイン装置の構成の一部を模式的
に示す断面図である。本実施の形態10に係る低温体3
Lは、図12に示した上記実施の形態9に係る低温体3
Lに、複数の貫通孔7を離散的に設けたものである。
【0069】上記実施の形態8に係るバーンイン方法の
ステップSP11においてウェハ1に低温ストレスを印
加する際には、図14に示すように、高温チャック2H
と低温体3Lとを互いに近付けるとともに、窒素や乾燥
空気等の気体8を低温体3Lの上面に吹き付ける。気体
8は貫通孔7を通り抜ける際に低温体3Lによって冷却
されて低温の気体8Lとなり、この気体8Lがウェハ1
に吹き付けられる。
【0070】このように本実施の形態10に係るバーン
イン装置によれば、低温体3Lと低温の気体8Lとによ
って、ウェハ1に低温ストレスを印加することができ
る。従って、気体8の流量を調整することによって、ウ
ェハ1に印加する低温ストレスを制御することが可能と
なる。
【0071】実施の形態11.図15は、本発明の実施
の形態11に係るバーンイン装置の構成の一部を模式的
に示す側面図である。図12に示した円板状の低温体3
Lの代わりに、高温チャック2Hに対向する側が尖った
三角柱状の低温体9Lが配置されている。低温体9L
は、低温体3Lと同様に、内部に導入された液体窒素、
あるいは内部に配置されたペルチェ素子によって、所定
の低温を生成するものである。低温体9L及び高温チャ
ック2Hは、少なくともその一方が上下又は左右方向へ
駆動されることにより、相対的に可動である。
【0072】上記実施の形態8に係るバーンイン方法の
ステップSP21においてウェハ1に低温ストレスを印
加する際には、図15に示すように、高温チャック2H
と低温体9Lとを互いに近付けた状態で、低温体9Lを
左右方向にスイープする。
【0073】このように本実施の形態11に係るバーン
イン装置によれば、円板状の低温体3Lによってウェハ
1の全面を均一に低温にするのではなく、三角柱状の低
温体9Lによってウェハ1の一部を局所的に低温にす
る。従って、低温体9Lからの低温ストレスの印加によ
る低温部と、高温チャック2Hからの高温ストレスの印
加による高温部とをウェハ面内に作ることができる。こ
れにより、ウェハ面内の温度勾配に起因する、応力の偏
りや、配線中のアルミニウム原子等の移動現象を利用し
て故障の発生を加速することができ、スクリーニングの
効率化を図ることが可能となる。
【0074】実施の形態12.図16は、本発明の実施
の形態12に係るバーンイン装置の構成の一部を模式的
に示すブロック図である。バーンイン装置20は、上記
実施の形態9と同様の高温チャック2H及び低温体3L
を備えている。本実施の形態12においては、高温チャ
ック2Hが固定配置されている。また、バーンイン装置
20は、低温体3Lを上下(及び必要に応じて左右)方
向に駆動するための駆動機構12と、駆動機構12に接
続されたコントローラ11とを備えている。
【0075】上記実施の形態8に係るバーンイン方法の
ステップSP21においてウェハ1に低温ストレスを印
加する際には、駆動機構12は、コントローラ11から
の制御信号S2に基づいて、低温体3Lを下方向に駆動
する。これにより、図16に示すように高温チャック2
Hと低温体3Lとが互いに近付き、ウェハ1に低温スト
レスが印加される。
【0076】また、上記実施の形態8に係るバーンイン
方法におけるステップSP22を実行する際には、駆動
機構12は、コントローラ11からの制御信号S2に基
づいて、低温体3Lを上方向に駆動する。これにより、
高温チャック2Hと低温体3Lとが互いに遠ざかり、ウ
ェハ1に高温ストレスが印加される。また、これととも
に、外部からウェハ1に電気ストレスを印加する。
【0077】なお、以上の説明では上記実施の形態9に
係るバーンイン装置を基礎として本実施の形態12に係
るバーンイン装置20を構成する例について説明した
が、上記実施の形態10,11に係るバーンイン装置を
基礎として、本実施の形態12に係るバーンイン装置2
0を構成することもできる。
【0078】このように本実施の形態12に係るバーン
イン装置20によれば、コントローラ11及び駆動機構
12によって、低温体3Lの移動速度及び停止位置を制
御する構成としたため、低温体3Lによってウェハ1に
印加される低温ストレスを正確に制御することが可能と
なる。
【0079】実施の形態13.図17は、本発明の実施
の形態13に係るバーンイン装置の構成の一部を模式的
に示すブロック図である。バーンイン装置21は、上記
実施の形態12に係るバーンイン装置20を基礎とし
て、コントローラ11によって制御される電気ストレス
印加部をさらに備えたものである。上記実施の形態6と
同様に、電気ストレス印加部は、プローブカード4と駆
動機構15とを備えており、駆動機構15はコントロー
ラ11に接続されている。
【0080】上記実施の形態8に係るバーンイン方法に
おけるステップSP22を実行する際には、駆動機構1
2は、コントローラ11からの制御信号S2に基づいて
低温体3Lを上方向に駆動し、これにより、高温チャッ
ク2Hによってウェハ1に高温ストレスを印加する。ま
た、これとともに駆動機構15は、コントローラ11か
らの制御信号S4に基づいて、プローブ針5がウェハ1
に当接するようにプローブカード4を駆動し、これによ
り、プローブカード4によってウェハ1に電気ストレス
を印加する。
【0081】このように本実施の形態13に係るバーン
イン装置21によれば、ウェハ1に電気ストレスを印加
するための電気ストレス印加部の駆動をもコントローラ
11によって制御する構成としたため、バーンイン装置
全体のシステムとしての制御性を高めることができる。
【0082】実施の形態14.図18は、本発明の実施
の形態14に係るバーンイン装置の構成の一部を模式的
に示すブロック図である。但し、図面の簡略化のため、
図16に示した温度センサ13の記載は省略している。
バーンイン装置22は、上記実施の形態9と同様の高温
チャック2H及び低温体3Lを備えている。本実施の形
態14においては、低温体3Lが固定配置されている。
また、バーンイン装置22は、高温チャック2Hを上下
及び左右方向に駆動するための駆動機構17を備えてい
る。また、バーンイン装置22は、固定配置されたプロ
ーブカード4を有する電気ストレス印加部を備えてい
る。駆動機構17及びプローブカード4は、コントロー
ラ11に接続されている。
【0083】上記実施の形態8に係るバーンイン方法の
ステップSP21においてウェハ1に低温ストレスを印
加する際には、駆動機構17は、コントローラ11から
の制御信号S2に基づいて、低温体3Lに近付くように
高温チャック2Hを駆動する。これにより、高温チャッ
ク2Hと低温体3Lとが互いに近付き、ウェハ1に低温
ストレスが印加される。
【0084】また、上記実施の形態8に係るバーンイン
方法におけるステップSP22においてウェハ1に高温
ストレス及び電気ストレスを印加する際には、駆動機構
17は、コントローラ11からの制御信号S2に基づい
て、ウェハ1がプローブ針5に当接するように高温チャ
ック2Hを駆動する。これにより、高温チャック2Hに
よってウェハ1に高温ストレスが印加されるともに、コ
ントローラ11からの制御信号S4に基づいて、プロー
ブカード4によってウェハ1に電気ストレスが印加され
る。
【0085】なお、以上の説明では上記実施の形態9に
係るバーンイン装置を基礎として本実施の形態14に係
るバーンイン装置22を構成する例について説明した
が、上記実施の形態10,11に係るバーンイン装置を
基礎として、本実施の形態14に係るバーンイン装置2
2を構成することもできる。
【0086】このように本実施の形態14に係るバーン
イン装置22によれば、低温体3Lによる低温ストレス
の印加、高温チャック2Hによる高温ストレスの印加、
及びプローブカード4による電気ストレスの印加を、コ
ントローラ11によって制御する構成としたため、バー
ンイン装置全体のシステムとしての制御性を高めること
ができる。
【0087】
【発明の効果】この発明のうち請求項1に係るものによ
れば、高温ストレス及び低温ストレスを続けて印加する
ことによって、熱応力に起因する故障の発生を効率的に
加速することができる。
【0088】また、この発明のうち請求項2に係るもの
によれば、高温ストレス及び低温ストレスを繰り返し印
加することにより、評価対象に対して強いバーンインス
トレスを印加することができる。
【0089】また、この発明のうち請求項3に係るもの
によれば、高温生成部による高温ストレスと、低温生成
部による低温ストレスとを評価対象に印加することによ
って、熱応力に起因する故障の発生を効率的に加速化す
ることができる。
【0090】また、この発明のうち請求項4に係るもの
によれば、気体を高温生成部及び低温生成部の他方の他
方主面に吹き付けることにより、貫通孔を通り抜ける際
に加熱又は冷却された高温又は低温の気体を、評価対象
に吹き付けることができる。
【0091】また、この発明のうち請求項5に係るもの
によれば、高温生成部からの高温ストレスの印加による
高温部と、低温生成部からの低温ストレスの印加による
低温部とを評価対象内に作ることができる。これによ
り、評価対象内の温度勾配に起因する応力の偏り等を利
用して故障の発生を加速することができる。
【0092】また、この発明のうち請求項6に係るもの
によれば、制御部及び駆動機構によって、高温生成部及
び低温生成部の一方及び他方のうちの少なくとも一つの
移動速度及び停止位置を制御できるため、評価対象に印
加される温度ストレスを正確に制御することが可能とな
る。
【0093】また、この発明のうち請求項7に係るもの
によれば、制御部は、温度センサからの温度データに基
づいて、高温生成部及び低温生成部の各温度を制御でき
るため、評価対象に印加される温度ストレスを所望の値
に制御することが可能となる。
【0094】また、この発明のうち請求項8に係るもの
によれば、高温生成部による高温ストレスの印加、低温
生成部による低温ストレスの印加、及び電気ストレス印
加部による電気ストレスの印加は、全て制御部によって
制御されるため、バーンイン装置全体のシステムとして
の制御性を高めることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るバーンイン方法
を説明するためのフローチャートである。
【図2】 本発明の実施の形態2に係るバーンイン装置
の構成の一部を模式的に示す側面図である。
【図3】 本発明の実施の形態2に係るバーンイン装置
の構成の一部を模式的に示す側面図である。
【図4】 本発明の実施の形態3に係るバーンイン装置
の構成の一部を模式的に示す断面図である。
【図5】 本発明の実施の形態4に係るバーンイン装置
の構成の一部を模式的に示す側面図である。
【図6】 本発明の実施の形態5に係るバーンイン装置
の構成の一部を模式的に示すブロック図である。
【図7】 本発明の実施の形態6に係るバーンイン装置
の構成の一部を模式的に示すブロック図である。
【図8】 本発明の実施の形態7に係るバーンイン装置
の構成の一部を模式的に示すブロック図である。
【図9】 本発明の実施の形態7に係るバーンイン装置
の構成の一部を模式的に示すブロック図である。
【図10】 本発明の実施の形態7に係るバーンイン装
置の構成の一部を模式的に示すブロック図である。
【図11】 本発明の実施の形態8に係るバーンイン方
法を説明するためのフローチャートである。
【図12】 本発明の実施の形態9に係るバーンイン装
置の構成の一部を模式的に示す側面図である。
【図13】 本発明の実施の形態9に係るバーンイン装
置の構成の一部を模式的に示す側面図である。
【図14】 本発明の実施の形態10に係るバーンイン
装置の構成の一部を模式的に示す断面図である。
【図15】 本発明の実施の形態11に係るバーンイン
装置の構成の一部を模式的に示す側面図である。
【図16】 本発明の実施の形態12に係るバーンイン
装置の構成の一部を模式的に示すブロック図である。
【図17】 本発明の実施の形態13に係るバーンイン
装置の構成の一部を模式的に示すブロック図である。
【図18】 本発明の実施の形態14に係るバーンイン
装置の構成の一部を模式的に示すブロック図である。
【図19】 従来のバーンイン方法を説明するためのフ
ローチャートである。
【図20】 バーンインの評価対象である半導体記憶装
置の構造を模式的に示す上面図である。
【符号の説明】
1 ウェハ、2L 低温チャック、2H 高温チャッ
ク、3H,9H 高温体、3L,9L 低温体、4 プ
ローブカード、5 プローブ針、7 貫通孔、8,8
H,8L 気体、10,14,16,20〜22 バー
ンイン装置、11コントローラ、12,15,17 駆
動機構、13 温度センサ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 (a)評価対象に高温ストレス及び低温
    ストレスの一方を印加するステップと、 (b)前記評価対象に、前記高温ストレス又は低温スト
    レスの他方と、電気ストレスとを印加するステップと、 (c)前記ステップ(a)及び(b)よりも後に実行さ
    れ、前記評価対象に故障が発生しているか否かを判定す
    るステップとを備えるバーンイン方法。
  2. 【請求項2】 前記ステップ(a)及び(b)は繰り返
    し実行されることを特徴とする、請求項1に記載のバー
    ンイン方法。
  3. 【請求項3】 評価対象が載置される載置面を有する、
    高温生成部及び低温生成部の一方と、 前記高温生成部及び低温生成部の前記一方の前記載置面
    に対向して配置され、前記高温生成部及び低温生成部の
    前記一方に対して相対的に可動な、前記高温生成部及び
    低温生成部の他方と、 前記評価対象に電気ストレスを印加するための電気スト
    レス印加部と、 前記評価対象に故障が発生しているか否かを判定する評
    価部とを備えるバーンイン装置。
  4. 【請求項4】 前記高温生成部及び低温生成部の前記他
    方には、前記載置面に対向する一方主面から他方主面に
    貫通する複数の貫通孔が形成されていることを特徴とす
    る、請求項3に記載のバーンイン装置。
  5. 【請求項5】 前記高温生成部及び低温生成部の前記他
    方は、前記評価対象に対して部分的に温度ストレスを印
    加することを特徴とする、請求項3に記載のバーンイン
    装置。
  6. 【請求項6】 前記高温生成部及び低温生成部の前記一
    方及び前記他方のうちの少なくとも一つを駆動する駆動
    機構と、 前記駆動機構を制御する制御部とをさらに備える、請求
    項3〜5のいずれか一つに記載のバーンイン装置。
  7. 【請求項7】 前記制御部に接続され、前記評価対象に
    近接して配置された温度センサをさらに備える、請求項
    6に記載のバーンイン装置。
  8. 【請求項8】 前記電気ストレス印加部は、前記制御部
    に接続されていることを特徴とする、請求項6又は7に
    記載のバーンイン装置。
JP2000284645A 2000-09-20 2000-09-20 バーンイン方法及びバーンイン装置 Pending JP2002093869A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000284645A JP2002093869A (ja) 2000-09-20 2000-09-20 バーンイン方法及びバーンイン装置
US09/813,801 US6372528B1 (en) 2000-09-20 2001-03-22 Burn-in method and burn-in device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000284645A JP2002093869A (ja) 2000-09-20 2000-09-20 バーンイン方法及びバーンイン装置

Publications (1)

Publication Number Publication Date
JP2002093869A true JP2002093869A (ja) 2002-03-29

Family

ID=18768823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000284645A Pending JP2002093869A (ja) 2000-09-20 2000-09-20 バーンイン方法及びバーンイン装置

Country Status (2)

Country Link
US (1) US6372528B1 (ja)
JP (1) JP2002093869A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
KR100470997B1 (ko) * 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
CA2526467C (en) * 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
US7642800B2 (en) * 2007-08-31 2010-01-05 Himax Technologies Limited Wafer test system wherein period of high voltage stress test of one chip overlaps period of function test of other chip
JP2010027729A (ja) * 2008-07-16 2010-02-04 Elpida Memory Inc プローブ装置及びそれを用いた半導体ウェハの検査方法
US10739397B2 (en) * 2017-05-10 2020-08-11 International Business Machines Corporation Accelerated wafer testing using non-destructive and localized stress
CN109540559A (zh) * 2018-11-27 2019-03-29 上海航天计算机技术研究所 一种适用星上设备的应力综合筛选试验方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5602491A (en) * 1995-03-16 1997-02-11 Motorola, Inc. Integrated circuit testing board having constrained thermal expansion characteristics
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device

Also Published As

Publication number Publication date
US20020039800A1 (en) 2002-04-04
US6372528B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
US11340283B2 (en) Testing device
EP3550313B1 (en) Electronic device inspecting apparatus
US7330041B2 (en) Localizing a temperature of a device for testing
TWI384088B (zh) 半導體裝置之檢查裝置
CN103366762A (zh) 执行磁头在片测试的方法和系统
JP7304722B2 (ja) 温度制御装置、温度制御方法、および検査装置
US11169204B2 (en) Temperature control device, temperature control method, and inspection apparatus
JP2019204871A (ja) 検査装置及び温度制御方法
JP2002093869A (ja) バーンイン方法及びバーンイン装置
US11221358B2 (en) Placement stand and electronic device inspecting apparatus
US20110109337A1 (en) Probe wafer, probe device, and testing system
US20220262661A1 (en) Temperature control device, temperature control method, and inspection apparatus
KR102517505B1 (ko) 온도 제어 장치, 온도 제어 방법, 및 검사 장치
JP2008103528A (ja) 半導体装置の検査方法およびプローブカード
WO2002091006A1 (en) Method for measuring fuse resistance in a fuse array
US20080246499A1 (en) System and method for the electrical contacting of semiconductor devices
JP2007240263A (ja) 半導体集積回路及び動作試験方法
JPH06349909A (ja) プローブ検査装置
JP2000138268A (ja) 半導体回路の検査方法及び検査装置
KR102403093B1 (ko) 시험용 웨이퍼 및 그의 제조 방법
JP2003209148A (ja) 半導体ウェハおよび半導体ウェハの検査方法ならびに半導体装置の製造方法
WO2023047999A1 (ja) 基板載置機構、検査装置、および検査方法
KR101010111B1 (ko) 반도체 메모리 제어 회로
KR20230151885A (ko) 시험 방법 및 제조 방법
KR100992591B1 (ko) 웨이퍼 프로버의 척 플레이트 냉각 장치