TWI384088B - 半導體裝置之檢查裝置 - Google Patents

Description

半導體裝置之檢查裝置

本發明關於一種半導體裝置之檢查裝置，特別是關於進行用於確保製品的可靠性的預燒測試(burn-in test)和進行用於去除不良品的特性測試的檢查裝置。

直至製作完成半導體記憶體IC、系統LSI這樣的半導體裝置的製造程序非常複雜、精密，在所有地方具有產生故障的原因。設計上的問題、檢查上的問題、具有來自用戶的環境、電路結構的使用上的問題等就是這樣。另外，在製造方面，具有產生矽基板、擴散鈍化、佈線電極、支架、封裝、片接法(die bonding)、線結合、密封等的相應故障的原因。

另外，主要的故障模式為表面缺陷(離子污染等)、氧化膜缺陷(針孔)、金屬佈線缺陷、輸出入電路缺陷等。

在用於判斷包括該等故障模式的半導體裝置的測試中，具有用於確保製品的可靠性的預燒測試和用於去除不良品的特性測試(揀選測試)。

在採用預燒裝置的預燒測試中，為了去除初期故障，在例如125℃左右的加熱條件下，對半導體裝置施加額定值或比該額定值高1~2成的電壓，同時按照一定時間使其動作，進行屏蔽處理(screening)。

另外，在採用記憶體測試機的特性測試中，將從高溫(85℃左右)，到低溫(0℃以下)，從最高動作速度到低速動作， 電源電壓的最大和最小等的，各種測試方式的要素組合，檢查半導體裝置是否具有存在於製品的資料表單中的特性。

此處，伴隨半導體裝置的速度的增加，預燒裝置、記憶體測試機這樣的半導體裝置之檢查裝置的價格上漲，半導體裝置的銷售價格中測試成本佔的比例大大增加。

因此，習知有測試預燒裝置，其特徵是預燒裝置的功能和記憶體測試機的一部分功能形成一體，作為半導體裝置的測試成本降低。為了減輕記憶體測試機的負荷，該測試預燒裝置採用預燒裝置，按照與預燒測試並行的方式進行測試速度較慢的長時間測試項目(例如，長週期測試、記憶體單元(cell)之間的干涉測試等)。

此外，作為記載有與半導體裝置之檢查裝置有關的技術文獻，例如，包括日本專利特開2001-349925號公報、特開2003-315405號公報、特開2004-045325號公報等。

在上述習知測試預燒裝置中，作為測試對象的半導體裝置(DUT：Device Under Test)安裝於測試板(Tester Board)上，收納於腔(chamber)內，其與設置於腔外的圖案發生器(PG)、驅動器(DR)、電源等的電子電路(裝置測試手段)耦接。

由此，為了同時對大量的半導體裝置進行測試，必須有大量的控制信號，由於為了將佈線根數抑制在較少程 度，故形成並列佈線，於是印刷電路基板的佈線容量增加，測試速度一般為10MHz左右，即使謀求高速化，也可只到20MHz左右。

於是，雖然測試步驟的效率稍稍提高，但是，沒有充分地促進測試成本的降低。

另一方面，人們還提出透過從包裝位準的預燒，轉到晶圓位準的預燒，統括檢查形成於晶圓上的多個LSI的技術，但是，難以一起地對形成於晶圓上的LSI上的大量的電極和探針進行接觸。

為了解決這樣的問題，人們還考慮形成在半導體裝置的內部具有自己診斷功能的BIST(Built-In Self-Test)的構成，由此，削減探針，降低與電極的觸點數量進行測試，但是，必須要求適合於各種半導體裝置的BIST的裝置。

因此，本發明的目的在於提供可謀求測試成本降低的半導體裝置之檢查裝置。

為了解決上述課題，本發明的半導體裝置之檢查裝置的特徵在於具有：腔；測試板，可收納於腔內；多個插槽(socket)，安裝於測試板的第1主面上，裝載作為測試對象的半導體裝置；多個裝置測試手段，安裝於測試板中與第1主面相反一側的第2主面上，將既定的測試信號輸入於1個或多個半導體裝置，同時根據對應於該測試信號從從半導體裝置輸出的輸出信號，進行半導體裝置的評價；以及，冷卻手段，對裝置測試手段進行冷卻，而在腔內部對裝載 於插槽上的半導體裝置進行加熱，同時透過冷卻手段一邊對裝置測試手段進行冷卻一邊進行半導體裝置的預燒測試和特性測試。

由此，由於可同時進行預燒測試和特性測試，故半導體裝置的測試步驟的效率提高，測試處理能力顯著地提高，從而可謀求半導體裝置的測試成本的降低。

另外，為了解決上述課題，本發明的半導體裝置之檢查裝置的特徵在於具有：腔；測試板，可收納於腔內；多個插槽，安裝於測試板的第1主面，裝載作為測試對象的半導體裝置；裝置測試手段，以與裝載於插槽的半導體裝置一對一的關係夾著測試板的方式設置於該測試板中的與第1主面相反一側的第2主面，將既定的測試信號輸入於半導體裝置，同時根據對應於該測試信號從半導體裝置輸出的輸出信號，進行半導體裝置的評價；以及，冷卻手段，對裝置測試手段進行冷卻，而裝置測試手段包括用於產生輸入到半導體裝置中的波形的波形發生手段；在腔內部對裝載於插槽的半導體裝置進行加熱，同時透過冷卻手段一邊對裝置測試手段進行冷卻一邊進行半導體裝置的預燒測試和特性測試。

由此，由於可同時進行預燒測試和特性測試，故半導體裝置的測試步驟的效率提高，測試處理能力顯著地提高，從而可謀求半導體裝置的測試成本的降低。

另外，由於裝置測試手段和半導體裝置之間的距離可縮短，故過度反應速度增加，可進行高速測試。另外，由 於可抑制測試板上的佈線延伸空間，故可謀求半導體裝置的高密度安裝。

此外，由於構成評價對象的半導體裝置相互隔開，鄰接的半導體裝置的動作雜訊的影響大幅度地降低，故可謀求同時對多個半導體裝置進行測試時的測試時間的縮短。

本發明的較佳形態的特徵在於冷卻手段為放熱基板，其按照與裝置測試手段接觸的方式安裝於測試板，在其內部形成有讓液態冷媒流動的流路。由此，由於可透過節省空間實現冷卻手段，故不會妨礙腔內的空間效率。

另外，為了解決上述課題，本發明的半導體裝置之檢查裝置的特徵在於具有：腔；測試板，可收納於該腔內；多個插槽，安裝於測試板的第1主面，裝載作為測試對象的半導體裝置；多個裝置測試手段，安裝於測試板中與第1主面相反一側的第2主面上，將既定的測試信號輸入於1個或多個半導體裝置中，同時根據對應於該測試信號從半導體裝置輸出的輸出信號，進行半導體裝置的評價；以及，加熱手段，對半導體裝置進行加熱，而在透過加熱手段一邊對裝載於插槽的半導體裝置進行加熱一邊進行預燒測試和特性測試。

由此，由於可同時進行預燒測試和特性測試，故半導體裝置的測試步驟的效率提高，從而測試處理能力顯著地提高，可謀求半導體裝置的測試成本的降低。

此外，為了解決上述課題，本發明的半導體裝置之檢 查裝置的特徵在於具有：腔；測試板，可收納於該腔內；多個插槽，安裝於測試板的第1主面，裝載作為測試對象的半導體裝置；裝置測試手段，以與裝載於插槽的半導體裝置一對一的關係，夾著測試板的方式設置於該測試板中與第1主面相反一側的第2主面，將既定的測試信號輸入半導體裝置中，同時根據對應於該測試信號從半導體裝置輸出的輸出信號，進行半導體裝置的評價；以及，加熱手段，對半導體裝置進行加熱，而裝置測試手段包括產生輸入到半導體裝置的波形的波形發生手段；透過加熱手段一邊對裝載於插槽的半導體裝置進行加熱一邊進行預燒測試和特性測試。

由此，由於可同時進行預燒測試和特性測試，故半導體裝置的測試步驟的效率提高，從而測試處理能力顯著地提高，可謀求半導體裝置的測試成本的降低。

另外，由於裝置測試手段和半導體裝置之間的距離可縮短，故過度反應速度增加，可進行高速測試。另外，由於可抑制測試板上的佈線延伸空間，故可謀求半導體裝置的高密度安裝。

此外，由於作為評價對象的半導體裝置相互隔開，鄰接的半導體裝置的動作雜訊的影響大幅度地降低，故可謀求同時對多個半導體裝置進行測試時的測試時間的縮短。

本發明的較佳形態的特徵在於波形發生手段為圖案發生器和波形發生器中之至少任一者。

本發明的更佳形態的特徵在於裝置測試手段還包括驅 動器，其將產生的波形輸入到半導體裝置。

本發明的又一較佳形態的特徵在於裝置測試手段由單一半導體積體電路裝置構成。

由此，由於裝置測試手段的零件數量抑制為最小，故可實現低成本。另外，安裝於測試板上的零件減少，故用於安裝的成本也抑制為最小。另外，可削減耗電量。

本發明的再一較佳形態的特徵在於插槽以透過連接器而相對於測試板可裝卸的方式設置。

由此，由於可在測試板上自由地裝載與作為檢查對象的半導體裝置的形狀相對應的各種類型的插槽，故測試板具有極高的通用性。

按照本發明，可實現下述的效果。

即，按照本發明，由於作為測試對象的半導體裝置安裝於測試板的第1主面上，具有預燒測試和特性測試這兩者的功能的裝置測試手段安裝於第2主面上，同時透過冷卻手段一邊對裝置測試手段進行冷卻一邊進行預燒測試和特性測試，故可同時進行在習知分別進行的記憶體測試機的評價試驗和預燒裝置的評價試驗。

由此，還在預燒測試的時間內進行特性測試，使半導體裝置的測試步驟的效率提高，測試處理能力顯著提高，故可謀求半導體裝置的測試成本的降低。

另外，由於裝置測試手段和半導體裝置之間的距離可縮短，故過度反應速度增加，可實現高速測試。另外，由於可抑制測試板上的佈線延伸空間，故可謀求半導體裝置 的高密度安裝。

此外，由於作為評價對象的半導體裝置相互隔開，鄰接的半導體裝置的動作雜訊的影響大幅度地減少，故可謀求同時對多個半導體裝置進行測試時的測試時間的縮短。

下面參照圖式，對用於實施本發明的最佳形態進行更具體的描述。此處，在附圖中，同一構件採用相同符號，另外，重複的說明省略。此外，由於此處的說明為實施本發明的最佳形態，故本發明並不限於該形態。

圖1為表示本發明其一個實施形態的半導體裝置之檢查裝置的概念圖，圖2為表示在圖1的半導體裝置之檢查裝置中，收納於腔內的測試板的說明圖，圖3為圖2的測試板的剖視圖，圖4為表示安裝於測試板上的冷卻手段的立體圖，圖5為表示裝載於測試板上的裝置測試手段的功能結構的方塊圖。

像圖1所示的那樣，本實施形態的半導體裝置之檢查裝置10包括腔13，其收納有裝載作為測試對象的半導體裝置(DUT)11的測試板12；主電源(MAIN POWER SUPPLY)14，其用於向腔13內的半導體裝置11供電；以及，作為控制部的主電腦(HOST COMPUTER)15，其進行半導體裝置11的檢查的各種控制。

此處，該主電腦15包括中央處理裝置、輸出入裝置和記憶裝置，中央處理裝置進行檢查程式等的軟體的管理、測試程式的編輯和解釋、檢查的實施控制、周邊裝置的管理、測試結果的資料處理等。另外，輸出入裝置包括鍵盤、 印表機、顯示器等，進行控制命令的輸入、檢查程式的輸出入、測試結果的輸出等處理。另外，記憶裝置包括磁碟裝置、光碟裝置等，進行檢查裝置的系統軟體、檢查程式、檢查結果的資料記憶等。

上述腔13為其內部保持在既定的溫度的恒溫槽，具有按照沿上下方向，以一定間距間隔開的方式，收納例如30~60片左右的裝載有半導體裝置11的測試板12的能力。然後，將像這樣收納的半導體裝置11加熱到例如125℃±3℃。

在表示測試板12的圖2中，中心線的右半部表示第1主面12-1，左半部表示第2主面12-2。

在圖2中，測試板12由形成例如銅的佈線層的玻璃環氧樹脂的疊層基板構成，在其一端，設置有邊緣端子12a，該邊緣端子12a用於與裝置側的邊緣連接器(未圖示)電耦接。另外，測試板12也可由玻璃環氧樹脂以外的坯料構成，佈線層還可由銅以外的材料構成。

在測試板12的第1主面12-1上排列並安裝有裝載半導體裝置11的多個插槽(socket)16。在例如，半導體裝置11採用72個插針的CSP(Chip Size Package)的場合，針對例如，每片測試板12，安裝約200個插槽16。即，可裝載約200個半導體裝置11。

此處，由於習知1片測試板中的器件可裝載數量為120個左右，故在本發明中，可裝載的數量顯著增加，其原因將在後面描述。

在測試板12中與第1主面12-1相反側的第2主面12-2上，夾著測試板12，在插槽16的相反側，以與半導體裝置11一對一的對應關係設置有作為半導體積體電路裝置的裝置測試手段17，該裝置測試手段17在裝載在安裝於第1主面12-1上的插槽16上的半導體裝置11中，輸入既定的測試信號，同時根據對應於該測試信號，從半導體裝置11輸出的輸出信號，進行半導體裝置11的評價。

即，本發明在作為測試對象的半導體裝置11的診斷電路形成於裝置測試手段17的外部，為所謂的BOST(Built -Out Self-Test)。

另外，1個裝置測試手段17也可對應於多個半導體裝置11而設置。另外，裝置測試手段17不為圖示那樣的單一半導體積體電路裝置，也可由多個電子零件，構成該半導體積體電路裝置所具有的功能(具體內容在後面描述)。

像圖3具體所示的那樣，在插槽16上設置有多個插針16a。像前述那樣，在插槽16上安裝作為測試對象的半導體裝置11，半導體裝置11的導線11a按照與插槽16的插針16a接觸的方式安裝。

這樣的插槽16裝載於插槽台20上，按照透過連接器18、19，相對測試板12，可裝卸的方式設置。即，在插槽台20上，安裝有連接器18，該連接器18具有的端子18a與插槽16的插針16a嵌合。另外，在測試板12上安裝有連接器19，該連接器19具有的端子19a與形成於測試板12上的佈線12b接觸並與端子18a嵌合，該連接器19與 連接器18嵌合。

如此一來，若預先使插槽16可相對測試板12裝卸，由於在測試板12上可自由地裝載與作為檢查對象的半導體裝置11的形狀相對應的各種插槽，故就半導體裝置11和測試板12之間的關係來說，具有極高的通用性。

但是，插槽16也可以直接安裝於測試板12上而不能裝卸的方式形成。

另外，像圖示的那樣，測試板12的佈線12b在第2主面12-2側，與作為裝置測試手段17的半導體積體電路裝置的導線17a耦接。

在圖3中，在測試板12上安裝有對裝置測試手段17進行冷卻的放熱基板(冷卻手段)21。

該放熱基板21像圖4所示那樣呈板狀，其按照與裝置測試手段17接觸的方式安裝於測試板12上，採用例如soliton R&D股份有限公司製的熱電路基板。

在圖示的放熱基板21中，2塊板狀的基板重合，在內部，液態冷媒(一般為冷卻水)流動的流路21a在遍及整面的範圍內形成。在放熱基板21中的基本呈直角撓曲的一端，設置用於向流路21a供給液態冷媒的連接器21b；用於回收來自流路21a的液態冷媒的連接器21c。另外，前述的裝置測試手段17按照位於液態冷媒流動的流路21a的方式固定。

此外，在放熱基板21中與測試板12相反的一側，支持板22按照覆蓋放熱基板21的整體的方式安裝於測試板 12上。還有，吾等像下述這樣考慮，即，在支持板22和放熱基板21之間，在裝置測試手段17所在處，嵌入間隔件23，從而確實使放熱基板21與裝置測試手段17接觸，得以充分的冷卻。

還有，半導體裝置11在腔13的內部被加熱到125℃左右，另一方面，透過此種放熱基板21，同樣地將位於腔13內的裝置測試手段17冷卻到例如65℃以下。

再有，對於冷卻手段，只要可對裝置測試手段17進行冷卻，便可以，並不限於本實施形態所提出的放熱基板21。因此，冷媒除液體以外，仍可採用空氣等的氣體，即使在液體用作冷媒的情況下，冷卻手段仍不限於本實施形態所表示的結構。

下面使用圖5，對裝置測試手段17的功能結構進行描述。

像前述的那樣，裝置測試手段17將既定的測試信號輸入到半導體裝置11，同時根據對應於該測試信號從半導體裝置輸出的輸出信號，進行半導體裝置11的評價，其具備有圖案發生器(PATTERN GENERATOR：PG)17-1、驅動器(DRIVER)17-2、比較器(COMPARATOR)17-3、波形發生器(WAVEFORM GENERATOR：WG)17-4、介面(INTERFACE：I/F)17-5、測試引擎(TEST ENGINE)17-6、記憶體(MEMORY)17-7、電源(VOLTAGE REGULATOR)17-8、及電壓．電流測量手段(PARAMETRIC MEASUREMENT UNIT：PMU)17-9。

另外，只要裝置測試手段17具有預燒測試的功能和記憶體測試的功能，則其既可為該等以外的功能結構，也可為只具有它們中的一部分的功能結構。

此處，作為波形發生手段之一的圖案發生器17-1從測試機術語，抽出波形用參數，將波形輸入到驅動器17-2中。

驅動器17-2按照既定的電壓，對從圖案發生器17-1輸入的波形進行緩衝處理，將其輸入到作為測試對象的半導體裝置11。

比較器17-3根據既定的基準電壓為基礎，使來自半導體裝置11的輸出波形為“Hi”、“Low”，將其傳送給測試引擎17-6。

測試引擎17-6將來自比較器17-3的波形與期待值相比較，判斷半導體裝置11的導通(Pass)/截止(Fail)，同時進行與外部控制器的控制。

記憶體17-7記憶如此透過測試引擎17-6判斷的半導體裝置11的導通(Pass)/截止(Fail)的資訊和發生不良的每個測試圖案的位址位置等。另外，在半導體裝置11為記憶體LSI的情況時，進行不良位元(bit)位置的記憶、不良位元(bit)的遮罩處理(mask)、不良位元(bit)數量的實際時間計數、ROM用測試圖案的發生等。

作為波形發生手段的另一個的波形發生器17-4產生正弦波、三角波、矩形波等的任意的類比波形，將其輸入於半導體裝置11中。

介面17-5為主電腦15和裝置測試手段17的介面，具體來說，為串列介面或平行介面。

電源17-8為驅動器17-2的輸入電源和半導體裝置11的輸入電源，供給既定的電壓的電源。

另外，電壓．電流測量單元17-9進行半導體裝置11的動作電流、動作電壓、形成於半導體裝置11上的佈線的開路/短路的測定。

在具有以上的結構的半導體裝置之檢查裝置10中，裝載有半導體裝置11的測試板12收納於腔13內，邊緣端子12a和邊緣連接器嵌合，從裝置測試手段17，對半導體裝置11輸入既定的測試信號。另外，與此同時，將透過加熱器(未圖示)加熱到既定溫度的空氣送入腔13內，將半導體裝置11加熱到例如125℃±3℃左右。另外，對放熱基板21供給液態冷媒，將位於腔13內的裝置測試手段17冷卻到例如65℃以下。然後，對半導體裝置11，進行預燒測試和特性測試。

即，以高於普通使用條件的溫度和高於該條件的電壓，按照一定時間使半導體裝置11動作，加速初期故障的發生(預燒測試)。藉此，去除有引起初期故障的危險的半導體裝置11，所以可確保製品的可靠性。另外，按照與此種預燒測試並行的方式，將測試信號輸入到半導體裝置11中，將其輸出值與期待值進行比較，進行該元件是否良好的判斷，或測定輸出入信號、電源部分的電壓、電流等的類比值(特性測試)。由此，去除不具有所需特性的不良品。

此時，在其與半導體裝置11之間，進行測試信號的輸 出入的裝置測試手段17不須加熱到腔13內的溫度，就可透過放熱基板21冷卻到上述溫度，所以在裝置測試手段17本身中未產生熱應力，而在普通的使用條件下動作。

另外，也可進行預燒測試和特性測試的全部的測試專案，但是例如AC測試等的一部分測試項目亦可利用其他的檢查裝置進行。

如此一來，如果採用本發明的半導體裝置之檢查裝置10，由於作為測試對象的半導體裝置11安裝於測試板12的第1主面12-1，具有預燒測試和特性測試這兩者的功能的裝置測試手段17安裝於測試板12的第2主面12-2，並且透過作為冷卻手段的放熱基板21對裝置測試手段17進行冷卻，同時進行預燒測試和特性測試，故可同時地進行習知分別進行的記憶體測試機的評價試驗和預燒裝置的評價試驗。藉此，在預燒測試的時間內亦進行特性測試，使半導體裝置11的測試步驟的效率提高，測試處理能力顯著提高，從而可謀求半導體裝置11的測試成本的降低。

此外，由於預燒裝置和記憶體測試機這2種裝置合成1台，故可謀求檢查裝置的投資成本的降低。

還有，如果像本實施形態那樣，透過單一的半導體積體電路裝置構成裝置測試手段17，則與裝置測試手段由多個個別零件構成的場合相比較，因為零件數量大大地削減，故可實現低成本。另外，由於零件數量的削減，故安裝於測試板12上的零件減少，用於安裝的成本也可為最小值。另外，可削減耗電量。

而且，如果像本實施形態那樣，按照與作為測試對象的半導體裝置11一對一的關係，以夾著測試板12的方式將裝置測試手段17設置於相反側，則由於裝置測試手段17和半導體裝置11之間的距離可縮短，故即使在為了同時對大量的半導體裝置11進行測試，而必須要求大量的控制信號的情況下，測試板12的佈線容量也不會增加。因此，過度反應速度變快，可進行高速測試。

對於這一點，具體來說，像前述那樣，習知測試率為10MHz左右，而按照本發明，100~200MHz左右可較容易地實現，甚至還可實現作為主電腦的BUS速度的400MHz左右。

另外，如此一來，按照與半導體裝置11一對一的關係，以夾著測試板12的方式將裝置測試手段17設置於相反側，則由於裝置測試手段17和半導體裝置11之間的距離可縮短，故可抑制測試板12上的佈線延伸空間，因而，可在測試板12上安裝更多的插槽16，謀求半導體裝置11的高密度安裝。

此外，由於作為評價對象的半導體裝置相互隔開，鄰接的半導體裝置的動作雜訊的影響大幅度地降低，故可謀求同時對多個半導體裝置進行測試時的測試時間的縮短。

還有，在以上的說明中，將腔13內部加熱到高溫，將半導體裝置11加熱到既定溫度，透過作為冷卻手段的放熱基板21對位於該腔13內的裝置測試手段17進行冷卻，但是，也可使腔13內為常溫，透過例如加熱器等的加熱手 段，對半導體裝置11個別加熱。

但是，特別是在裝置測試手段17由單一的半導體積體電路裝置構成的情況時，由於裝置測試手段17的密度提高及高速動作，故本身發熱量增加，由此，像本實施形態那樣，最好，對裝置測試手段17進行冷卻。

再有，如果無法透過節省空間實現冷卻手段，則由於腔13內的空間的效率受到阻礙，故認為可在本實施形態那樣的液態冷卻方式中，採用將熱量轉移到腔13之外，進行放熱的方式。

本發明半導體裝置之檢查裝置可用於必須預燒測試和特性測試這兩者的測試的各種半導體裝置之檢查，故可將SDRAM、靜態RAM、快閃記憶體、邏輯元件、邏輯．模擬混合裝載元件等各種半導體裝置用作測試對象。

10‧‧‧半導體裝置之檢查裝置

11‧‧‧半導體裝置(DUT)

11a‧‧‧導線

12‧‧‧測試板

12a‧‧‧邊緣端子

12b‧‧‧佈線

12-1‧‧‧第1主面

12-2‧‧‧第2主面

13‧‧‧腔

14‧‧‧主電源

15‧‧‧主電腦

16‧‧‧插槽

16a‧‧‧插針

17‧‧‧裝置測試手段

17a‧‧‧導線

17-1‧‧‧圖案發生器

17-2‧‧‧驅動器

17-3‧‧‧比較器

17-4‧‧‧波形發生器

17-5‧‧‧介面

17-6‧‧‧測試引擎

17-7‧‧‧記憶體

17-8‧‧‧電源

17-9‧‧‧電壓．電流測量單元

18、19‧‧‧連接器

18a、19a‧‧‧端子

20‧‧‧插槽台

21‧‧‧放熱基板(冷卻手段)

21a‧‧‧流路

21b、21c‧‧‧連接器

22‧‧‧支持板

23‧‧‧間隔件

圖1為表示本發明的其一個實施形態的半導體裝置之檢查裝置的概念圖。

圖2為表示在圖1的半導體裝置之檢查裝置中，收納於腔內的測試板的說明圖。

圖3為圖2的測試板的剖視圖。

圖4為表示安裝於測試板上的冷卻手段的立體圖。

圖5為表示裝載於測試板上的裝置測試手段的功能結構的方塊圖。

11‧‧‧半導體裝置(DUT)

11a‧‧‧導線

12‧‧‧測試板

12b‧‧‧佈線

12-1‧‧‧第1主面

12-2‧‧‧第2主面

16‧‧‧插槽

16a‧‧‧插針

17‧‧‧裝置測試手段

17a‧‧‧導線

18、19‧‧‧連接器

18a、19a‧‧‧端子

20‧‧‧插槽台

21‧‧‧放熱基板(冷卻手段)

21a‧‧‧流路

21b、21c‧‧‧連接器

22‧‧‧支持板

23‧‧‧間隔件

Claims (13)

1. 一種半導體裝置之檢查裝置，其特徵在於具有：腔(chamber)；測試板，可收納於上述腔內；插槽(socket)，於上述測試板(Tester Board)的第1主面上安裝有多個該插槽，用於裝載作為測試對象的半導體裝置；裝置測試手段，於上述測試板中與上述第1主面相反一側的第2主面上安裝有多個該裝置測試手段，用於將既定的測試信號輸入於1個或多個上述半導體裝置，同時根據對應於該測試信號從上述半導體裝置輸出的輸出信號，進行上述半導體裝置的評價；以及冷卻手段，對上述裝置測試手段進行冷卻；而在上述腔內部對裝載於上述插槽上的上述半導體裝置進行加熱，同時透過上述冷卻手段一邊對上述裝置測試手段進行冷卻一邊進行上述半導體裝置的預燒測試和特性測試，其中，上述冷卻手段為放熱基板，其按照與上述裝置測試手段接觸的方式安裝於上述測試板，在其內部形成有讓冷媒流動的流路。
2. 一種半導體裝置之檢查裝置，其特徵在於具有：腔；測試板，可收納於上述腔內；插槽，安裝於上述測試板的第1主面安裝有多個該插槽，裝載作為測試對象的半導體裝置；裝置測試手段，以與裝載於上述插槽的上述半導體裝置一對一的關係，夾著上述測試板設置於該測試板中與上述第1主面相反一側的第2主面，將既定的測試信號輸入於上述半導體裝置，同時根據對應於該測試信號從上述 半導體裝置輸出的輸出信號，進行上述半導體裝置的評價；以及冷卻手段，對上述裝置測試手段進行冷卻；而上述裝置測試手段包括用於產生輸入到上述半導體裝置中的波形的波形發生手段；在上述腔內部對裝載於上述插槽的上述半導體裝置進行加熱，同時透過上述冷卻手段一邊對上述裝置測試手段進行冷卻一邊進行上述半導體裝置的預燒測試和特性測試，其中，上述冷卻手段為放熱基板，其按照與上述裝置測試手段接觸的方式安裝於上述測試板，在其內部形成有讓冷媒流動的流路。
3. 一種半導體裝置之檢查裝置，其特徵在於具有：腔；測試板，可收納於該腔內；插槽，於上述測試板的第1主面安裝有多個該插槽，用於裝載作為測試對象的半導體裝置；裝置測試手段，於上述測試板中與上述第1主面相反一側的第2主面上安裝有多個該裝置測試手段，用於將既定的測試信號輸入於1個或多個上述半導體裝置中，同時根據對應於該測試信號從上述半導體裝置輸出的輸出信號，進行上述半導體裝置的評價；冷卻手段，對上述裝置測試手段進行冷卻；以及加熱手段，對上述半導體裝置進行加熱；而在透過上述加熱手段一邊對裝載於上述插槽的上述半導體裝置進行加熱一邊進行預燒測試和特性測試，其中上述冷卻手段為放熱基板，其按照與上述裝置測試手段接觸的方式安裝於上述測試板，在其內部形成有讓冷媒流動的流路。
4. 一種半導體裝置之檢查裝置，其特徵在於具有：腔；測試板，可收納於該腔內；插槽，於上述測試板的第1主面安裝有多個該插槽，用於裝載作為測試對象的半導體裝置；裝置測試手段，以與裝載於上述插槽的半導體裝置一對一的關係，夾著上述測試板設置於該測試板中與上述第1主面相反一側的第2主面，將既定的測試信號輸入上述半導體裝置中，同時根據對應於該測試信號從上述半導體裝置輸出的輸出信號，進行上述半導體裝置的評價；冷卻手段，對上述裝置測試手段進行冷卻；以及加熱手段，對上述半導體裝置進行加熱；而上述裝置測試手段包括產生輸入到上述半導體裝置的波形的波形發生手段；透過上述加熱手段一邊對裝載於上述插槽的上述半導體裝置進行加熱一邊進行預燒測試和特性測試，其中上述冷卻手段為放熱基板，其按照與上述裝置測試手段接觸的方式安裝於上述測試板，在其內部形成有讓冷媒流動的流路。
5. 如申請專利範圍第2項之半導體裝置之檢查裝置，其中，上述波形發生手段為圖案發生器和波形發生器中之至少任一者。
6. 如申請專利範圍第4項之半導體裝置之檢查裝置，其中，上述波形發生手段為圖案發生器和波形發生器中之至少任一者。
7. 如申請專利範圍第1至6項中任一項之半導體裝置之檢查裝置，其中，上述裝置測試手段還包括驅動器，其將 產生的波形輸入到上述半導體裝置。
8. 如申請專利範圍第1至6項中任一項之半導體裝置之檢查裝置，其中，上述裝置測試手段由單一半導體積體電路裝置構成。
9. 如申請專利範圍第7項之半導體裝置之檢查裝置，其中，上述裝置測試手段由單一半導體積體電路裝置構成。
10. 如申請專利範圍第1至6項中任一項之半導體裝置之檢查裝置，其中，上述插槽以透過連接器而相對於上述測試板可裝卸的方式設置。
11. 如申請專利範圍第7項之半導體裝置之檢查裝置，其中，上述插槽以透過連接器而相對於上述測試板可裝卸的方式設置。
12. 如申請專利範圍第8項之半導體裝置之檢查裝置，其中，上述插槽以透過連接器而相對於上述測試板可裝卸的方式設置。
13. 如申請專利範圍第9項之半導體裝置之檢查裝置，其中，上述插槽以透過連接器而相對於上述測試板可裝卸的方式設置。