CN1877341A - 半导体器件的检查装置 - Google Patents

半导体器件的检查装置 Download PDF

Info

Publication number
CN1877341A
CN1877341A CNA2006100833542A CN200610083354A CN1877341A CN 1877341 A CN1877341 A CN 1877341A CN A2006100833542 A CNA2006100833542 A CN A2006100833542A CN 200610083354 A CN200610083354 A CN 200610083354A CN 1877341 A CN1877341 A CN 1877341A
Authority
CN
China
Prior art keywords
mentioned
semiconductor devices
breadboard
test
dimple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100833542A
Other languages
English (en)
Other versions
CN100541206C (zh
Inventor
宫川末晴
池边亮司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
STK Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STK Technology Co Ltd filed Critical STK Technology Co Ltd
Publication of CN1877341A publication Critical patent/CN1877341A/zh
Application granted granted Critical
Publication of CN100541206C publication Critical patent/CN100541206C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明的课题在于提供一种谋求半导体器件的试验成本降低的检查装置。该检查装置包括可接纳于腔内的试验板；凹座，多个凹座安装于试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；器件试验机构，多个器件试验机构安装于试验板中的第2主面上，将规定的试验信号输入半导体器件中，并且根据对应于该试验信号，从半导体器件输出的输出信号，进行半导体器件的评价；对器件试验机构进行冷却的放热基板；在腔内部对装载于凹座上的半导体器件进行加热，并且通过放热基板，对器件试验机构进行冷却，与此同时，进行半导体器件的老化试验(Burn in test)和特性试验。

Description

半导体器件的检查装置
技术领域
本发明涉及半导体器件的检查装置，本发明特别是涉及进行用于确保制品的可靠性的老化试验和进行用于去除不良品的特性试验的检查装置。
背景技术
直至制作完成半导体存储器IC、系统LSI这样的半导体器件的制造工艺非常复杂、精密，在所有地方具有产生故障的原因。设计上的问题、检查上的问题、具有来自用户的环境、电路结构的使用上的问题等就是这样。另外，在制造方面，具有产生硅基板、扩散钝化、布线电极、支架、包装件、小片焊接(die bonding)、线焊、密封等的相应故障的原因。
另外，主要的故障模式为表面缺陷(离子污染等)、氧化膜缺陷(针孔)、金属布线缺陷、输入输出电路缺陷等。
在用于判断包括这些故障模式的半导体器件的试验中，具有用于确保制品的可靠性的老化试验和用于去除不良品的特性试验(拣选试验)。
在采用老化(Burn in)装置的老化试验中，为了去除初始故障，在比如，125℃的加热条件下，对半导体器件施加额定值或比该额定值高1～2成的电压，同时按照一定时间使其动作，进行筛选处理。
另外，在采用存储器试验机的特性试验中，将从高温(85℃)，到低温(0℃或以下)，从最高动作速度到低速动作，电源电压的最大和最小等的，各种试验方式的要素组合，检查半导体器件是否具有位于制品的数据表中的特性。
在这里，伴随半导体器件的速度的增加，老化装置、存储器试验机这样的半导体器件的检查装置的价格上涨，半导体器件的销售价格中试验成本占的比例大大增加。
于是，人们知道有试验老化装置，其中，其半导体器件的试验成本降低，老化装置的功能和存储器试验机的一部分功能形成一体。为了减轻存储器试验机的负荷，该试验老化装置采用老化装置，按照与老化试验并行的方式进行试验速度较慢的长时间试验项目(比如，长循环试验、存储器单元(cell)之间的干涉试验等)。
此外，作为记载有与半导体器件的检查装置有关的技术的文献，比如，包括JP特开2001-349925号文献、JP特开2003-315405号文献、JP特开2004-045325号文献等。
专利文献1：JP特开2001-349925号文献
专利文献2：JP特开2003-315405号文献
专利文献3：JP特开2004-045325号文献
发明内容
在上述过去的试验老化装置中，构成试验对象的半导体器件(DUT：Device Under Test)安装于试验板上，接纳于腔内，其与设置于腔外的图形发生器(PG)、驱动器(DR)、电源等的电子电路(器件试验机构)连接。
由此，为了同时对大量的半导体器件进行试验，必须要求大量的控制信号，由于为了将布线根数抑制在较少程度，形成并列布线，故印刷电路基板的布线容量增加，试验速度一般为10MHz，即使谋求速度的提高，20MHz仍成为界限。
于是，虽然试验步骤的效率稍稍提高，但是，没有充分地促进试验成本的降低。
另一方面，人们还提出通过从包装水平的老化，转到晶片水平的老化，一起检查形成于晶片上的多个LSI的技术，但是，难以一起地对形成于晶片上的LSI上的大量的电极和探头进行接触。
为了解决这样的问题，人们还考虑形成在半导体器件的内部具有自己诊断功能的BIST(Built-In Self-Test)的构成，由此，削减探头，降低与电极的触点数量进行试验，但是，必须要求适合于各种半导体器件的BIST的装置。
因此，本发明的目的在于提供可谋求试验成本降低的半导体器件的检查装置。
为了解决上述课题，本发明的半导体器件的检查装置的特征在于该半导体器件的检查装置包括腔；可接纳于该腔内的试验板；凹座，多个凹座安装于试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；器件试验机构，多个器件试验机构安装于试验板中的与第1主面相反一侧的第2主面上，将规定的试验信号输入1个或多个半导体器件中，并且根据对应于该试验信号，从半导体器件输出的输出信号，进行半导体器件的评价；对器件试验机构进行冷却的冷却机构，在腔内部对装载于凹座上的半导体器件进行加热，并且通过冷却机构，对器件试验机构进行冷却，与此同时，进行半导体器件的老化试验和特性试验。
由此，由于同时进行老化试验和特性试验，故半导体器件的试验步骤的效率提高，试验处理能力显著地提高，可谋求半导体器件的试验成本的降低。
另外，为了解决上述课题，本发明的半导体器件的检查装置的特征在于该半导体器件的检查装置包括腔；可接纳于该腔内的试验板；凹座，多个凹座安装于试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；器件试验机构，该器件试验机构按照以与装载于凹座上的半导体器件1对1的关系，夹持试验板的方式设置于上述试验板中的与第1主面相反一侧的第2主面上，将规定的试验信号输入半导体器件中，并且根据对应于该试验信号，从半导体器件输出的输出信号，进行半导体器件的评价；对器件试验机构进行冷却的冷却机构，上述器件试验机构包括产生输入到半导体器件中的波形的波形发生机构，在腔内部对装载于凹座上的半导体器件进行加热，并且通过冷却机构，对器件试验机构进行冷却，与此同时，进行半导体器件的老化试验和特性试验。
由此，由于同时进行老化试验和特性试验，故半导体器件的试验步骤的效率提高，试验处理能力显著地提高，可谋求半导体器件的试验成本的降低。
另外，由于器件试验机构和半导体器件之间的距离可缩短，故过渡反应速度增加，可进行高速试验。另外，由于可抑制试验板上的布线延伸空间，故可谋求半导体器件的高密度安装。
此外，由于构成评价对象的半导体器件相互隔开，邻接的半导体器件的动作噪音的影响大幅度地降低，故可谋求同时对多个半导体器件进行试验时的试验时间的缩短。
本发明的优选实施例的特征在于冷却机构为放热基板，该放热基板按照与器件试验机构接触的方式安装于试验板上，在其内部形成液态制冷剂流动的流路。
由此，由于可通过节省空间实现冷却机构，故不妨碍腔内的空间效率。
另外，为了解决上述课题，本发明的半导体器件的检查装置的特征在于该半导体器件的检查装置包括腔；可接纳于该腔内的试验板；凹座，多个凹座安装于试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；器件试验机构，多个器件试验机构安装于试验板中的与第1主面相反一侧的第2主面上，将规定的试验信号输入1个或多个半导体器件中，并且根据对应于该试验信号，从半导体器件输出的输出信号，进行半导体器件的评价；对半导体器件进行加热的加热机构；在通过加热机构对装载于凹座上的半导体器件进行加热的同时，进行半导体器件的老化试验和特性试验。
由此，由于同时进行老化试验和特性试验，故半导体器件的试验步骤的效率提高，试验处理能力显著地提高，可谋求半导体器件的试验成本的降低。
此外，为了解决上述课题，本发明的半导体器件的检查装置的特征在于该半导体器件的检查装置包括腔；可接纳于该腔内的试验板；凹座，多个凹座安装于试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；器件试验机构，该器件试验机构按照以与装载于凹座上的半导体器件1对1的关系，夹持试验板的方式设置于上述试验板中的与第1主面相反一侧的第2主面上，将规定的试验信号输入半导体器件中，并且根据对应于该试验信号，从半导体器件输出的输出信号，进行半导体器件的评价；对半导体器件进行加热的加热机构，器件试验机构包括产生输入到半导体器件中的波形的波形发生机构；在通过加热机构对装载于凹座上的半导体器件进行加热的同时，进行半导体器件的老化试验和特性试验。
由此，由于同时进行老化试验和特性试验，故半导体器件的试验步骤的效率提高，试验处理能力显著地提高，可谋求半导体器件的试验成本的降低。
另外，由于器件试验机构和半导体器件之间的距离可缩短，故过渡反应速度增加，可进行高速试验。另外，由于可抑制试验板上的布线延伸空间，故可谋求半导体器件的高密度安装。
此外，由于构成评价对象的半导体器件相互隔开，邻接的半导体器件的动作噪音的影响大幅度地降低，故可谋求同时对多个半导体器件进行试验时的试验时间的缩短。
本发明的优选形式的特征在于上述波形发生机构为图形发生器和波形发生器中的至少任意者。
本发明的还一优选形式的特征在于上述器件试验机构还包括驱动器，该驱动器将产生的波形输入到上述半导体器件中。
本发明的又一优选形式的特征在于器件试验机构由单一半导体集成电路装置构成。
由此，由于器件试验机构的部件数量为最小限，故可实现低成本。另外，安装于试验板上的部件减少，故用于安装的成本也为最小限。另外，可削减耗电量。
本发明的再一优选形式的特征在于凹座按照通过连接器，相对试验板可装卸的方式设置。
由此，由于可在试验板上自由地装载与作为检查对象的半导体器件的形状相对应的各种类型的凹座，故试验板具有极高的通用性。
按照本发明，可实现下述的效果。
即，按照本发明，由于构成试验对象的半导体器件安装于试验板的第1主面上，具有老化试验和特性试验这两者的功能的器件试验机构安装于第2主面上，并且通过冷却机构对器件试验机构进行冷却，与此同时，进行老化试验和特性试验，故可同时进行在过去分别进行的存储器试验机的评价试验和老化装置的评价试验。
由此，还在老化试验的时间内进行特性试验，使半导体器件的试验步骤的效率提高，试验处理能力显著提高，可谋求半导体器件的试验成本的降低。
另外，由于器件试验机构和半导体器件之间的距离可缩短，故过渡反应速度增加，可实现高速试验。另外，由于可抑制试验板上的布线延伸空间，故可谋求半导体器件的高密度安装。
此外，由于作为评价对象的半导体器件相互隔开，邻接的半导体器件的动作噪音的影响大幅度地减少，故可谋求同时对多个半导体器件进行试验时的试验时间的缩短。
附图说明
图1为表示本发明的一个实施例的半导体器件的检查装置的概念图；
图2为表示在图1的半导体器件的检查装置中，接纳于腔内的试验板的说明图；
图3为图2的试验板的剖视图；
图4为表示安装于试验板上的冷却机构的透视图；
图5为表示装载于试验板上的器件试验机构的功能结构的方框图。
具体实施方式
下面参照附图，对用于实施本发明的优选形式进行更具体的描述。在这里，在附图中，同一部件采用相同标号，另外，重复的说明省略。此外，由于在这里的说明为实施本发明的优选形式，故本发明并不限于该形式。
图1为表示本发明的一个实施例的半导体器件的检查装置的概念图，图2为表示在图1的半导体器件的检查装置中，接纳于腔内的试验板的说明图，图3为图2的试验板的剖视图，图4为表示安装于试验板上的冷却机构的透视图，图5为表示装载于试验板上的器件试验机构的功能结构的方框图。
像图1所示的那样，本实施例的半导体器件的检查装置10包括腔13，在该腔13中，接纳有装载作为试验对象的半导体器件(DUT)11的试验板12；主电源(MAIN POWER SUPPLY)14，该主电源14用于向腔13内的半导体器件11供电；作为控制部的主计算机(HOST COMPUTER)15，该主计算机15进行半导体器件11的检查的各种控制。
在这里，该主计算机15包括中央处理装置、输入输出装置和存储装置，该中央处理装置进行检查程序等的软件的管理、试验程序的编辑和解释、检查的实施控制、外设装置的管理、试验结果的数据处理等。另外，输入输出装置包括键盘、打印机、显示器等，进行控制命令的输入、检查程序的输入输出、试验结果的输出等处理。另外，存储装置包括磁盘装置、光盘装置等，进行检查装置的系统软件、检查程序、检查结果的数据存储等。
上述腔13为其内部保持在规定的温度的恒温槽，具有按照沿上下方向，以一定间距间隔开的方式，接纳比如，30～60块的，装载有半导体器件11的试验板12的能力。将像这样接纳的半导体器件11加热到比如，125℃±3℃。
在表示试验板12的图2中，中心线的右半部表示第1主面12-1，左半部表示第2主面12-2。
在图2中，试验板12由形成比如，铜的布线层的玻璃环氧树脂的叠层基板构成，在其一端，设置边缘端子12a，该边缘端子12a用于与装置侧的边缘连接器(图中未示出)电连接。另外，试验板12也可由玻璃环氧树脂以外的坯料构成，布线层还可由铜以外的坯料构成。
在试验板12的第1主面12-1上整齐地安装有装载半导体器件11的多个凹座16。在比如，半导体器件11采用72个管脚的CSP(Chip Size Package)的场合，针对比如，每块试验板12，安装约200个凹座16。即，可装载约200个半导体器件11。
在这里，由于过去的1个试验板中的器件可装载数量为120个，故在本申请中，可装载的数量显著增加，其原因将在后面描述。
在试验板12中的与第1主面12-1相反一侧的第2主面12-2上，按照夹持试验板12，在凹座16的相反侧，以与半导体器件11一对一的对应关系设置作为半导体集成电路装置的器件试验机构17，该器件试验机构17在装载在安装于第1主面12-1上的凹座16上的半导体器件11中，输入规定的试验信号，并且根据对应于该试验信号，从半导体器件11输出的输出信号，进行半导体器件11的评价。
即，本申请在试验对象的半导体器件11的诊断电路形成于称为器件试验机构17的外部，为所谓的BOST(Built-Out Self-Test)。
另外，1个器件试验机构17也可对应于多个半导体器件11而设置。另外，器件试验机构17不为图示那样的单一半导体集成电路装置，也可由多个电子部件，实现该半导体集成电路装置所具有的功能(具体内容在后面描述)。
像图3具体所示的那样，在凹座16上设置多个管脚16a。像前述那样，在凹座16上安装构成试验对象的半导体器件11，半导体器件11的引线11a按照与凹座16的管脚16a接触的方式安装。
这样的凹座16装载于凹座板20上，按照通过连接器18、19，相对试验板12，可装卸的方式设置。即，在凹座板20上，安装有连接器18，该连接器18的端子18a与凹座16的管脚16a嵌合。另外，在试验板12上安装有连接器19，该连接器19的端子19a与形成于试验板12上的布线12b接触，并且与端子18a嵌合，该连接器19与连接器18嵌合。
如果像这样，凹座16可相对试验板12装卸，由于在试验板12上可自由地装载与作为检查对象的半导体器件11的形状相对应的各种凹座，故就半导体器件11和试验板12之间的关系来说，具有极高的通用性。
但是，凹座16也可以以直接安装于试验板12上，而不能装卸的方式形成。
另外，像图示的那样，试验板12的布线12b在第2主面12-2侧，与作为器件试验机构17的半导体集成电路装置的引线17a连接。
在图3中，在试验板12上安装对器件试验机构17进行冷却的放热基板(冷却机构)21。
该放热基板21像图4所示的那样，呈板状，其按照与器件试验机构17接触的方式安装于试验板12上，采用比如，ソリトンR&D株式会社制的热电路基板等。
在图示的放热基板21中，2块板状的基板重合，在内部，液态制冷剂(一般为冷却水)流动的流路21a在整体的范围内形成。在放热基板21中的基本呈直角挠曲的一端，设置用于向流路21a供给液态制冷剂的连接器21b；用于回收来自流路21a的液态制冷剂的连接器21c。另外，前述的器件试验机构17按照位于液态制冷剂流动的流路21a的方式固定。
此外，在放热基板21中的与试验板12相反的一侧，支承板22按照覆盖放热基板21的整体的方式安装于试验板12上。还有，像下述这样考虑，即，在支承板22和放热基板21之间，在器件试验机构17所在的部位，嵌入间隔件23，确实使放热基板21与器件试验机构17接触，进行充分的冷却。
还有，在腔13的内部，将半导体器件11加热到125℃，另一方面，通过这样的放热基板21，同样，将位于腔13内的器件试验机构17冷却到比如，65℃或以下。
再有，对于冷却机构，只要可对器件试验机构17进行冷却，便可以，并不限于本实施例所给出的放热基板21。因此，制冷剂即使为液体以外的流体，仍可采用空气等的气体，即使在液体用作制冷剂的情况下，仍不限于本实施例所给出的结构。
下面通过图5，对器件试验机构17的功能结构进行描述。
像前述的那样，器件试验机构17将规定的试验信号输入到半导体器件11中，并且根据对应于该试验信号，从半导体器件输出的输出信号，进行半导体器件11的评价，其包括图形发生器(PATTERN GENERATOR：PG)17-1、驱动器(DRIVER)17-2、比较器(COMPARATOR)17-3、波形发生器(WAVEFORM GENERATOR：WG)17-4、接口(INTERFACE：I/F)17-5、试验引擎(TEST ENGINE)17-6、存储器(MEMORY)17-7、电源(VOLTAGE REGULATOR)17-8、电压·电流计测定机构(PARAMETRIC MEASUREMENT UNIT：PMU)17-9。
另外，只要器件试验机构17具有老化试验的功能和存储器试验的功能，则其既可为这些以外的功能结构，也可为只具有它们中的一部分的功能结构。
在这里，作为波形发生机构中的1个的图形发生器17-1从试验机术语，抽出波形用参数，将波形输入到驱动器17-2中。
该驱动器17-2按照规定的电压，对从图形发生器17-1输入的波形进行缓存处理，将其输入到构成试验对象的半导体器件11中。
比较器17-3根据规定的参考电压为基础，使来自半导体器件11的输出波形为“Hi”、“Low”，将其送给试验引擎17-6。
试验引擎17-6将来自比较器17-3的波形与期待值相比较，判断半导体器件11的导通(Pass)/截止(Fail)，并且进行外部控制器的控制。
存储器17-7存储像这样的、通过试验引擎17-6判断的半导体器件11的导通(Pass)/截止(Fail)的信息和发生不良的每个试验图形的地址位置等。另外，在半导体器件11为存储器LSI的场合，进行不良比特(bit)位置的存储、不良比特(bit)的掩码处理(mask)、不良比特(bit)数量的实际时间计数、ROM用试验图形的发生等。
作为波形发生机构的另一个的波形发生器17-4产生正弦波、三角波、矩形波等的任意的模拟波形，将其输入半导体器件11中。
接口17-5为主计算机15和器件试验机构17的接口，具体来说，为串行接口或并行接口。
电源17-8为驱动器17-2的输入电源和半导体器件11的输入电源，供给规定的电压的电源。
另外，电压·电流测定机构17-9进行半导体器件11的动作电流、动作电压、形成于半导体器件11上的布线的断开/短路的测定。
在具有以上的结构的半导体器件的检查装置10中，装载半导体器件11的试验板12接纳于腔13的内部，边缘端子12a和边缘连接器嵌合，从器件试验机构17，向半导体器件11输入规定的试验信号。另外，与此同时，将通过加热器(图中未示出)，加热到规定温度的空气送入腔13的内部，将半导体器件11加热到比如，125℃±3℃。另外，向放热基板21供给液态制冷剂，将位于腔13的内部的器件试验机构17冷却到比如，65℃或以下。接着，对半导体器件11，进行老化试验和特性试验。
即，以高于普通的使用条件的温度和高于该条件的电压，按照一定时间使半导体器件11动作，加速初始故障的发生(老化试验)。由此，去除具有产生初始故障的危险的半导体器件11，这样，确保制品的可靠性。另外，按照与这样的老化试验并行的方式，将试验信号输入到半导体器件11中，将其输出值与期待值进行比较，进行该器件是否良好的判断，或测定输入输出信号、电源部分的电压、电流等的模拟值(特性试验)。由此，去除不具有所需特性的不良品。
此时，在其与半导体器件11之间，进行试验信号的输入输出的器件试验机构17不加热到腔13内的温度，而通过放热基板21，冷却到上述温度，在器件试验机构17本身中未作用有热应力，在普通的使用条件下进行动作。
另外，也可进行老化试验和特性试验的全部的试验项目，但是，比如，AC试验等的一部分试验项目还可通过其它的检查装置进行。
像这样，如果采用本申请的半导体器件的检查装置10，由于构成试验对象的半导体器件11安装于试验板12的第1主面12-1上，具有老化试验和特性试验这两者的功能的器件试验机构17安装于试验板12的第2主面12-2上，并且通过作为冷却机构的放热基板21对器件试验机构17进行冷却，与此同时，进行老化试验和特性试验，故可同时地进行在过去分别进行的存储器试验机的评价试验和老化装置的评价试验。由此，还在老化试验的时间内进行特性试验，使半导体器件11的试验步骤的效率提高，试验处理能力显著提高，可谋求半导体器件11的试验成本的降低。
此外，由于老化装置和存储器试验机这2种装置合成1台，故可谋求检查装置的投资成本的降低。
还有，如果像本实施例那样，通过单一的半导体集成电路装置构成器件试验机构17，则由于与器件试验机构由多个单独部件构成的场合相比较，部件数量大大地削减，故可实现低成本。另外，由于部件数量削减，故安装于试验板12上的部件减少，用于安装的成本也可为最小值。另外，可削减耗电量。
再有，如果像本实施例那样，按照与作为试验对象的半导体器件11一对一的关系，以夹持试验板12的方式将器件试验机构17，设置于相反侧，则由于器件试验机构17和半导体器件11之间的距离可缩短，故即使在为了同时对大量的半导体器件11进行试验，必须要求大量的控制信号的情况下，试验板12的布线电容也未增加。由此，过渡反应速度加快，可进行高速试验。
对于这一点，具体来说，像前述那样，过去的试验速度为10MHz，而按照本申请，100～200MHz可较容易地实现，还可实现作为主计算机的BUS速度的400MHz。
另外，如果像这样，按照与半导体器件11一对一的关系，以夹持试验板12的方式将器件试验机构17设置于相反侧，则由于器件试验机构17和半导体器件11之间的距离可缩短，故可抑制试验板12上的布线延伸空间，这样，可在试验板12上安装更多的凹座16，谋求半导体器件11的高密度安装。
此外，由于作为评价对象的半导体器件相互隔开，邻接的半导体器件的动作噪音的影响大幅度地降低，故可谋求同时对多个半导体器件进行试验时的试验时间的缩短。
还有，在以上的说明中，将腔13内部加热到高温，将半导体器件11加热到规定温度，通过作为冷却机构的放热基板21对位于该腔13内的器件试验机构17进行冷却，但是，也可使腔13内部为常温，通过比如，加热器等的加热机构，对半导体器件11个别加热。
但是，特别是在器件试验机构17由单一的半导体集成电路装置构成的场合，由于器件试验机构17的密度提高，按照高速动作，故本身发热量增加，由此，像本实施例那样，最好，对器件试验机构17进行冷却。
再有，如果通过节省空间，无法实现冷却机构，则由于腔13内的空间的效率受到阻碍，故认为可在本实施例那样的液态冷却方式中，采用将热量转移到腔13之外，进行放热的方式。
本发明的半导体器件的检查装置可用于必须要求老化试验和特性试验这两者的试验的半导体器件的检查，故可将SDRAM、固定RAM、快速存储器、逻辑器件、逻辑·模拟混合装载器件等的，各种半导体器件用作试验对象。

Claims (15)

1.一种半导体器件的检查装置，其特征在于：该半导体器件的检查装置包括：
腔；
可接纳于该腔内的试验板；
凹座，多个凹座安装于上述试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；
器件试验机构，多个器件试验机构安装于上述试验板中的与上述第1主面相反一侧的第2主面上，将规定的试验信号输入1个或多个上述半导体器件，并且根据对应于该试验信号，从上述半导体器件输出的输出信号，进行上述半导体器件的评价；
对上述器件试验机构进行冷却的冷却机构；
在上述腔内部对装载于上述凹座上的上述半导体器件进行加热，并且通过上述冷却机构，对上述器件试验机构进行冷却，与此同时，进行上述半导体器件的老化试验和特性试验。
2.一种半导体器件的检查装置，其特征在于：该半导体器件的检查装置包括：
腔；
可接纳于该腔内的试验板；
凹座，多个凹座安装于上述试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；
器件试验机构，该器件试验机构按照以与装载于上述凹座上的上述半导体器件一对一的关系，夹持上述试验板的方式设置于上述试验板中的与上述第1主面相反一侧的第2主面上，将规定的试验信号输入上述半导体器件中，并且根据对应于该试验信号，从上述半导体器件输出的输出信号，进行上述半导体器件的评价；
对上述器件试验机构进行冷却的冷却机构；
上述器件试验机构包括产生输入到上述半导体器件中的波形的波形发生机构；
在上述腔内部对装载于上述凹座上的上述半导体器件进行加热，并且通过上述冷却机构，对上述器件试验机构进行冷却，与此同时，进行上述半导体器件的老化试验和特性试验。
3.根据权利要求1所述的半导体器件的检查装置，其特征在于上述冷却机构为放热基板，该放热基板按照与上述器件试验机构接触的方式安装于上述试验板上，在其内部形成液态制冷剂流动的流路。
4.根据权利要求2所述的半导体器件的检查装置，其特征在于上述冷却机构为放热基板，该放热基板按照与上述器件试验机构接触的方式安装于上述试验板上，在其内部形成液态制冷剂流动的流路。
5.一种半导体器件的检查装置，其特征在于：该半导体器件的检查装置包括：
腔；
可接纳于该腔内的试验板；
凹座，多个凹座安装于上述试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；
器件试验机构，多个器件试验机构安装于上述试验板中的与上述第1主面相反一侧的第2主面上，将规定的试验信号输入1个或多个上述半导体器件中，并且根据对应于该试验信号，从上述半导体器件输出的输出信号，进行上述半导体器件的评价；
对上述半导体器件进行加热的加热机构；
在通过上述加热机构对装载于上述凹座上的上述半导体器件进行加热的同时，进行上述半导体器件的老化试验和特性试验。
6.一种半导体器件的检查装置，其特征在于：该半导体器件的检查装置包括：
腔；
可接纳于该腔内的试验板；
凹座，多个凹座安装于上述试验板的第1主面上，在该凹座上装载有构成试验对象的半导体器件；
器件试验机构，该器件试验机构按照以与装载于上述凹座上的半导体器件一对一的关系，夹持上述试验板的方式设置于上述试验板中的与上述第1主面相反一侧的第2主面上，将规定的试验信号输入上述半导体器件中，并且根据对应于该试验信号，从上述半导体器件输出的输出信号，进行上述半导体器件的评价；
对上述半导体器件进行加热的加热机构；
上述器件试验机构包括产生输入到上述半导体器件中的波形的波形发生机构；
在通过上述加热机构对装载于上述凹座上的上述半导体器件进行加热的同时，进行上述半导体器件的老化试验和特性试验。
7.根据权利要求2所述的半导体器件的检查装置，其特征在于上述波形发生机构为图形发生器和波形发生器中的至少任意者。
8.根据权利要求6所述的半导体器件的检查装置，其特征在于上述波形发生机构为图形发生器和波形发生器中的至少任意者。
9.根据权利要求1～8中的任何一项所述的半导体器件的检查装置，其特征在于上述器件试验机构还包括驱动器，该驱动器将产生的波形输入到上述半导体器件中。
10.根据权利要求1～8中的任何一项所述的半导体器件的检查装置，其特征在于上述器件试验机构由单一半导体集成电路装置构成。
11.根据权利要求9所述的半导体器件的检查装置，其特征在于上述器件试验机构由单一半导体集成电路装置构成。
12.根据权利要求1～8中的任何一项所述的半导体器件的检查装置，其特征在于上述凹座按照通过连接器，相对上述试验板可装卸的方式设置。
13.根据权利要求9所述的半导体器件的检查装置，其特征在于上述凹座按照通过连接器，相对上述试验板可装卸的方式设置。
14.根据权利要求10所述的半导体器件的检查装置，其特征在于上述凹座按照通过连接器，相对上述试验板可装卸的方式设置。
15.根据权利要求11所述的半导体器件的检查装置，其特征在于上述凹座按照通过连接器，相对上述试验板可装卸的方式设置。
CNB2006100833542A 2005-06-09 2006-06-06 半导体器件的检查装置 Active CN100541206C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169039 2005-06-09
JP2005169039A JP3767829B1 (ja) 2005-06-09 2005-06-09 半導体デバイスの検査装置

Publications (2)

Publication Number Publication Date
CN1877341A true CN1877341A (zh) 2006-12-13
CN100541206C CN100541206C (zh) 2009-09-16

Family

ID=36383712

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100833542A Active CN100541206C (zh) 2005-06-09 2006-06-06 半导体器件的检查装置

Country Status (5)

Country Link
US (1) US20060279306A1 (zh)
JP (1) JP3767829B1 (zh)
KR (1) KR20060128642A (zh)
CN (1) CN100541206C (zh)
TW (1) TWI384088B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101858956A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试系统
CN101548451B (zh) * 2007-02-21 2012-12-19 河然太 用于电力转换及特性检查自动化的工序合并系统
CN103038654A (zh) * 2010-04-20 2013-04-10 欧洲航空防务与空间公司Eads法国 对集成电路施加应力的方法和装置
CN105929262A (zh) * 2015-02-27 2016-09-07 精工爱普生株式会社 电子部件输送装置以及电子部件检查装置
CN106338679A (zh) * 2015-07-08 2017-01-18 三星电子株式会社 辅助测试装置、具有辅助测试装置的测试板及其测试方法
CN106662613A (zh) * 2014-08-01 2017-05-10 东京毅力科创株式会社 器件的检查方法、探针卡、中继板以及检查装置
CN107209206A (zh) * 2015-01-12 2017-09-26 泰克元有限公司 测试分选机用加压装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943427B1 (ko) * 2008-02-04 2010-02-19 주식회사 유진테크 기판지지유닛 및 기판처리장치, 그리고 기판지지유닛을제조하는 방법
US10192760B2 (en) 2010-07-29 2019-01-29 Eugene Technology Co., Ltd. Substrate supporting unit, substrate processing apparatus, and method of manufacturing substrate supporting unit
US9057758B2 (en) * 2009-12-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
KR20120069404A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 테스터 및 이를 포함하는 테스트 시스템
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア
US10060969B2 (en) 2015-03-04 2018-08-28 SK Hynix Inc. Test board unit and apparatus for testing a semiconductor chip including the same
CN105445639A (zh) * 2015-12-24 2016-03-30 中国科学院电工研究所 一种igbt输出特性测试装置
KR101872007B1 (ko) * 2017-03-14 2018-06-27 주식회사 티엘아이 테스트 정확도를 향상시키는 테스트 보드 시스템
JP2020149748A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 信頼性評価装置
KR102240116B1 (ko) * 2020-05-27 2021-05-03 주식회사 유니테스트 패턴 발생 보드 냉각 장치
KR102614562B1 (ko) * 2020-12-31 2023-12-19 주식회사 아이에스시 검사 장치
KR102533786B1 (ko) * 2021-04-05 2023-05-17 삼육구 주식회사 번-인 테스트 모듈
KR102504052B1 (ko) * 2022-02-03 2023-02-28 (주)엔에스티 방열구조를 갖는 반도체 번인 테스트 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926117A (en) * 1988-05-02 1990-05-15 Micron Technology, Inc. Burn-in board having discrete test capability
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
JP2918397B2 (ja) * 1992-06-26 1999-07-12 三菱電機株式会社 半導体ウエハ及びその製造方法
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
JP2001519535A (ja) * 1997-10-07 2001-10-23 リライアビリティー・インコーポレーテッド 適合可能なヒートシンク装置を有するバーンインボード
US5944093A (en) * 1997-12-30 1999-08-31 Intel Corporation Pickup chuck with an integral heat pipe
US6331782B1 (en) * 1998-03-23 2001-12-18 Conexant Systems, Inc. Method and apparatus for wireless testing of integrated circuits
US6294908B1 (en) * 1998-07-16 2001-09-25 Compaq Computer Corporation Top and bottom access functional test fixture
SG98373A1 (en) * 1998-11-25 2003-09-19 Advantest Corp Device testing apparatus
KR100341599B1 (ko) * 2000-02-12 2002-06-22 장성환 모듈디바이스용 테스팅장치 및 방법
JP3901570B2 (ja) * 2002-04-23 2007-04-04 スパンション エルエルシー 電子冷却素子を利用した半導体装置の低温試験装置
US6861861B2 (en) * 2002-07-24 2005-03-01 Lg Electronics Inc. Device for compensating for a test temperature deviation in a semiconductor device handler
US6703852B1 (en) * 2002-12-18 2004-03-09 Xilinx Inc. Low-temperature semiconductor device testing apparatus with purge box
US6774661B1 (en) * 2003-03-18 2004-08-10 Unisys Corporation Initial contact method of preventing an integrated circuit chip from being thermally destroyed, in a tester, due to a defective pressed joint

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548451B (zh) * 2007-02-21 2012-12-19 河然太 用于电力转换及特性检查自动化的工序合并系统
CN103038654A (zh) * 2010-04-20 2013-04-10 欧洲航空防务与空间公司Eads法国 对集成电路施加应力的方法和装置
CN103038654B (zh) * 2010-04-20 2015-11-25 欧洲航空防务与空间公司Eads法国 对集成电路施加应力的方法和装置
CN101858956A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试系统
CN101858956B (zh) * 2010-05-27 2012-10-03 北京新润泰思特测控技术有限公司 老化测试系统
CN106662613A (zh) * 2014-08-01 2017-05-10 东京毅力科创株式会社 器件的检查方法、探针卡、中继板以及检查装置
CN107209206A (zh) * 2015-01-12 2017-09-26 泰克元有限公司 测试分选机用加压装置
CN105929262A (zh) * 2015-02-27 2016-09-07 精工爱普生株式会社 电子部件输送装置以及电子部件检查装置
CN106338679A (zh) * 2015-07-08 2017-01-18 三星电子株式会社 辅助测试装置、具有辅助测试装置的测试板及其测试方法

Also Published As

Publication number Publication date
TW200704809A (en) 2007-02-01
JP3767829B1 (ja) 2006-04-19
KR20060128642A (ko) 2006-12-14
US20060279306A1 (en) 2006-12-14
JP2006343209A (ja) 2006-12-21
CN100541206C (zh) 2009-09-16
TWI384088B (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
CN1877341A (zh) 半导体器件的检查装置
US20040061147A1 (en) Electronic circuit device
US20130250709A1 (en) Testing system and testing method thereof
CN103487744A (zh) 一种动态emmi系统及其实现方法和应用方法
JP2015084398A (ja) 基板検査装置
JP2004150840A (ja) 半導体集積回路の不良解析装置、システムおよび検出方法
CN1633602A (zh) 半导体器件及其测试方法
JP2012220438A (ja) 半導体集積回路装置の製造方法
CN1523672A (zh) 半导体集成电路器件
US6577146B2 (en) Method of burning in an integrated circuit chip package
CN216622603U (zh) 一种芯片供电电路测试结构及测试系统
CN1320368C (zh) 大规模集成电路检查装置及其方法
CN114325314A (zh) 一种芯片供电电路测试结构及测试方法、测试系统
CN207473049U (zh) 一种电子产品集成电路的故障检测设备
Ostermann et al. TEM-cell and surface scan to identify the electromagnetic emission of integrated circuits
CN208568976U (zh) Htol测试板
JP4022698B2 (ja) 検査回路基板
US20060226853A1 (en) Test converting card and test apparatus thereof
JPH10199943A (ja) 半導体集積回路装置の検査方法及びプローブカード
KR20080027592A (ko) 반도체 불량 분석 장치 및 이를 이용한 반도체 불량 분석방법
CN207503210U (zh) 一种计算机性能衰减测试装置
Gordon Statistical and Visual Analysis of Solder Joint Reliability in extreme Environments
CN205302958U (zh) 一种闪存芯片测试架
JPH07104031A (ja) 半導体素子用試験装置
JP2005268583A (ja) 半導体記憶装置のテスト回路およびテスト方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: STK TECHNOLOGY LTD.

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: Japan Tokyo Nerima Xu Town 1 chome 32 No. 1

Patentee after: Advantest Corp.

Address before: Oita Prefecture, Japan, big cities, big characters, three, 10, 2468 times

Patentee before: STK Technology Ltd.