JP3901570B2 - 電子冷却素子を利用した半導体装置の低温試験装置 - Google Patents

電子冷却素子を利用した半導体装置の低温試験装置 Download PDF

Info

Publication number
JP3901570B2
JP3901570B2 JP2002120548A JP2002120548A JP3901570B2 JP 3901570 B2 JP3901570 B2 JP 3901570B2 JP 2002120548 A JP2002120548 A JP 2002120548A JP 2002120548 A JP2002120548 A JP 2002120548A JP 3901570 B2 JP3901570 B2 JP 3901570B2
Authority
JP
Japan
Prior art keywords
test
semiconductor device
under test
electronic cooling
cooling element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002120548A
Other languages
English (en)
Other versions
JP2003315406A (ja
Inventor
滋 宮北
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2002120548A priority Critical patent/JP3901570B2/ja
Priority to US10/404,081 priority patent/US6970007B2/en
Publication of JP2003315406A publication Critical patent/JP2003315406A/ja
Application granted granted Critical
Publication of JP3901570B2 publication Critical patent/JP3901570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の低温試験装置に関し、特に、霜の発生による測定品質の低下を防止し、恒温糟をなくして装置を小型化し、ターンアラウンドタイムを短くした低温試験装置に関する。
【0002】
【従来の技術】
LSIなどの半導体集積回路装置(以下ICと称する。)の出荷試験には、高温試験工程と低温試験工程とがある。一般にICの動作は、高温から低温まで比較的広い温度範囲で保証されている。従って、出荷試験では、例えば90℃の高温雰囲気中で正常に動作するか否かをチェックする高温試験工程と、例えば−15℃の低温雰囲気中で正常に動作するか否かをチェックする低温試験工程とが必要になる。通常は、高温雰囲気中で動作不良が発生することが多いが、例えばフラッシュメモリなどでは、低温雰囲気中で電源レベルが低下するとプログラム動作が正常に行われないという不良が発生することがある。従って、そのような不良を取り除くために、低温試験を行う必要がある。
【0003】
従来の出荷試験ラインでは、高温雰囲気に維持された恒温糟を有する高温試験装置と、低温雰囲気に維持された恒温糟を有する低温試験装置とが設置され、試験用トレイに載せられた複数の被試験ICが各試験装置の恒温糟内に搬入され、内部のソケットに被試験ICを接続して、所定の動作試験が行われている。
【0004】
高温試験装置は、恒温糟にヒータが設けられ、搬入口から試験用トレイが搬入され、搬出口からトレイが搬出される。同様に、低温試験装置は、恒温糟に液体窒素糟が接続されて、その液体窒素により低温雰囲気が生成される。
【0005】
【発明が解決しようとする課題】
従来の低温試験装置では、液体窒素を使用して恒温糟内を低温雰囲気にする構造であるため、被試験ICの温度制御に時間を要する。更に、恒温糟には、被試験ICをソケットに接続して試験を行う前に被試験ICを予備冷却する構成や、試験後に被試験ICを常温に戻す温度復帰の構成も設ける必要があり、試験装置が大型化するという問題がある。
【0006】
また、恒温糟内で霜が発生するのを防止するために、恒温糟を低温状態に設定する前や常温状態に復帰した後は、恒温糟内の湿気除去のために恒温糟内のベーク処理が必要になり、これに伴う温度上昇に対応する温度下降の待ち時間が、試験装置の処理能力を低下させている。
【0007】
更に、恒温糟内をベーク処理したとしても、恒温糟内を低温下して長時間連続して試験を実施していると、恒温糟内の測定用ICソケットの接続端子部分に霜が発生し、それに伴い接続端子間が短絡する。試験工程において、被試験ICと測定用ICソケットとの接続不良をチェックするコンタクト試験や、被試験ICの端子間短絡不良をチェックするリーク試験時に、ソケットの接続端子に付着した霜による短絡で、接続不良にもかかわらず接続が確認されたり、ICの端子間短絡がないのに短絡不良が検出されたりして、試験の品質低下を招いている。
【0008】
これを防止するためには、定期的に恒温糟の低温状態を解除して内部をベーク処理する必要があり、そのような定期的なベーク処理も試験装置の処理能力を低下させている。
【0009】
従来、恒温糟を設けない低温試験装置が、特開昭53−50982号公報に開示されている。この低温試験装置は、ペルチェ素子により生成した低温雰囲気をヒートパイプを介して被試験ICに提供し、ヒートパイプを被試験ICの上面に押しつけて冷却を行う構成を有する。しかし、この方法では、被試験ICがペルチェ素子により間接的に冷却されるだけであり、被試験ICを高精度に且つ短時間で冷却することはできない。更に、ソケットの接続端子への霜の発生を回避することはできない。
【0010】
そこで、本発明の目的は、霜の発生による測定品質の低下を防止し、恒温糟をなくして装置を小型化し、ターンアラウンドタイムを短くした低温試験装置を提供することにある。
【0011】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、半導体装置の試験装置において、載置される被試験半導体装置との接続を行うソケットと、被試験半導体装置を収納し当該被試験半導体装置が載置される位置に一方の面から吸熱し他方の面から放熱する第1の電子冷却素子が設けられた試験用トレイと、被試験半導体装置をソケット上に載置した状態で当該被試験半導体装置の上部にコンタクトする第2の電子冷却素子が設けられたコンタクトブロックとを有する。そして、被試験半導体装置を試験用トレイに収納して第1の電子冷却素子で当該被試験半導体装置の底面側を予備冷却し、試験用トレイをソケットに装着してソケット上に載置された被試験半導体装置の底面側を第1の電子冷却素子で上面側を第2の電子冷却素子でそれぞれ冷却しながら試験を実施し、試験終了後、試験用トレイの第1の電子冷却素子で被試験半導体装置を加熱する。
【0012】
上記発明の側面によれば、被試験半導体装置を上面側と底面側から電子冷却素子により冷却するようにしたため、恒温糟が不要になり試験装置の小型化が可能になる。しかも低温環境範囲が被試験半導体装置と最小限になり温度制御を高精度に行うことが可能になる。更に、第1の電子冷却素子により被試験半導体装置の底面側とは反対側のソケットを加熱することができ、ソケットの霜の発生を防止することができ、
また、第1及び第2の電子冷却素子により被試験半導体装置の周囲の雰囲気を高温に保って湿気を除去し、霜の発生を抑えることができる。特に、ソケットの接続端子における霜の発生を抑えることにより、試験の品質を向上し、従来の霜対策用のベーク処理を定期的に行う必要がなくなる。また、試験終了後は、試験用トレイの第1の電子冷却素子により被試験半導体装置を加熱することで、温度復帰工程も行うことができ、試験装置の小型化を図ることができる。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【0014】
図1は、本実施の形態における低温試験装置の構成図である。この低温試験装置100は、テスターユニット6が接続される低温試験領域22と、被試験ICの予備冷却を行う予備冷却領域20と、試験終了後に被試験ICの常温への復帰を行う温度復帰領域24とで構成される。低温試験領域22には、テスターユニット6が接続され、テスターユニット6には測定用ボード5が設けられ、更にその測定用ボード5に接続される測定用ICソケット4が設けられている。
【0015】
低温試験装置100に対して、被試験IC2を収納した搬送トレイ10が搬入される。搬送トレイ10内の被試験ICが、予備冷却領域20で図示しないローダなどにより試験用トレイ3に移し替えられ、試験用トレイ3に設けられた後述する電子冷却素子により被試験IC2が予備冷却される。電子冷却素子は、例えばペルチェ素子が利用される。
【0016】
予備冷却が終了すると、その試験用トレイ3が、低温試験領域22の測定用ICソケット4まで搬送され、試験用トレイ3に収納された被試験IC2が測定用ICソケット4に載置される。そして、コンタクトブロック1により被試験IC2に圧力をかけることで、被試験IC2の接続端子をソケット4の接続端子に押しつけて接続し、テスターユニット6による低温試験が行われる。この時、コンタクトブロック1の電子冷却素子により被試験ICが上面側からも冷却される。低温温度領域22には、図示しないドライエアー12を供給する手段が設けられ、低温試験領域の雰囲気が低い湿度に保たれる。
【0017】
試験が終了すると、再び試験用トレイ3が搬送され、温度復帰領域24で試験用トレイ内の電子冷却素子により被試験ICが加熱されて常温まで戻される。電子冷却素子の電流方向を切り換えることで、被試験ICを冷却または加熱することができる。その後、テスト結果に応じて、良品のICは良品出荷トレイ10Bに、不良品のICは不良品トレイ10Aにそれぞれ移し替えられる。
【0018】
以上が、低温試験装置の構成の概略である。この低温試験装置100には、従来例のような液体窒素を利用した恒温糟が設けられず、試験用トレイ3内のペルチェ素子と、コンタクトブロック1のペルチェ素子とを被試験ICに接触させることで、その被試験ICを冷却する。また、試験用トレイ3に設けたペルチェ素子により、被試験ICの予備冷却と温度復帰を行う。
【0019】
尚、電子冷却素子であるペルチェ素子は、P型及びN型の半導体を熱的に並列に配置し、電気的に直列に接続して電流を流すようにした構成を有する。電流を流すことにより、PからNに電流が流れる面と、NからPに電流が流れる面とが、それぞれ放熱または吸熱状態になる。従って、電流の方向を切り換えることにより、放熱面と吸熱面とを切り換えることが可能である。
【0020】
図2は、本実施の形態における試験用トレイの構成図である。図2(A)は上面図、図2(B)は斜視図である。試験用トレイ3は、本体36にIC収納部38を有する。図2の例では、1つの収納部38のみが設けられているが、実際の試験用トレイには、複数の収納部が設けられ、複数の被試験ICを収納可能になっている。
【0021】
IC収納部38内には、収納されるICの外部端子を本体36の底面側に露出させるコンタクト用ホール32が2列設けられ、そのコンタクト用ホール32の間に、ペルチェ素子からなる電子冷却素子34が設けられている。従って、IC収納部38内に被試験ICを収納すると、被試験ICの底面部がこの電子冷却素子34上に載置されることになる。
【0022】
図3は、試験用トレイに搭載された被試験ICと測定用ICソケット及びコンタクトブロックの関係を示す断面図である。図1で説明したとおり、低温試験領域22には、テスターユニット6に接続される測定用ボード5と、測定用ICソケット4とが設けられる。測定用ICソケット4の接続端子41は、それぞれ測定用ボード5の図示しない接続端子に接続されている。
【0023】
試験用トレイ3の収納部38内に収納された被試験IC2は、その底面が試験用トレイ3の電子冷却素子34上に載置される。そして、被試験IC2の外部端子14が、試験用トレイ3のコンタクト用ホール32を介して、測定用ICソケット4の接続端子41に接触する。この状態で、アーム30の先端に装着されている電子冷却素子(ペルチェ素子)からなるコンタクトブロック1が、収納部38内に挿入し、被試験IC2の上面及びその外部端子14を押さえつけて、外部端子14をソケットの接続端子41に確実にコンタクトさせる。また、コンタクトブロック1の吸熱作用により、被試験IC2の上面側を冷却する。
【0024】
図4は、冷却試験状態での被試験ICと試験用トレイと測定用ICソケットとコンタクトブロックとの関係を示す断面図である。前述のとおり、コンタクトブロック1を被試験ICの上面側から押しつけることで、被試験ICの外部端子14がソケット4の接続端子41に確実にコンタクトされ、且つ、被試験ICの底面側が試験用トレイ3の電子冷却素子34に、上面側がコンタクトブロック1に密着される。
【0025】
試験用トレイ3の電子冷却素子34には電流I1を流して、その上面側を吸熱状態、底面側を放熱状態に制御する。また、コンタクトブロック1の電子冷却素子にも電流I2を流して、その底面側を吸熱状態、上面側を放熱状態に制御する。これにより、被試験ICは底面と上面とから冷却される。更に、測定用ICソケットの接続端子41は、電子冷却素子34の底面側の放熱作用により加熱され、霜の発生が抑制される。更に、コンタクトブロック1の上面側が放熱状態にあるので、周辺の雰囲気も加熱され湿気が除去される。従って、被試験IC2のみが限定的に冷却され、それ以外の測定用ICソケット4や周辺は加熱される。
【0026】
図5は、本実施の形態における低温試験装置を利用した低温試験工程を示すフローチャート図である。図1に示されるとおり、複数の被試験IC2を収納した搬送トレイ10が低温試験装置100に搬入され、それらの被試験ICが試験用トレイ3内に収納されて、予備冷却領域20にスタックされる(S10)。そこで、試験用トレイ3の電子冷却素子34に上面側が吸熱状態になるように電流を流して、被試験ICの予備冷却を行う(S12)。
【0027】
その後、予備冷却をある程度行った試験用トレイ3を低温試験領域22まで搬送し、測定用ICソケット4上に試験用トレイ3を載置する。そして、図3に示すように、上部からコンタクトブロック1をトレイ3の収納部38内に挿入して被試験ICの上面とソケットの外部端子14とを押さえつける(S14)。その結果、図4に示すとおり、被試験IC2の上面側はコンタクトブロック1の電子冷却素子が、底面側は試験用トレイ内の電子冷却素子34がそれぞれ密に接触し、被試験IC2の外部端子14が測定用ICソケット4の接続端子41に密に接触する。
【0028】
コンタクトブロック1は電子冷却素子で構成されており、それにコンタクトブロックの底面側が吸熱状態、上面側が放熱状態になるように電流を流して、被試験IC2の上面側を冷却する(S16)。この状態で、被試験IC2の底面側はトレイ内のペルチェ素子34により、上面側はコンタクトブロックのペルチェ素子によりそれぞれ冷却される。冷却対象が被試験IC2のみであり、容量が小さいので、その温度制御を高精度に行うことができる。また、予備冷却しているので、試験温度に冷却するまでの時間を短縮することができる。
【0029】
この状態でテスターユニット6が動作試験を実施する(S18)。動作試験は、例えば、冷却状態で電源電圧を変化させて、正常動作可能な電源マージンをチェックするなどが行われる。これにより、低温状態で発生するエラーを発見することができる。
【0030】
この状態では、試験用トレイ3のペルチェ素子34の底面側が放熱状態にあるので、測定用ICソケット4が加熱される。従って、ソケット4の接続端子に霜が発生するのが回避され、霜の発生に伴う端子間短絡で、コンタクト試験やリーク試験の測定品質の低下を防止することができる。また、コンタクトブロック1の上面側が放熱状態にあり、周辺の湿気を減らす効果もある。また、コンタクトブロック1の上部からドライエアー12を吹き付ける機構を設けることで、湿気対策をより完全にすることができる。
【0031】
テスターユニットによる動作試験が終了すると、コンタクトブロック1を引き上げて、被試験IC2への上面からの冷却を終了する(S20)。そして、被試験IC2を収納した試験用トレイ3を測定用ICソケット4から取り除き、温度復帰領域24まで搬送する(S22)。この時、試験用トレイ3のペルチェ素子34への電流の方向を切り換えて、ペルチェ素子34の上面側を放熱状態にする。それにより、ペルチェ素子34上に載置されている被試験IC2が加熱され、冷却状態から常温状態に復帰する(S24)。
【0032】
常温に復帰したあと、図1に示されるとおり、不良ICを不良品トレイ10Aに移し、良品ICを良品出荷トレイ10Bに移し、そのトレイを低温試験装置から搬出する。以上で低温試験工程が終了する。
【0033】
以上のとおり、上記実施の形態では、被試験ICを低温化するのに電子冷却素子を利用するので、試験装置に恒温糟を必要としない。また、電子冷却素子を試験用トレイ内に配置し、予備冷却時は被試験ICを冷却し、低温試験時は被試験ICを冷却しながら測定用ICソケットの接続端子を加熱して霜の発生を防止し、更に、温度復帰時は電子冷却素子の電流方向を切り換えて、被試験ICを加熱することができる。また、コンタクトブロックも電子冷却素子で構成することで、被試験ICを冷却しながら周囲を加熱することができ、周囲の湿気を減らすことができ、霜の発生を抑えることができる。
【0034】
上記の実施の形態において、試験用トレイ内の電子冷却素子により十分に冷却することができれば、コンタクトブロック1に電子冷却素子を用いないようにすることも可能である。或いは、予備冷却領域において、試験用トレイ内の電子冷却素子に加えて、被試験ICの上面から冷却する別の電子冷却素子を利用することで、コンタクトブロック1に電子冷却素子を用いなくすることもできる。
【0035】
以上、実施の形態例をまとめると以下の付記の通りである。
【0036】
(付記1)半導体装置の試験装置において、
載置される被試験半導体装置との接続を行うソケットと、
前記被試験半導体装置を収納し当該被試験半導体装置が載置される位置に一方の面から吸熱し他方の面から放熱する第1の電子冷却素子が設けられた試験用トレイとを有し、
前記被試験半導体装置を前記試験用トレイに収納して前記第1の電子冷却素子で当該被試験半導体装置の底面側を予備冷却し、前記試験用トレイを前記ソケットに装着して当該ソケット上に載置された前記被試験半導体装置の底面側を前記第1の電子冷却素子で冷却しながら試験を実施し、試験終了後、前記試験用トレイの第1の電子冷却素子で前記被試験半導体装置を加熱することを特徴とする半導体装置の試験装置。
【0037】
(付記2)付記1において、
更に、前記被試験半導体装置を前記ソケット上に載置した状態で当該被試験半導体装置の上面に第2の電子冷却素子を接触させるコンタクトブロックを有し、
前記試験を実施する時、前記第2の電子冷却素子により前記被試験半導体装置の上面側を冷却することを特徴とする半導体装置の試験装置。
【0038】
(付記3)付記1または2において、
前記第1及び、または第2の電子冷却素子は、吸熱面と放熱面とを有し、電流方向を切り換えることにより前記吸熱面と放熱面とを切換可能であることを特徴とする半導体装置の試験装置。
【0039】
(付記4)付記1または2において、
前記第1及び、または第2の電子冷却素子は、ペルチェ素子であることを特徴とする半導体装置の試験装置。
【0040】
(付記5)付記3において、
前記試験実施中に、前記第1の電子冷却素子が前記ソケットに対応する面を放熱状態にすることを特徴とする半導体装置の試験装置。
【0041】
(付記6)付記1において、
前記試験用トレイは、複数の被試験半導体装置を収納する収納部を有し、当該収納部内であって、前記被試験半導体装置を載置する位置に前記第1の電子冷却素子が設けられていることを特徴とする半導体装置の試験装置。
【0042】
(付記7)付記1において、
更に、前記ソケットが接続されるテスターユニットを有することを特徴とする半導体装置の試験装置。
【0043】
【発明の効果】
以上、本発明によれば、恒温糟を不要として小型化でき、測定用ICソケットに霜が発生するのを抑えることができ、動作試験の品質を上げ、ターンアラウンドタイムを短くした低温試験装置を提供することができる。
【図面の簡単な説明】
【図1】本実施の形態における低温試験装置の構成図である。
【図2】本実施の形態における試験用トレイの構成図である。
【図3】試験用トレイに搭載された被試験ICと測定用ICソケット及びコンタクトブロックの関係を示す断面図である。
【図4】冷却試験状態での被試験ICと試験用トレイと測定用ICソケットとコンタクトブロックとの関係を示す断面図である。
【図5】本実施の形態における低温試験装置を利用した低温試験工程を示すフローチャート図である。
【符号の説明】
1 コンタクトブロック、第2の電子冷却素子
2 被試験IC、被試験半導体装置
3 試験用トレイ
4 測定用ICソケット
6 テスターユニット
14 外部端子
34 第1の電子冷却素子
41 接続端子

Claims (5)

  1. 半導体装置の試験装置において、
    載置される被試験半導体装置との接続を行うソケットと、
    前記被試験半導体装置を収納し当該被試験半導体装置が載置される位置に一方の面から吸熱し他方の面から放熱する第1の電子冷却素子が設けられた試験用トレイとを有し、
    前記被試験半導体装置を前記試験用トレイに収納して前記第1の電子冷却素子で当該被試験半導体装置の底面側を予備冷却し、前記試験用トレイを前記ソケットに装着して当該ソケット上に載置された前記被試験半導体装置の底面側を前記第1の電子冷却素子で冷却しながら試験を実施し、試験終了後、前記試験用トレイの第1の電子冷却素子で前記被試験半導体装置を加熱することを特徴とする半導体装置の試験装置。
  2. 請求項1において、
    更に、前記被試験半導体装置を前記ソケット上に載置した状態で当該被試験半導体装置の上面に第2の電子冷却素子を接触させるコンタクトブロックを有し、前記試験を実施する時、前記第2の電子冷却素子により前記被試験半導体装置の上面側を冷却することを特徴とする半導体装置の試験装置。
  3. 請求項1または2において、
    前記第1及び、または第2の電子冷却素子は、吸熱面と放熱面とを有し、電流方向を切り換えることにより前記吸熱面と放熱面とを切換可能であることを特徴とする半導体装置の試験装置。
  4. 請求項3において、
    前記試験実施中に、前記第1の電子冷却素子が前記ソケットに対応する面を放熱状態にすることを特徴とする半導体装置の試験装置。
  5. 請求項1において、
    前記試験用トレイは、複数の被試験半導体装置を収納する収納部を有し、当該収納部内であって、前記被試験半導体装置を載置する位置に前記第1の電子冷却素子が設けられていることを特徴とする半導体装置の試験装置。
JP2002120548A 2002-04-23 2002-04-23 電子冷却素子を利用した半導体装置の低温試験装置 Expired - Fee Related JP3901570B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002120548A JP3901570B2 (ja) 2002-04-23 2002-04-23 電子冷却素子を利用した半導体装置の低温試験装置
US10/404,081 US6970007B2 (en) 2002-04-23 2003-04-02 Semiconductor device low temperature test apparatus using electronic cooling element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002120548A JP3901570B2 (ja) 2002-04-23 2002-04-23 電子冷却素子を利用した半導体装置の低温試験装置

Publications (2)

Publication Number Publication Date
JP2003315406A JP2003315406A (ja) 2003-11-06
JP3901570B2 true JP3901570B2 (ja) 2007-04-04

Family

ID=29208008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002120548A Expired - Fee Related JP3901570B2 (ja) 2002-04-23 2002-04-23 電子冷却素子を利用した半導体装置の低温試験装置

Country Status (2)

Country Link
US (1) US6970007B2 (ja)
JP (1) JP3901570B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855566B2 (en) * 2001-07-24 2005-02-15 Sumitomo Electric Industries, Ltd. Optical semiconductor module and method of producing the same
JP2004257980A (ja) * 2003-02-27 2004-09-16 Mire Kk 半導体素子テスト用ハンドラ
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
JP4445299B2 (ja) * 2004-03-18 2010-04-07 富士通株式会社 不揮発性メモリ評価方法
JP2005345262A (ja) * 2004-06-03 2005-12-15 Niigata Seimitsu Kk 半導体検査装置およびこれに用いる被検査部品トレー
JP3767829B1 (ja) * 2005-06-09 2006-04-19 エスティケイテクノロジー株式会社 半導体デバイスの検査装置
CN102271482B (zh) * 2010-06-04 2015-11-25 鸿富锦精密工业(深圳)有限公司 电子元件冷却装置
JP5434844B2 (ja) 2010-08-04 2014-03-05 住友電気工業株式会社 昇温装置及び昇温試験方法
US8673655B1 (en) * 2011-02-22 2014-03-18 Gamestop Texas, Ltd. Semiconductor package repair process
JP5766086B2 (ja) * 2011-09-30 2015-08-19 三菱電機株式会社 Icソケット
US9039275B2 (en) * 2012-01-13 2015-05-26 Nissan North America, Inc. Methods of preventing freezing of relays in electrical components
US9285416B2 (en) 2012-04-02 2016-03-15 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing substrates
KR102002982B1 (ko) * 2013-01-17 2019-07-24 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
CN104297655A (zh) * 2013-11-28 2015-01-21 中国航空工业集团公司洛阳电光设备研究所 电路板低温故障定位方法及其加热装置
CN104360260A (zh) * 2014-11-18 2015-02-18 中国航空工业集团公司洛阳电光设备研究所 一种快速定位电路板低温故障芯片的方法及制冷装置
JP2017062164A (ja) * 2015-09-24 2017-03-30 エスアイアイ・セミコンダクタ株式会社 半導体検査装置および電子デバイスの検査方法
US20220043413A1 (en) * 2020-08-04 2022-02-10 Nvidia Corporation Intelligent server-level testing of datacenter cooling systems
JP2022139163A (ja) * 2021-03-11 2022-09-26 上野精機株式会社 電子部品検査装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350982A (en) 1976-10-20 1978-05-09 Mitsubishi Electric Corp Low-high temperature testing station
US5188982A (en) * 1991-12-20 1993-02-23 Vlsi Technology, Inc. Method of bonding a semiconductor die to a package using a gold/silicon preform and cooling the die and package through a monotonically decreasing temperature sequence
KR100317829B1 (ko) * 1999-03-05 2001-12-22 윤종용 반도체 제조 공정설비용 열전냉각 온도조절장치

Also Published As

Publication number Publication date
JP2003315406A (ja) 2003-11-06
US20030197518A1 (en) 2003-10-23
US6970007B2 (en) 2005-11-29

Similar Documents

Publication Publication Date Title
JP3901570B2 (ja) 電子冷却素子を利用した半導体装置の低温試験装置
US10520528B2 (en) Dew resistant module for test socket and electronic component testing device having the same
US7659738B2 (en) Test sockets having peltier elements, test equipment including the same and methods of testing semiconductor packages using the same
US4402185A (en) Thermoelectric (peltier effect) hot/cold socket for packaged I.C. microprobing
US8564317B2 (en) Test socket, and test apparatus with test socket to control a temperature of an object to be tested
KR101228207B1 (ko) 반도체 소자 테스트용 푸싱 기구 및 이를 포함하는 테스트 핸들러
US9874605B2 (en) Device holder, inner unit, outer unit, and tray
KR101106608B1 (ko) 반도체장치의 시험장치 및 시험방법
JPH0587873A (ja) 集積回路チツプのバーンイン選別方法および装置
US20100141287A1 (en) Test of electronic devices at package level using test boards without sockets
US10627441B2 (en) Apparatus for testing semiconductor package
US20090009204A1 (en) Test socket
WO2010041317A1 (ja) インターフェイス部材、テスト部ユニットおよび電子部品試験装置
JP2005156172A (ja) ミドルパワー及びハイパワーic用テストバーンイン装置
JP2016181665A (ja) 熱処理装置および熱処理方法
JPH08340030A (ja) バーンイン装置およびバーンイン用ウエハトレイ
US20170115339A1 (en) Device and method for controlling ic temperature
KR102257733B1 (ko) 검사 장치 및 검사 장치의 청정화 방법
KR101878322B1 (ko) 반도체 메모리 모듈 고온 테스트 장치
KR20110001855A (ko) 테스트 소켓, 이를 갖는 테스트 장치, 및 이 장치를 이용한 테스트 방법
US9013201B2 (en) Method of testing an object and apparatus for performing the same
KR20070089118A (ko) 반도체 소자 테스트 핸들러 및 그의 제어방법
US9476936B1 (en) Thermal management for microcircuit testing system
US20200096557A1 (en) Inspection apparatus and inspection method
JP3194483B2 (ja) バーンイン試験方法及びバーンイン試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060522

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees