JP2009229135A - テストチップを備えたモジュール - Google Patents
テストチップを備えたモジュール Download PDFInfo
- Publication number
- JP2009229135A JP2009229135A JP2008072173A JP2008072173A JP2009229135A JP 2009229135 A JP2009229135 A JP 2009229135A JP 2008072173 A JP2008072173 A JP 2008072173A JP 2008072173 A JP2008072173 A JP 2008072173A JP 2009229135 A JP2009229135 A JP 2009229135A
- Authority
- JP
- Japan
- Prior art keywords
- test
- chip
- semiconductor chip
- dedicated
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 被測定半導体チップとテスト専用半導体チップとを搭載し、テスト専用半導体チップを用いてテストパターンを発生させ、被測定半導体チップをテストすることで、被測定半導体チップをKGD化することができる。
【選択図】図1
Description
1、ベア・チップ用のソケット又はキャリア基板とそれを受けるソケットが必要となり、非常に高価なソリューションとなる。
2、ベア・チップをソケットに搭載する際アライメントを取る為の専用のローダー・アンローダーが必要となる。
3、ベア・チップのボンディング・ピッチは120μm対応が限界。
4、ベア・チップ用のソケットは、そのベア・チップ専用となり汎用性に欠ける。
5、ベア・チップ用ソケットは厚さ100μm以下の薄型ベア・チップに対応できない。等の欠点がある。そのためベア・チップをKGD化する手立ては現状では非常に限られたもので高価であるという問題がある。
また、被測定半導体チップをKGD化した後、その他必要な半導体装置や部品をさらに基板に搭載させ、パッケージングして、モジュールとすることができる。このように被測定半導体チップがKGD化されているため、その後搭載される半導体装置や部品を無駄にすることなく有効に利用することができる効果がある。
1)それぞれの半導体基板上に形成した専用BISTチップとメモリー・ベア・チップとを搭載し、チップ間同士の結線、及びそれに依って構成されるモジュールの外部出力端子までを配線する。
2)専用BISTチップ内の全てのI/Oに付加されたバウンダリ・スキャン・セル。
3)そのバウンダリ・スキャン・セルを制御するJ−TAGコントローラ。
4)J−TAGコントローラによって起動するパターン・ジェネレータ。
5)その入力されたテストパターンとメモリー・ベア・チップから出力されたデータを比較するコンパレータ。
6)比較した結果を一時格納するレジスタ。
7)一連の制御は、外部からアクセスするJ−TAGコントローラのインターフェース・ポートにより行われる。
1)まずプローバーやその他の接触方法によりJ−TAGコントローラのインターフェース・ポートからコマンドを入力する。J−TAGコントローラは、被測定物(フラッシュメモリーやランダムアクセスメモリー等のKGD化が必要なメモリー・ベア・チップ等)に対して任意のテストパターンを与えるように指示する。
2 専用BISTチップ
3 メモリー・ベア・チップ
4 J−TAG コントローラ
5 パッド
6 配線
10 半導体パッケージ
11 ベア・チップ
12 キャリア基板
20 ソケット
21 キャリア基板領域
22 コンタクトピン
30 ふた
31 位置決め機構(くぼみ)
Claims (6)
- 被測定半導体チップとテスト専用半導体チップとを搭載し、前記テスト専用半導体チップを用いてテストパターンを発生させ、前記被測定半導体チップをテストすることを特徴とするモジュール。
- 前記テスト専用半導体チップは、内部にテストパターンを発生させるパターン・ジェネレータを備えていることを特徴とする請求項1に記載のモジュール。
- 前記テスト専用半導体チップは、その入出力パッドにバウンダリ・スキャン・セルを備えていることを特徴とする請求項1又は2に記載のモジュール。
- 前記テスト専用半導体チップは、ジェータグ(JTAG)コントローラを備え、そのインターフェース・ポートからのコマンドによりテストパターンを発生させ、前記被測定半導体チップをテストすることを特徴とする請求項1乃至3のいずれかに記載のモジュール。
- 前記テスト専用半導体チップは、内部にコンパレータを備え、前記被測定半導体チップからの読み出し信号と期待値とを比較判定することを特徴とする請求項1乃至4のいずれかに記載のモジュール。
- 前記テスト専用半導体チップは、内部にレジスタを備え、前記被測定半導体チップからの読み出し信号と期待値とを比較判定した結果を記憶保持することを特徴とする請求項1乃至5のいずれかに記載のモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072173A JP2009229135A (ja) | 2008-03-19 | 2008-03-19 | テストチップを備えたモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072173A JP2009229135A (ja) | 2008-03-19 | 2008-03-19 | テストチップを備えたモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009229135A true JP2009229135A (ja) | 2009-10-08 |
Family
ID=41244720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072173A Pending JP2009229135A (ja) | 2008-03-19 | 2008-03-19 | テストチップを備えたモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009229135A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1090358A (ja) * | 1996-09-17 | 1998-04-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び半導体装置並びにそのテスト方法 |
JP2002217367A (ja) * | 2001-01-15 | 2002-08-02 | Mitsubishi Electric Corp | 半導体チップ、半導体装置および半導体装置の製造方法 |
JP2003014819A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体配線基板,半導体デバイス,半導体デバイスのテスト方法及びその実装方法 |
JP2003077296A (ja) * | 2001-09-05 | 2003-03-14 | Fujitsu Ltd | メモリチップとロジックチップとを搭載し,メモリチップの試験を可能にした半導体装置 |
JP2004093421A (ja) * | 2002-08-30 | 2004-03-25 | Oki Electric Ind Co Ltd | テスト回路、そのテスト回路を内蔵した半導体集積回路装置、及びそのテスト方法 |
JP2006047201A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Corp | 半導体装置 |
JP2006269016A (ja) * | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | Ram試験装置及び試験方法 |
-
2008
- 2008-03-19 JP JP2008072173A patent/JP2009229135A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1090358A (ja) * | 1996-09-17 | 1998-04-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び半導体装置並びにそのテスト方法 |
JP2002217367A (ja) * | 2001-01-15 | 2002-08-02 | Mitsubishi Electric Corp | 半導体チップ、半導体装置および半導体装置の製造方法 |
JP2003014819A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体配線基板,半導体デバイス,半導体デバイスのテスト方法及びその実装方法 |
JP2003077296A (ja) * | 2001-09-05 | 2003-03-14 | Fujitsu Ltd | メモリチップとロジックチップとを搭載し,メモリチップの試験を可能にした半導体装置 |
JP2004093421A (ja) * | 2002-08-30 | 2004-03-25 | Oki Electric Ind Co Ltd | テスト回路、そのテスト回路を内蔵した半導体集積回路装置、及びそのテスト方法 |
JP2006047201A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Corp | 半導体装置 |
JP2006269016A (ja) * | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | Ram試験装置及び試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
TWI278642B (en) | Semiconductor testing apparatus, semiconductor integrated circuit device, testing method and manufacturing method | |
JP5208208B2 (ja) | 製造方法および試験用ウエハユニット | |
JP4322827B2 (ja) | 半導体チップ | |
US9244115B1 (en) | Test engine for integrated circuit chip testing | |
JP2003197697A (ja) | 半導体装置の製造方法 | |
JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
US6535009B1 (en) | Configuration for carrying out burn-in processing operations of semiconductor devices at wafer level | |
US6352868B1 (en) | Method and apparatus for wafer level burn-in | |
TWI763594B (zh) | 半導體晶片及其預燒測試方法 | |
JP4217498B2 (ja) | 半導体素子の電気的検査法 | |
KR20200136697A (ko) | 반도체 장치에 대한 테스트 보드 및 테스트 시스템 | |
KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
JP2009229135A (ja) | テストチップを備えたモジュール | |
JP5351151B2 (ja) | 試験システム | |
KR20040054904A (ko) | 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 | |
Bahukudumbi et al. | Wafer-level testing and test during burn-in for integrated circuits | |
JP2009059875A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100842909B1 (ko) | 번-인 테스트의 스캔 방법 | |
JP4022698B2 (ja) | 検査回路基板 | |
JP4464237B2 (ja) | バーンイン試験方法,及び,それに用いるバーンイン用測定プログラム | |
JP4137082B2 (ja) | 半導体装置の試験装置 | |
JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
JP2002071718A (ja) | 半導体検査装置および半導体装置の製造方法 | |
JP2005292062A (ja) | マルチチップモジュールの検査方法及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130731 |