KR100668133B1 - 번인 테스트를 위한 방법 및 번인 테스트를 위한측정프로그램 - Google Patents

번인 테스트를 위한 방법 및 번인 테스트를 위한측정프로그램 Download PDF

Info

Publication number
KR100668133B1
KR100668133B1 KR1020050090545A KR20050090545A KR100668133B1 KR 100668133 B1 KR100668133 B1 KR 100668133B1 KR 1020050090545 A KR1020050090545 A KR 1020050090545A KR 20050090545 A KR20050090545 A KR 20050090545A KR 100668133 B1 KR100668133 B1 KR 100668133B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
test
burn
stress
operation test
Prior art date
Application number
KR1020050090545A
Other languages
English (en)
Other versions
KR20060051760A (ko
Inventor
스구루 사사키
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060051760A publication Critical patent/KR20060051760A/ko
Application granted granted Critical
Publication of KR100668133B1 publication Critical patent/KR100668133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

번인 테스트 방법은 단계(a)와 (b)를 포함한다. 단계(a)에서는 프로브카드에 제공된 제1프로브들을 통해 제1반도체 장치의 동작 테스트가 실행된다. 단계(b)에서는 동작 테스트가 실행되는 동안 프로브카드에 제공된 제2프로브들을 통해 제2반도체 장치에 스트레스가 인가된다.
번인, 프로브, 동작 테스트, 스트레스, 스루풋

Description

번인 테스트를 위한 방법 및 번인 테스트를 위한 측정프로그램{Method for burn-in test and measurement program for burn-in test}
도1은 본 발명에 따른 번인 테스트를 위한 방법의 제1실시예에서 사용되는 프로브카드의 구성을 보여주는 개념도이고;
도2는 제1실시예에서, 반도체 장치에 제공되는 입력패드와 출력패드와 프로브카드를 위한 프로브 세트 사이의 접속관계를 도시한 사시도이며;
도3은 제1실시예에서, 프로브카드를 위한 프로브 세트와 테스터 사이의 접속관계를 도시한 블록도이고;
도4는 제1실시예에서 과정을 나타내는 흐름도이며;
도5는 제1실시예에서 또 다른 과정을 나타내는 흐름도이고;
도6은 제2실시예에서 테스트된 반도체 장치의 패키징 방식을 나타내는 개념도이며;
도7은 제2실시예에서 사용된 프로브카드의 구성을 나타내는 개념도이고;
도8은 제2실시예에서, 캐리어 테이프에 위치하는 입력패드와 출력패드와 프로브카드를 위한 프로브 세트 사이의 접속관계를 도시한 사시도이다.
본 발명은 번인(burn-in) 테스트를 위한 방법에 관한 것이다.
반도체 장치의 고밀도 탑재를 달성하기 위해 다양한 탑재기술이 개발되었다. 예를 들면, TAB(Tape Automated Bonding) 또는 COF(Chip on Film)가 액정구동IC를 위한 캐리어(carrier) 테이프상에 반도체 장치를 탑재하기 위해 종종 사용된다. 또한, CSP(Chip Size Packing) 또는 MCP(Multi-chip Package)가 휴대용 기구 IC를 위해 종종 사용된다.
선행탑재기술(foregoing mounting techniques)을 사용함에 있어 고려되어야 할 항목 중 하나가 번인(burn-in)을 위한 실행방법이다. 높은 신뢰성을 가진 KGD(Known Good Die)를 보장하기 위해서는 번인을 실행하는 것이 필수적으로 필요하다. 그러나, TAB, COF, CSP 또는 MCP와 같은 탑재기술이 사용되는 경우, 전형적인 반도체 장치의 경우와 달리 번인 보드를 사용한 번인은 실행될 수 없다. TAB, COF, CSP 또는 MCP와 같은 탑재기술을 위해서는 번인 보드를 사용하지 않고 번인을 실행할 필요가 있다.
번인 보드를 사용하지 않고 번인을 실행하기 위해서는 프로브(probes)들을 사용한 번인 기술이 고려된다. 하나의 예가 본래 웨이퍼에서 반도체 장치상에 번인이 수행되는 웨이퍼 레벨 번인(WLBI)기술이다. 공개된 일본 특허출원 2003-297887A는 WLBI기술을 개시한다. 웨이퍼 레벨 번인에서 프로브들은 본래 웨이퍼 상의 반도체 장치와 접촉하게 되고, 프로브들을 통해 스트레스(stress)가 반도체 장치에 인가된다.
프로브들을 사용하는 번인 테스트 기술의 한 가지 문제점은 테스트 시간이 길다는 것이다. 테스트 시간을 줄이기 위해서 단일 프로브카드를 이용하여 많은 반도체 장치들에 번인을 동시에 인가하는 것이 바람직하다. 예를 들어, 웨이퍼 레벨 번인 기술에서 단일 프로브카드를 이용하여 하나의 웨이퍼에 형성된 모든 반도체 장치들에 번인을 동시에 인가하는 것이 이상적이다. 번인을 많은 반도체 장치들에 동시에 인가하는 것은 프로브와 반도체 장치 사이의 전기적 접속의 신뢰성 보장을 어렵게 한다. 사실상, 반도체 장치들을 테스트하기 위해서 다수의 테스트들이 불가피하게 실행되어야 한다. 그러나, 반도체 장치들을 테스트하기 위해서 다수의 테스트들이 실행된다면, 그에 대응하여 테스트 시간도 증가한다. 테스트 시간의 증가는 테스트 비용의 증가를 야기하기 때문에 바람직하지 못하다. 앞서 배경의 관점에서, 프로브를 사용한 번인 테스트의 테스트 시간을 감소시키는 기술을 제공하는 것이 소망된다.
따라서, 본 발명의 목적은 프로브를 반도체 장치에 접촉시켜 번인을 실행하는 번인 테스트에 필요한 테스트 시간을 감소시키는 것이다.
본 발명의 목적을 달성하기 위해서, 본 발명은 (a) 프로브카드상에 구비된 제1프로브들을 통하여 제1반도체 장치의 동작 테스트를 실행하는 단계와; (b) 동작 테스트가 실행되는 동안 프로브카드상에 구비된 제2프로브들을 통하여 제2반도체 장치에 스트레스(stress)를 인가하는 단계를 포함하는 번인 테스트를 위한 방법을 제공한다.
번인 테스트를 위한 이 방법에서, 제1반도체 장치의 동작 테스트와 제2반도체 장치의 번인이 동시에 실행되므로, 번인과 동작 테스트의 스루풋(throughput)이 실질적으로 향상될 수 있고, 번인 테스트의 테스트 시간이 효과적으로 감소될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 번인 테스트를 위한 방법의 실시예들을 설명한다.
(제1실시예)
제1실시예에서, 본 발명에 따른 번인 테스트를 위한 방법은 웨이퍼 레벨 번인 기술에 적용된다. 본 실시예에서 웨이퍼 레벨 번인 테스트를 위한 방법은 제1반도체 장치의 동작 테스트의 실행 중에 제2반도체 장치의 번인을 모식적으로 실행한다. 번인과 동작 테스트가 완료된 후, 제3반도체 장치의 번인과 제2반도체 장치의 동작 테스트가 실행된다. 앞선 과정을 통한 번인과 동작 테스트를 실행하는 웨이퍼 레벨 번인 테스트를 위한 방법은 동작 테스트와 번인의 스루풋을 실질적으로 향상시키고, 웨이퍼 레벨 번인 검사에 필요한 시간을 감소시킨다.
웨이퍼 레벨 번인 테스트를 위한 상기 방법과 그 상세한 과정을 달성하기 위한 설비와 기구들이 이하에서 개시된다.
도1은 본 실시예에서 웨이퍼 레벨 번인 테스트를 위한 방법에 사용되는 프로브카드(1)의 구성을 나타내는 개념도이다. 프로브카드(1)는, 두개의 반도체 장치상 에 동작 테스트가 수행될 수 있고 동시에 번인이 다른 두개의 반도체 장치들에 적용될 수 있도록 디자인된다.
구체적으로, 4개의 DUT영역들, 즉 DUT영역들 21, 22, 31 및 32가 프로브카드(1)상에 구비된다. 이 4개의 DUT영역들 21, 22, 31 및 32 의 각각은 프로브카드(1)를 사용하여 검사 또는 번인이 실행되는 4개의 반도체 장치들 중 하나에 대응된다. 도1에서, 이 대응을 명백히 하기 위해 부호들 [DUT1], [DUT1'], [DUT2], [DUT2']이 DUT 영역들 21, 22, 31 및 32 에 각각 주어진다.
DUT영역들 21, 22은 반도체 장치상에서 동작 테스트를 수행하기 위해 사용되는 프로브들이 제공되는 영역들이다. 구체적으로, 입력패드 프로브들(41)과 출력패드 프로브들(51)은 DUT영역(21)에 제공된다. 유사하게, 입력패드 프로브들(42)과 출력패드 프로브들(52)은 DUT영역(22)에 제공된다.
DUT영역들 31, 32은 반도체 장치에 번인을 적용하기 위해 사용되는 프로브들이 제공되는 영역들이다. 구체적으로, 번인 프로브들(61)은 DUT영역(31)에 제공된다. 유사하게, 번인 프로브들(62)은 DUT영역(32)에 제공된다.
프로브카드(1)의 이런 구성은 입력패드 프로브들(41)과 출력패드 프로브들(51)을 사용하여 두개의 반도체 장치들 상에 동작 테스트를 수행하고, 동시에 번인 프로브들(62)을 사용하여 다른 두개의 반도체 장치들에 번인을 적용하도록 의도된 것이다. 도2는 본 발명의 반도체 장치에 제공된 패드들과 프로브카드(1)의 각각의 프로브들간의 접속관계를 나타낸 사시도이다. 동작 테스트와 번인을 동시에 수행하기 위해, 반도체 장치에 제공된 패드들과 프로브카드(1)의 각각의 프로브들은 도2에 도시된 바와 같이 접속된다. 도2에서, 동작 테스트가 수행되는 반도체 장치들에는 부호 DUT1, DUT2가 부여되고, 번인이 적용되는 반도체 장치들에는 부호 DUT1', DUT2'가 부여된다. 당업자에게 알려진 바와 같이 DUT는 "Device Under Test"를 가리킨다. 외부로부터 입력신호를 수신하는데 사용되는 입력패드들(7)과, 외부에 출력신호를 출력하는데 사용되는 출력패드들(8)이 반도체 장치들 DUT1, DUT2, DUT1', DUT2'에 위치한다.
DUT 영역들 21과 22에 제공된 프로브들은 동작 테스트가 수행되는 각각의 반도체 장치들(DUT1과 DUT2)의 출력패드들(8)과 입력패드들(7)에 접촉된다. 구체적으로, DUT영역 21의 입력패드 프로브들(41)은 반도체 장치 DUT1의 입력패드들(7)과 접촉되고, 출력패드 프로브들(51)은 반도체 장치 DUT1의 출력패드들(8)과 접촉된다. 유사하게, DUT영역 22의 입력패드 프로브들(42)은 반도체 장치 DUT2의 입력패드들(7)과 접촉되고, 출력패드 프로브들(52)은 반도체 장치 DUT2의 출력패드들(8)과 접촉된다. 그러나, 도면의 시각화를 용이하게 하기 위해, 입력패드 프로브들(42)과 출력패드 프로브들(52)은 도2에 도시되지 않는다. 반도체 장치들(DUT1과 DUT2)의 동작 테스트들이 실행되면, 검사 패턴(inspection pattern)이 테스터(tester)로부터 입력패드 프로브들(41)을 통해 반도체 장치 DUT1의 입력패드들(7)에 공급되고, 입력패드 프로브들(42)을 통해 반도체 장치 DUT2의 입력패드들(7)에 공급된다. 그리고 나서, 반도체 장치 DUT1의 출력패드들(8)에 의해 출력된 출력패턴(output pattern)이 출력패드 프로브들(51)을 통해 테스터에 공급된다. 또한, 반도체 장치 DUT2의 출력패드들(8)에 의해 출력된 출력패턴(output pattern)이 출력패드 프로브들(52)을 통해 테스터에 공급된다.
한편, DUT 영역들 31과 32에 제공되는 번인 프로브들(61과 62)은 번인이 적용되는 각각의 반도체 장치들 DUT1'과 DUT2'의 입력패드들(7)과 접촉된다. 그러나, 도면의 시각화를 용이하게 하기 위해 번인 프로브 62는 도2에 도시되지 않는다. 프로브는 반도체 장치들 DUT1'과 DUT2'의 출력패드들(8)과 접촉되지 않는다는 사실을 주목한다. 번인이 반도체 장치들 DUT1'과 DUT2'에 적용될 때, 고전압의 스트레스 패턴(stress pattern)이 테스터로부터 번인 프로브들(61)을 통해 반도체 장치 DUT1'의 입력패드들(7)에 인가되고, 번인 프로브들(62)을 통해 반도체 장치 DUT2'의 입력패드들(7)에 인가된다.
도3은 반도체 장치의 동작 테스트를 수행하고 스트레스를 인가하는데 사용되는 테스터와 프로브카드(1)의 각각의 프로브들 사이의 접속관계를 도시한 블록도이다. 도3에서, 테스터(tester)는 부호 9가 부여된다. 테스터(9)는 두개의 측정부 (101,102)와 제어기(11)를 포함한다. 두개의 측정부(101,102)는 검사 패턴과 스트레스 패턴을 각각의 반도체 장치들에 공급하고, 각각의 반도체 장치들에서 출력된 출력패턴들로부터 각각의 반도체 장치들의 고장 유무를 판단한다. 제어기(11)는 그 내부의 메모리에서 미리 준비된 측정프로그램을 실행하고, 측정부(101 및 102)가 원하는 동작 테스트를 수행하고 스트레스를 인가하도록 요구한다.
측정부(101 및 102)의 각각은 입력측 포트(12)와 출력측 포트(13)를 포함한다. 입력측 포트(12)는 동작 테스트에 사용되는 검사 패턴을 각각의 반도체 장치들 DUT1과 DUT2에 공급하는데 사용된다. 프로브카드(1)의 입력패드 프로브들(41과 42)은 각각의 측정부(101 및 102)의 입력측 포트(12)에 위치하는 단자인 입력할당핀(input allocation pins)(14)에 접속된다. 한편, 출력측 포트(13)는 각각의 반도체 장치들 DUT1과 DUT2에 의해 출력된 출력패턴을 수신하는데 사용된다. 프로브카드(1)의 출력패드 프로브들(51과 52)은 각각의 측정부(101 및 102)의 출력측 포트(13)에 위치하는 단자인 출력측정핀(output measurement pins)(15)에 접속된다. 측정부(101 및 102)들은 수신된 출력패턴들로부터 각각의 반도체 장치들 DUT1과 DUT2의 고장 유무를 판단한다.
측정부(101 및 102)들의 각각은 기본적으로 하나의 반도체 장치를 테스트하기 위한 구성을 포함한다. 측정부(101)는 반도체 장치 DUT1상에서 동작 테스트를 수 행하고, 측정부(102)는 반도체 장치 DUT2상에서 동작 테스트를 수행한다. 측정부(101)와 측정부(102)는 제어기(11)에 준비된 측정프로그램에 기재된 동일한 알고리즘에서 작동된다. 그러나, 그들 각각은 서로 독립적으로 동작 테스트를 실행한다.
또한 본 실시예에서, 측정부(101 및 102)들은 번인에 사용되는 스트레스를 각각의 반도체 장치들 DUT1'과 DUT2'에 공급하기 위해 이중으로(doubly) 사용된다. 구체적으로, 입력측 포트(12)의 입력할당핀(14) 사이에서 입력패드 프로브들(41과 42)에 접속되지 않는 핀들, 즉 여분의 핀들은 스트레스 패턴을 각각의 반도체 장치들 DUT1'과 DUT2'에 공급하는데 사용된다. 여분의 핀들의 사용으로 스트레스 패턴을 인가하는 특별한 기기를 제공할 필요가 없다. 따라서, 이것은 검사의 경제적 효율성의 향상에 유리하다.
스트레스 패턴을 공급하기 위해 입력측 포트(12)의 여분의 핀들을 사용하는 것은 많은 테스터들에 부과되는 제약하에서, 즉 모든 측정부들은 동일한 알고리즘하에서 작동되는 제약하에서 스트레스 패턴을 각각의 반도체 장치들 DUT1'과 DUT2'에 인가될 수 있게 하는데 더욱 효과적이다. 다수의 반도체 장치들을 동시에 테스트하기 위해 다수의 측정부들을 가지는 많은 테스터들은 다수의 측정부들 중 하나가 다른 것들과 다른 동작을 실행하도록 고안되지 않는다. 즉, 많은 테스터들은 하나의 측정부가 하나의 반도체 장치상에서 동작 테스트를 수행할 수 있고 또 다른 측정부가 또 다른 반도체 장치에 스트레스를 인가할 수 있도록 고안되지 않는다. 그러나, 입력측 포트(12)의 여분의 핀들이 본 실시예에서 보여진 바와 같이 사용된다면, 전형적인 테스터가 하나의 반도체 장치상에서 동작 테스트를 수행하고 또 다른 반도체 장치에 스트레스를 인가하는데 사용될 수 있다.
여분의 핀들의 사용은 공급되는 입력신호들의 수가 출력되는 출력신호들의 수보다 작은 반도체 장치, 즉 입력패드들(7)의 수가 출력패드들(8)의 수보다 작은 반도체 장치를 사용하는 경우에 특히 효과적이다. 이것은 앞선 반도체 장치에서, 많은 여분의 핀들이 입력측 포트(12)에서 발생하기 쉽기 때문이다. 입력패드들(7)의 수가 출력패드들(8)의 수보다 작은 반도체 장치의 예로서, 액정패널의 데이터선을 구동하는데 사용되는 액정 드라이버를 들 수 있다.
도4는 본 실시예에서 웨이퍼 레벨 번인 테스트를 위한 방법에 바람직한 과정을 보여주는 흐름도이다. 도4는 웨이퍼 레벨 번인 테스트 과정 중에서 반도체 장치 DUT1의 동작 테스트와 반도체 장치 DUT1'에의 스트레스 인가에 대해 일부만 보여준다. 반도체 장치 DUT2의 동작 테스트와 반도체 장치 DUT2'에의 스트레스 인가에 대한 과정이 도4에 도시된 유사한 과정에 따라 실행된다. 또한, 제어기(11)가 거기에 내장된 측정프로그램을 실행하고 측정부(101 및 102)들을 제어하면 도4에 도시된 과정이 달성된다.
제어기(11)의 제어하에서, 측정부(101)는 반도체 장치 DUT1상에서 테스트 항목1, 테스트 항목2 내지 테스트 항목N에 대해 순차적으로 동작 테스트를 수행한다(단계 S01-1부터 S01-N까지). 상기한 바와 같이, 검사 패턴이 입력측 포트(12)로부 터 입력패드 프로브(41)들을 통해 반도체 장치 DUT1에 공급되고, 반도체 장치 DUT1에 의해 출력된 출력패턴이 출력측 포트(13)에 의해 출력패드 프로브(51)들을 통해 수신될 때, 반도체 장치 DUT1의 동작 테스트가 실행된다.
테스트 항목1,2에서 N까지에 대해 동작 테스트를 수행하는 동안 측정부(101)는 반도체 장치 DUT1'의 번인을 실행한다(단계 S02-1에서 S02-N까지). 상기한 바와 같이, 반도체 장치 DUT1'의 번인은 스트레스 패턴을 입력측 포트(12)로부터 번인 프로브(61)를 통해 반도체 장치 DUT1'에 공급함으로써 실행된다. 구체적으로, 테스트 항목1에 대해 동작 테스트를 수행하는 동안 측정부(101)는 스트레스 패턴1을 반도체 장치 DUT1'에 인가한다. 테스트 항목1 이후에 테스트 항목2에서 N까지 유사하게 실행된다. 테스트 항목2에서 N까지에 대해 동작 테스트를 실행하는 중에, 스트레스 패턴2에서 N까지가 반도체 장치 DUT1'에 각각 인가된다. 그 결과로, 반도체 장치 DUT1의 동작 테스트와 반도체 장치 DUT1'의 번인이 동시에 실행된다.
그러나, 어떤 테스트 항목의 동작 테스트에서 고장(trouble)이 발견되면, 앞선 테스트 항목의 동작 테스트 후의 동작 테스트들은 빠뜨리게 된다. 이것은 고장을 갖는 반도체 장치에의 신호 공급은 동작 테스트의 안전성의 관점에서 바람직하지 않기 때문이다. 예를 들어, 테스트 항목j의 동작 테스트에서 고장이 발견되면, 테스트 항목j+1에서 N까지에 대한 동작 테스트는 실행되지 않는다. 이 경우에, 테스트 항목j+1에서 N까지에 대응하는 스트레스 패턴j+1에서 N까지는 따로 인가된다( 단계 S03). 그 결과로, 번인에 인가될 모든 기설정된 스트레스 패턴1에서 N까지는 반도체 장치 DUT1'에 인가된다.
반도체 장치 DUT1의 동작 테스트와 반도체 장치 DUT1'의 번인이 완료되면, 반도체 장치 DUT1'의 동작 테스트와 반도체 장치 DUT1'에 인접한 반도체 장치(도면 미도시)의 번인이 연속하여 실행된다. 반도체 장치 DUT1'의 동작 테스트와 그것에 인접한 반도체 장치의 번인도 유사한 과정에 따라 실행된다.
이런 식으로, 본 실시예에서의 웨이퍼 레벨 번인 테스트방법은 반도체 장치 DUT1의 동작 테스트와 반도체 장치 DUT1'의 번인을 동시에 실행한다. 따라서, 번인과 동작 테스트의 스루풋(throughput)이 실질적으로 향상되고, 웨이퍼 레벨 번인 검사에 필요한 시간이 효과적으로 감소한다.
도4의 흐름도에 기초한 동작 테스트와 번인의 과정은 어떤 종류의 테스터에는 사용할 수 없다. 구체적으로, 반도체 장치에서 고장이 발견되면 반도체 장치에 접속된 측정부를 정지시키도록 고안된 테스터는 도4의 동작 테스트와 번인의 과정에 사용할 수 없다. 예를 들어, 반도체 장치 DUT1의 동작 테스트 중에 고장이 발견되어 그 결과 측정부(101)를 정지시키면, 측정부(101)에 의해 번인이 인가될 반도체 장치 DUT1'의 번인은 불완전하게 된다. 이것은 반도체 장치 DUT1'의 신뢰성의 보장에 바람직하지 못하다. 한편, 고장이 반도체 장치에서 발견될 경우 측정부를 정지시키는 고안은 테스터를 보호하는데 중요하다.
도5는 본 실시예에서 앞선 테스터의 테스트에 사용할 수 있는 동작 테스트와 번인의 또다른 과정을 보여주는 흐름도이다. 도5의 과정은 제어기(11)가 내장된 측정프로그램을 실행하고 측정부(101과 102)들을 제어할 때 달성된다.
도5에 도시된 과정에서, 우선 프로브들은 반도체 장치들 DUT1, DUT2, DUT1', DUT2'의 패드들과 접촉되게 된다. 입력패드 프로브(41과 42)들은 각각의 반도체 장치들 DUT1, DUT2의 입력패드(7)들과 접촉되고, 출력패드 프로브(51과 52)들은 각각의 반도체 장치들 DUT1, DUT2의 출력패드(8)들과 접촉된다. 게다가, 번인 프로브(61과 62)들은 각각의 반도체 장치들 DUT1', DUT2'의 입력패드(7)들과 접촉된다.
연속하여, 반도체 장치들 DUT1, DUT2의 동작 테스트 이전에 반도체 장치들 DUT1, DUT2에 인가되지 않는 스트레스 패턴이 있는지 없는지가 판단된다(단계 S11). 이것은 반도체 장치들 DUT1, DUT2에 번인이 인가되는 동안 번인과 동시에 실행되는 동작 테스트에서 고장이 발견되면, 고장이 유도된 반도체 장치에 대응하는 측정부가 정지되고, 모든 스트레스 패턴들이 반도체 장치들 DUT1, DUT2에 인가되지 않는 상황의 가능성이 있기 때문이다.
반도체 장치들 DUT1, DUT2에 인가되지 않는 스트레스 패턴이 있는 경우, 비인가된 스트레스 패턴들은 입력패드 프로브(41과 42)들을 통해 반도체 장치들 DUT1, DUT2에 인가된다(S12). 그 결과, 인가될 기설정된 스트레스가 반도체 장치들 DUT1, DUT2에 인가된다.
연속하여, 테스트 항목1, 2에서 N까지에 대한 동작 테스트들이 반도체 장치 들 DUT1, DUT2상에서 순차적으로 수행된다(단계 S13-1부터 S13-N까지). 게다가, 테스트 항목1, 2에서 N까지에 대한 동작 테스트들의 실행 중에, 스트레스 패턴들 1, 2에서 N까지가 반도체 장치들 DUT1', DUT2'에 순차적으로 인가된다(단계 S15-1부터 S15-N까지). 테스트 항목i에 대한 반도체 장치들 DUT1, DUT2의 동작 테스트들과 반도체 장치들 DUT1', DUT2'에의 스트레스 패턴i의 인가는 동시에 실행된다.
그러나, 어떤 테스트 항목의 동작 테스트에서 고장이 발견되면, 고장이 발견된 반도체 장치에 접속된 측정부가 정지되고, 앞선 테스트 항목의 동작 테스트 후의 실행될 동작 테스트와 그 측정부에 의해 실행될 스트레스 패턴의 인가가 빠뜨려지게(skipped) 된다(단계들 S14-1에서 S14-N까지).
예를 들어, 반도체 장치 DUT1에 대해 테스트 항목j의 동작 테스트에서 고장이 발견되면, 측정부(101)는 반도체 장치 DUT1의 테스트 항목j+1에서 N까지에 대한 동작 테스트와 반도체 장치 DUT1'의 스트레스 패턴j+1에서 N까지의 인가를 빠뜨린다. 그 결과로, 측정부(101)는 보호된다.
그러나, 스트레스 패턴j+1에서 N까지의 인가가 빠뜨려진다는 사실은 기설정된 스트레스가 반도체 장치 DUT1'에 인가되지 않는다는 결과를 가져온다. 이러한 이유로, 반도체 장치 DUT1의 동작 테스트 완료 후에, 반도체 장치 DUT1'의 동작 테스트가 실행될 경우, 빠뜨려진 스트레스 패턴j+1에서 N까지가 단계 S12에 인가된다. 그 결과로, 인가될 모든 스트레스 패턴이 반도체 장치 DUT1'에 인가된다.
이러한 방식으로, 도5의 과정은 고장이 반도체 장치에 발견될 경우 반도체 장치에 접속된 측정부를 정지시키도록 고안된 테스터에 적합하고, 본 발명에 따른 웨이퍼 레벨 번인 테스트 방법을 실행하는데 사용된다.
(제2실시예)
제2실시예에서 본 발명은 TAB을 사용한 반도체 장치의 번인에 적용된다.
도6은 패키징에서 TAB이 사용되는 반도체 장치의 구조를 보여주는 개념도이다. 반도체 장치들 DUT1, DUT1'는 캐리어 테이프(carrier tape)(21)에 결합된다. 입력패드(22)들과 출력패드(23)들은 캐리어 테이프(21)상에 형성된다. 입력패드(22)들은 외부로부터의 입력신호들을 반도체 장치들 DUT1, DUT1'에 공급하는데 사용되는 패드들이다. 입력패드(22)들은 입력패턴 배선(24)들을 통해 반도체 장치들 DUT1, DUT1'에 접속된다. 한편, 출력패드(23)들은 반도체 장치들 DUT1, DUT1'로부터 출력신호들을 출력하는데 사용되는 패드들이고, 출력패드(23)들은 출력패턴 배선(25)들을 통해 반도체 장치들 DUT1, DUT1'에 접속된다.
도7은 본 실시예의 번인 테스트 방법에 사용되는 프로브카드(1')의 구성을 도시한 개념도이다. 프로브카드(1')는 하나의 반도체 장치상에 동작 테스트를 수행하고, 동시에 또다른 하나의 반도체 장치에 번인을 인가할 수 있도록 고안된다. 구체적으로, 두개의 DUT영역들(2와 3)이 프로브카드(1')에 제공된다. DUT영역들 2와 3은 반도체 장치들 DUT1과 DUT1'에 각각 대응된다. 이 대응을 명백하게 하기 위해 부호 [DUT1]과 [DUT1']이 DUT영역들 2와 3에 각각 부여된다. 입력패드 프로브(4)들과 출력패드 프로브(5)들이 DUT영역 2에 제공되고, 번인 프로브(6)들이 DUT영역 3 에 제공된다. 입력패드 프로브(4)들과 출력패드 프로브(5)들은 반도체 장치 DUT1상에 동작 테스트를 수행하는데 사용되는 프로브들이고, 번인 프로브(6)들은 반도체 장치 DUT1'에 번인을 위한 스트레스를 인가하는데 사용되는 프로브들이다.
제1실시예와 유사하게, 입력패드 프로브(4)들, 출력패드 프로브(5)들 및 번인 프로브(6)들 모두는 동일한 측정부에 접속된다. 즉, 반도체 장치 DUT1의 동작 테스트에 사용되는 측정부는 번인을 위한 스트레스를 반도체 장치 DUT1'에 공급하는데 이중으로 사용된다. 이것은 측정부의 여분의 핀들의 효과적인 사용과 검사의 경제적인 효율성의 향상에 유리하다.
제1실시예와 유사하게, 본 실시예에서 번인 테스트의 방법은 반도체 장치 DUT1의 동작 테스트와 반도체 장치 DUT1'의 번인을 동시에 실행한다. 그 결과, 스루풋(throughput)의 향상이 달성된다.
도8은 본 실시예에서 반도체 장치에 제공되는 패드들과 프로브카드(1')의 각각의 프로브들 사이의 접속관계를 도시한 사시도이다. 도8에 도시된 바와 같이, 프로브카드(1')의 각각의 프로브들은 캐리어 테이프(21)상에 형성된 입력패드(22)들 및 출력패드(23)들과 접속된다. 반도체 장치 DUT1에 접속된 입력패드(22)들 및 출력패드(23)들은 입력패드 프로브(4)들 및 출력패드 프로브(5)들에 각각 접속된다. 한편, 반도체 장치 DUT1'에 접속된 입력패드(22)들은 번인 프로브(6)들에 접속된다. 게다가, 검사 패턴은 입력패드 프로브(4)들을 통해 반도체 장치 DUT1에 공급되고, 반도체 장치 DUT1로부터 출력된 출력패턴은 출력패드 프로브(5)들을 통해 테스터에 출력된다. 이와 동시에, 번인을 위한 스트레스는 번인 프로브(6)들을 통해 반 도체 장치 DUT1'에 공급된다. 그 결과, 반도체 장치 DUT1의 동작 테스트와 반도체 장치 DUT1'의 번인이 동시에 실행된다. 반도체 장치 DUT1의 동작 테스트 및 반도체 장치 DUT1'의 번인의 완료 후에, 반도체 장치 DUT1'의 동작 테스트와 반도체 장치 DUT1'에 인접한 반도체 장치(도면 미도시)의 번인이 동시에 실행된다. 앞선 과정은 번인과 동작 테스트의 스루풋을 실질적으로 향상시키고, 번인 테스트에 필요한 시간을 효과적으로 감소시킨다.
상세한 번인 과정으로서, 제1실시예에서 사용된 과정(도4 및 도5)이 본 실시예에서도 사용될 수 있다는 사실은 당업자에 의해 명백히 이해될 수 있다.
상술한 바와 같이, 본 실시예에서는 TAB을 사용한 반도체들에 대해 두개의 반도체 장치들의 동작 테스트와 번인이 동시에 실행되고, 그 결과 테스트 시간의 감소가 달성된다. 본 실시예에서의 번인 테스트 방법이 캐리어 테이프를 사용한 다른 탑재기술(예를 들어, COF)에 적용될 수 있다는 사실은 당업자에게 명백히 이해될 수 있다.
본 발명에 따르면, 프로브를 반도체 장치에 접촉시켜 번인을 실행하는 번인 테스트에 필요한 테스트 시간을 감소시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 범위와 기술적 사상을 벗어나지 않고 수정 및 변경될 수 있다는 것은 명백하다.
본 발명에 따르면 번인과 동작 테스트의 스루풋을 실질적으로 향상시키고, 번인 테스트에 필요한 시간을 효과적으로 감소시킨다.

Claims (14)

  1. (a) 프로브카드에 제공된 제1프로브들을 통해 제1반도체 장치의 동작 테스트를 실행하는 단계; 및
    (b) 상기 동작 테스트가 실행되는 동안, 상기 프로브카드에 제공된 제2프로브들을 통해 제2반도체 장치에 스트레스를 인가하는 단계를 포함하여 이루어지는 번인 테스트 방법.
  2. 제1항에 있어서, 상기 제1반도체 장치와 상기 제2반도체 장치는 동일한 기판에 형성되는 번인 테스트 방법.
  3. 제2항에 있어서, 상기 기판은 반도체 웨이퍼인 번인 테스트 방법.
  4. 제2항에 있어서, 상기 기판은 캐리어 테이프(carrier tape)인 번인 테스트 방법.
  5. 제1항에 있어서, (c) 상기 동작 테스트에 의해 상기 제1반도체 장치에서 고장(trouble)이 발견될 경우 상기 동작 테스트를 정지시키는 단계를 더 포함하여 이루어지고,
    상기 단계(b)는 상기 동작 테스트가 정지된 후라도 상기 제2반도체 장치에 기설정된 스트레스의 인가가 완료될 때까지 계속되는 번인 테스트 방법.
  6. 제1항에 있어서, 상기 제1반도체 장치의 상기 동작 테스트 및 상기 제2반도체 장치에의 상기 스트레스의 인가를 위해 하나의 측정부가 사용되고, 상기 하나의 측정부는 입력측 포트와 출력측 포트를 포함하며,
    상기 동작 테스트는 검사 패턴을 상기 입력측 포트에 제공된 입력할당단자들 중 제1단자들을 통해 상기 제1반도체 장치에 공급하고, 상기 제1반도체 장치로부터의 출력패턴을 상기 출력측 포트를 통해 수신함으로써 실행되고,
    상기 스트레스의 인가는 상기 입력측 포트에 제공된 상기 입력할당단자들 중 제2단자들을 통해 상기 제2반도체 장치에 스트레스 패턴을 인가함으로써 실행되는 번인 테스트 방법.
  7. 제6항에 있어서, (d) 상기 제1반도체 장치에 고장이 발견될 경우, 상기 제1반도체 장치의 상기 동작 테스트와 상기 제2반도체 장치에의 상기 스트레스의 인가를 정지시키는 단계;
    (e) 상기 입력할당단자들 중 상기 제1단자들을 상기 제1반도체 장치로부터 분리시키고, 상기 제1단자들을 상기 제2반도체 장치에 접촉시키는 단계;
    (f) 상기 제2반도체 장치에 인가될 잔여 스트레스를 상기 제1단자들을 통해 상기 제2반도체 장치에 인가하는 단계; 및
    (g) 상기 단계(f) 후에 상기 제2반도체 장치의 동작 테스트를 실행하는 단계 를 더 포함하여 이루어지는 번인 테스트 방법.
  8. 제6항에 있어서, 상기 제1반도체 장치와 상기 제2반도체 장치의 각각은
    상기 검사 패턴을 수신하는데 사용되는 입력단자들, 및
    상기 출력 패턴을 출력하는데 사용되는 출력단자들을 포함하고,
    상기 입력단자들의 수는 상기 출력단자들의 수보다 작은 번인 테스트 방법.
  9. (a) 웨이퍼에 형성된 제1반도체 장치의 동작 테스트를 실행하는 단계; 및
    (b) 상기 동작 테스트가 실행되는 동안 상기 웨이퍼에 형성된 제2반도체 장치에 스트레스를 인가하는 단계를 포함하여 이루어지는 웨이퍼 레벨 번인 테스트 방법.
  10. (a) 캐리어 테이프에 형성된 제1반도체 장치의 동작 테스트를 실행하는 단계; 및
    (b) 상기 동작 테스트가 실행되는 동안 상기 캐리어 테이프에 형성된 제2반도체 장치에 스트레스를 인가하는 단계를 포함하여 이루어지는 번인 테스트 방법.
  11. (a) 프로브카드에 제공된 제1프로브들을 통해 제1반도체 장치의 동작 테스트를 실행하는 단계; 및
    (b) 상기 동작 테스트가 실행되는 동안 상기 프로브카드에 제공된 제2프로브 들을 통해 제2반도체 장치에 스트레스를 인가하는 단계를 테스터의 컴퓨터가 수행하도록 하는 코드를 포함하여 이루어지고, 테스터 내에 컴퓨터로 읽을 수 있는 매체에 구현되는, 번인 테스트 방법에 사용되는 컴퓨터 프로그램 제품.
  12. 제11항에 있어서, 상기 제1반도체 장치와 상기 제2반도체 장치는 동일한 기판에 형성되고,
    상기 기판은 반도체 웨이퍼 또는 캐리어 테이프 중 하나인 컴퓨터 프로그램 제품.
  13. 제11항에 있어서, (c) 상기 동작 테스트에 의해 상기 제1반도체 장치에서 고장이 발견될 경우 상기 동작 테스트를 정지시키는 단계를 더 포함하고,
    상기 단계(b)는 상기 동작 테스트가 정지된 후라도 상기 제2반도체 장치에 기설정된 스트레스의 인가가 완료될 때까지 계속되도록 상기 컴퓨터로 하여금 수행하게 하는 코드를 더 포함하여 이루어지는 컴퓨터 프로그램 제품.
  14. 제11항에 있어서, (d) 상기 제1반도체 장치에 고장이 발견될 경우, 상기 제1반도체 장치의 상기 동작 테스트와 상기 제2반도체 장치에의 상기 스트레스의 인가를 정지시키는 단계;
    (e) 동작 테스트에 사용되는, 상기 테스터의 측정부의 단자들을 상기 제1반도체 장치로부터 분리시키고, 상기 단자들을 상기 제2반도체 장치에 접촉시키는 단 계;
    (f) 상기 제2반도체 장치에 인가될 잔여 스트레스를 상기 단자들을 통해 상기 제2반도체 장치에 인가하는 단계; 및
    (g) 상기 단계(f) 후에 상기 제2반도체 장치의 동작 테스트를 실행하는 단계를 상기 컴퓨터로 하여금 더 수행하게 하는 코드를 더 포함하여 이루어지는 컴퓨터 프로그램 제품.
KR1020050090545A 2004-09-30 2005-09-28 번인 테스트를 위한 방법 및 번인 테스트를 위한측정프로그램 KR100668133B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004285666A JP4464237B2 (ja) 2004-09-30 2004-09-30 バーンイン試験方法，及び，それに用いるバーンイン用測定プログラム
JPJP-P-2004-00285666 2004-09-30

Publications (2)

Publication Number Publication Date
KR20060051760A KR20060051760A (ko) 2006-05-19
KR100668133B1 true KR100668133B1 (ko) 2007-01-11

Family

ID=36098313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090545A KR100668133B1 (ko) 2004-09-30 2005-09-28 번인 테스트를 위한 방법 및 번인 테스트를 위한측정프로그램

Country Status (5)

Country Link
US (1) US7345498B2 (ko)
JP (1) JP4464237B2 (ko)
KR (1) KR100668133B1 (ko)
CN (1) CN100437132C (ko)
TW (1) TWI278630B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006015363B4 (de) * 2006-04-03 2009-04-16 Multitest Elektronische Systeme Gmbh Testvorrichtung zum Testen von elektronischen Bauelementen
CN102591624B (zh) * 2011-01-06 2015-06-03 上海华虹宏力半导体制造有限公司 超越探针台排列方式的方法
CN109283449A (zh) * 2018-10-24 2019-01-29 武汉精鸿电子技术有限公司 一种支持半导体器件高温老化测试的装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
JP2665424B2 (ja) * 1992-02-07 1997-10-22 タバイエスペック株式会社 パッケージ搬送装置及びパッケージテスト装置
JPH07312386A (ja) * 1994-05-19 1995-11-28 Fujitsu Ltd 半導体チップのバーンイン基板とバーンイン方法
JP2000174081A (ja) * 1998-12-07 2000-06-23 Mitsubishi Electric Corp 半導体チップのバーンイン試験方法、バーンイン試験装置及びバーンイン試験方法に使用する半導体チップ
AU6747300A (en) * 1999-07-14 2001-01-30 Aehr Test Systems Inc. Wafer-level burn-in and test cartridge and methods
US6701474B2 (en) * 2000-06-28 2004-03-02 Cadence Design Systems, Inc. System and method for testing integrated circuits
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
JP2003209147A (ja) * 2002-01-11 2003-07-25 Nec Microsystems Ltd チップ製造方法およびシステム
US6630685B1 (en) * 2002-06-24 2003-10-07 Micron Technology, Inc. Probe look ahead: testing parts not currently under a probehead

Also Published As

Publication number Publication date
JP4464237B2 (ja) 2010-05-19
KR20060051760A (ko) 2006-05-19
US20060066340A1 (en) 2006-03-30
CN100437132C (zh) 2008-11-26
JP2006098249A (ja) 2006-04-13
CN1755379A (zh) 2006-04-05
TW200619633A (en) 2006-06-16
US7345498B2 (en) 2008-03-18
TWI278630B (en) 2007-04-11

Similar Documents

Publication Publication Date Title
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
US7733106B2 (en) Apparatus and method of testing singulated dies
TWI384088B (zh) 半導體裝置之檢查裝置
US3746973A (en) Testing of metallization networks on insulative substrates supporting semiconductor chips
EP0834124B1 (en) Parallel testing of cpu cache and instruction units
US6842022B2 (en) System and method for heterogeneous multi-site testing
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
JP2004233355A (ja) テスト信号ファンアウト装置および少なくとも一つのデバイスにテストデータブロックを同時に供給する方法
KR100668133B1 (ko) 번인 테스트를 위한 방법 및 번인 테스트를 위한측정프로그램
US10962565B2 (en) Substrate inspection apparatus
KR101781895B1 (ko) 멀티칩 패키지 테스트 시스템
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
JPH0689932A (ja) パワーｍｏｓｆｅｔのバーンイン装置
JP3858244B2 (ja) 半導体検査装置及び半導体の検査方法
KR20080102827A (ko) 모니터 번인 시스템
JPS6381941A (ja) 検査装置
KR19980043645A (ko) 반도체 디바이스용 테스트 장치
US20030210068A1 (en) Apparatus of testing semiconductor
JP2005010088A (ja) 半導体装置の試験方法
JPH10223710A (ja) 半導体集積回路装置およびそのテスト方法
JP4234826B2 (ja) 半導体集積回路の評価方法
CN117990962A (zh) 探针卡以及芯片测试系统
JP2002071718A (ja) 半導体検査装置および半導体装置の製造方法
JP2002340979A (ja) 測定装置の運転方法
JPH04320044A (ja) 半導体装置，その製造方法，その試験方法及びその試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee