CN101405852A - 使用抬起的导线的电子器件的互连 - Google Patents

使用抬起的导线的电子器件的互连 Download PDF

Info

Publication number
CN101405852A
CN101405852A CNA2007800089282A CN200780008928A CN101405852A CN 101405852 A CN101405852 A CN 101405852A CN A2007800089282 A CNA2007800089282 A CN A2007800089282A CN 200780008928 A CN200780008928 A CN 200780008928A CN 101405852 A CN101405852 A CN 101405852A
Authority
CN
China
Prior art keywords
substrate
lead
technology
adhesive force
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800089282A
Other languages
English (en)
Other versions
CN101405852B (zh
Inventor
马尔科·巴卢坎蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELES SEMICONDUCTOR EQUIPMENT S
RISE Tech CO Ltd
Original Assignee
ELES SEMICONDUCTOR EQUIPMENT S
RISE Tech CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELES SEMICONDUCTOR EQUIPMENT S, RISE Tech CO Ltd filed Critical ELES SEMICONDUCTOR EQUIPMENT S
Publication of CN101405852A publication Critical patent/CN101405852A/zh
Application granted granted Critical
Publication of CN101405852B publication Critical patent/CN101405852B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

提出了一种制造用于接触电子器件的互连元件(160；160′)的工艺。该工艺开始于在第一衬底(105)的主表面(110)上形成多条导线(130)的步骤；每条导线具有第一末端(130a)和第二末端(130b)。每条导线的第二末端耦接于第二衬底(140)。第二衬底和第一衬底随后被隔开，以便在第一衬底和第二衬底之间延伸导线(130’)。该工艺还包括步骤在形成导线之前处理主表面以控制主表面上导线的附着力。

Description

使用抬起的导线的电子器件的互连
技术领域
本发明通常涉及电子领域。更具体地，本发明涉及电子器件的互连(interconnection)。
背景技术
电子器件通常必须彼此互连，以便实现许多任务。一个示例是多芯片模块(M厘米)，其中在单个电子组件中封装了在相应的半导体材料芯片中集成的多个电路。另一个示例是探针板(probe card)，其被用来在晶圆级(wafer level)接触集成电路用以它们的测试。
已经提出了数个解决方案来实现期望的效果。具体地，现有技术中已知的特定技术是基于柔性导线的抬起(raising)。
例如，EP-A-0352020公开了一种用于依靠半导体载体互连多个芯片的系统。为此，每个芯片的传导垫片连接到在载体上提供的传导垫片的相应有纹路的部分(彼此相对)。为了增加如此获得的结构的机械顺从性，EP-A-0352020示教为在每个芯片和其垫片部分之间布置绝缘材料的局部化层；该绝缘材料被选择为与芯片电平具有相对小的或者几乎没有附着力(adhesion)。该芯片受载体挤压，从而将绝缘材料上静止(resting)的芯片垫片部分连接到相应的载体垫片；该芯片然后被稍微拔起以致其与载体隔开(例如2毫米)。以这种方式，芯片垫片与绝缘层分开，从而在芯片和载体(具有也可在末端去除的绝缘材料)之间延伸它们。EP-A-0352020中提出的所述结构允许承受由机械或者热应力引起的应变。
在EP-A-0870325中提出了该相同技术的一种变体。在这种情况下，可去除层被利用来便于抬起导线。更具体地，导线被形成于多层板(由夹在两个金属层中间的介电板组成)之上；每条导线被形成为带状，其在顶端和末端之间延伸。然后蚀刻导线下的金属层，以便将该带与介电板分离。每条导线的顶端稍微大于该带，因此蚀刻工艺在它的下面留下小圆头(button)；该圆头提供顶端到介电层的非常小的附着力(刚好足够大以致在正常操作中使顶端承受重力和加速力)。另一方面，每条导线的末端更大，因此相同的蚀刻工艺在其下面留下更大的圆头；该圆头将末端牢固地固定到多层板(同时将导线——通过via-hole——连接到在其相反表面上形成的相应接线端)。如此获得的组件与晶圆对准，并且该顶端被粘接到晶圆的相应触点。如上，多层板和晶圆隔开，从而在它们当中延伸导线(导线的顶端容易地与多层板分离)。
在任何情况下，互连元件中使用的导线通常受介电材料(最好是弹性类型)保护。例如，US-A-3795037公开了一种具有弹性导线的连接器，所述导线被嵌入在弹性体材料中；如此获得的结构允许连接电子器件，而不需要对八条导线(the eight of the leads)进行任何精确的控制。通过在一系列框架中限定导线(例如通过化学蚀刻)来产生连接器。然后建立由具有插入的隔板的多个框架形成的堆块(stack)，该堆块被夹在两块板(plate)之间。在这点上，弹性体液体被注入到由所述板限定的空腔，并且它被凝固；最后，去除所述板，从而获得期望的结构。
相同的技术也可应用于上述的文档EP-A-0870325中。在这种情况下(在导线已被延伸之后)，可流动的材料被注入在多层板与晶圆之间——以便填充可用的空间并且渗透所有导线。如上，所述材料然后被凝固，从而将导线嵌入于弹性的介电层中。
然而，现有技术中已知的解决方案并不完全令人满意。实际上，这些技术相对复杂；例如，它们需要使用要牺牲的层(sacrifical layer)，这对相应的制造工艺具有不利的影响。
而且，获得可接受级别的质量是非常困难的。例如，在EP-A-0352020中公开的结构中，芯片垫片可以容易地与绝缘材料分离(在它们连接到载体之前)。另一方面，在EP-A-0870325中需要非常高的精度来获得顶端以下的圆头的正确大小；实际上，相应的制造工艺必须被完美地控制，以便保证顶端被多层板保持(在它们连接到晶圆之前)，但是同时当导线必须延伸时它们容易分离。
发明内容
概括来说，本公开基于处理其中形成了导线的衬底的思想。
具体地，本发明的不同方面提供了如在独立权利要求中阐述的解决方案。本发明的有利实施例如在从属权利要求中得以描述。
更具体地，本发明的一方面提供了一种制造互连元件(用以接触电子器件)的工艺。该工艺开始于在第一衬底的主表面上形成多条导线的步骤；每条导线具有第一末端和第二末端。每条导线的第二末端耦接于第二衬底。第二衬底和第一衬底随后被隔开，以便在第一衬底和第二衬底之间延伸导线。该工艺还包括步骤：在形成导线之前处理主表面以控制主表面上导线的附着力。
在本发明的一个实施例中，依靠主表面上的一个或多个附着力促进(promoting)区来实现该效果。
优选地，这些附着力促进区由多孔硅制成。
进一步改善所述解决方案的方式是降低多孔硅区远离主表面移动的多孔性。
也提出了多孔性的建议范围。
可以通过随时间降低相应阳极处理(anodic process)的电流密度来实现该效果。
也建议了电流密度的范围。
在特定实施中，在相应导线与主表面之间的每个接触区域中选择性地形成附着力促进区。
进一步改善该解决方案的方式是降低从每条导线的第一末端移动到第二末端的附着力。
也提出了该变化的建议范围。
具体地，通过减小附着力促进区的浓度可以实现期望的效果。
可选地，能够在多孔硅区上沉积金属层。
通常，在两个衬底之间注入可流动的绝缘材料，然后凝固该绝缘材料，从而或者嵌入导线的相应绝缘层。
在本发明的实施例中，在第一衬底的相应凹槽中形成导线的第一末端。
有利地，在凹槽中用刚性材料制成导线，而在别处用柔性材料制成导线。
也提出了这些材料的建议的定量定义。
通常，随后去除第一衬底。
为此，可以利用湿蚀刻(wet etching)工艺，直到到达停止层，然后紧随干蚀刻(dry etching)工艺。
在本发明的特定实施例中，去除两个衬底之间的绝缘层的一部分。
也提出了将被去除的绝缘层的量的建议范围。
第二衬底也可以在制造工艺的结尾去除。
本发明的另一方面提出了一种基于该互连元件制造电子组件的工艺。
本发明的再一方面提出了一种基于相同的互连元件制造测试卡的工艺。
本发明的不同方面提出了一种相应的互连元件。
本发明的另一方面提出了一种相应的电子组件。
本发明的再一方面提出了一种相应的测试卡。
附图说明
参考单纯通过非限制性表示的方式给出的、将结合附图阅读的下面详细描述，本发明自身、以及本发明的其他特征和优点将更好理解。在该方面，清楚地表示，附图不必按比例绘制，除非相反表示，所述附图仅仅概念上图解说明此处公开的结构和过程。具体地：
图1a-1g示出了根据本发明的不同实施例的互连元件的制造工艺的各个阶段；
图2a-2b详述了根据本发明的特定实施例的该制造工艺的阶段；
图3a-3b是根据本发明的不同实施例的电子组件的图形表示；和
图4a-4f示出了根据本发明的不同实施例的测试卡的制造工艺的各个阶段。
具体实施方式
现在参考图1a-1g，图解说明根据本发明的不同实施例的制造互连元件的工艺的各个阶段。
特别考虑附图1a，制造工艺起始于单晶硅晶圆105。如下面详细描述的，晶圆105实现用于互连导线的下衬底；更具体地，导线被形成在下衬底105的前(主)表面110上并且然后被抬起。
为此，光阻光罩(photo-resist mask)115被形成于前表面110的顶部上。该光阻光罩115是通过沉积光阻材料层然后通过光刻-微影(photo-lithographic)工艺对其形成图案而获得的；以这种方式，多个窗口在光阻材料中打开以便对于期望的导线曝露前表面110的相应接触区域117。该接触区域117可以具有任何形状和大小(根据将要形成的导线)。例如，每条导线由细长的带子(例如长度为0.1-150毫米，宽度为0.5-100微米)组成。该带子可以是直的、像螺旋形的、像圈形的、波形的，等等；而且，该带子以一个或两个扩大的区域(例如，正方形、矩形或者圆形的部分)结束。
所使用的光阻材料的类型取决于导线的厚度(例如从1微米到500微米)。例如，当导线的厚度小于50-80微米时，可以使用任何类型的光阻材料(正光阻或者负光阻)。相反地，当导线的厚度更大时，最好使用负光阻材料；实际上，该光阻材料允许获得具有增加的它们高度和宽度之间的比率(多达50)的窗口。应当注意，当导线的厚度较高时，该光阻材料通常以两个阶段被沉积(例如依靠旋转工艺)。已经用不同的光阻材料进行了实验测试。例如，正光阻AZ9260被使用来使得导线宽度为5微米和厚度为3-10微米，以及宽度为10微米和厚度为3-25微米；负光阻SU-8被替代使用来使得导线宽度为10微米和厚度为100微米。
在根据本发明的实施例的解决方案中，如下面详细描述的，前表面110被处理以便控制将要在其上形成的导线的附着力。
以这种方式，能够避免导线与下衬底105任何不期望的分离(在它们的形成期间或者在制造工艺的下一阶段期间)；同时，当必要时，这不会防止导线从下衬底105抬起。
应当注意，以非常简单的方式实现了期望的效果；具体地，所提出的解决方案不需要任何牺牲的层(在制造工艺的复杂性方面具有有利效果)。
而且，以这种方式，能够提供高级别的质量；实际上，可以高精度地控制处理前表面110的操作，以便达到导线的期望附着力。
如此获得的互连元件提供高密度的导线，即使当所述导线较长时(例如达到150毫米)。例如，在厚度为1毫米和0.4毫米的互连元件中能够分别实现大约5.000条导线/厘米2或者12.500条导线/厘米2(通过使用宽度10微米的导线)。而且，导线的密度可以通过减少它们的宽度而进一步增加；例如，通过使用宽度为3微米的导线，能够使导线的密度增加大于3的系数。
在特定实施中，通过形成多孔硅层来实现导线的附着力的期望控制。例如，在从接触区域117延伸到下衬底105的区120(例如深度为0.1-5微米)中形成多孔硅。为此，下衬底105经受阳极处理。具体地，下衬底105在电化电池(包括富含氢氟酸或者HF的电解液)中被用作阳极。当阳极处理的电流密度低于临界值JPS(取决于多个实验因素)时，电解液仅与到达下衬底105的前表面110的空穴发生反应(因此该反应受空穴的馈入限制而不受到它们的离子扩散到电解液的限制)。当然，这要求(自由)空穴在前表面110上的可用性。如果下衬底105是P型的，则空穴的可用性是显而易见的。相反，如果下衬底105是N型的，则接口硅电解液充当反向偏压的肖特基势结(即，具有耗尽区，其宽度随着下衬底105的杂质浓度增加而减小)。因此，当下衬底105具有高浓度的杂质(N+)时，下衬底105中的自由空穴可以通过量子力学的隧道技术(tunneling)而穿过该结的势垒；相反，则需要提供能量给空穴，用以允许它们穿过势垒(例如，通过减轻前表面110)。
如此获得的多孔硅具有随机网络的小孔的复杂机构。多孔硅的特性取决于其形态，其依次是阳极处理的不同参数的函数(例如，持续时间、下衬底105的杂质的浓度和类型、电流密度、电解液的类型等等)。在该环境中，所使用的多孔硅的特性是机械的。多孔硅的机械特性极大地取决于其多孔性，该多孔性对于单晶硅被定义为：
P % = ( 1 - ρ PS ρ Si ) %
其中，ρPS是多孔硅的密度，ρSi是单晶硅的密度(例如，2.3g/厘米3)多孔硅的密度ρPS可以通过应用下列公式来测量：
ρ PS = ρ Si - P s - P e S · d
其中，可以测量值Ps(阳极处理之前下衬底105的初始重量)、Pe(阳极处理之后下衬底105的结束重量)和d(多孔硅区120的深度)，而值S(接触区域117的延伸)已知。
多孔性P％可以通过改变阳极处理的一个或多个参数来控制；为此，作用于电流密度是非常实用的。例如，使用电阻系数为0.01Ω厘米的N+型晶圆可以得到下面的实验结果，该晶圆被浸入到电解液HF-C2H5OH(分别具有32％和12％HF浓度体积)；通过应用下列电流密度，以室温执行阳极处理：
  电流密度   32％HF浓度体积   12％HF浓度体积
  5mA/厘米2   -   P％≈60％
  10mA/厘米2   P％≈32％   P％≈64％
  20mA/厘米2   P％≈36％   P％≈70％
  30mA/厘米2   P％≈40％   P％≈76％
  40mA/厘米2   P％≈43％   P％≈83％
  50mA/厘米2   P％≈47％   P％≈90％
导线到接触区域117的附着力随着多晶硅区120的多孔性P％而增加(因为导线到下衬底105的固定点的数量较大)。因此，通过简单控制多孔性P％(即，通过调节阳极处理的电流密度)能够获得期望的导线附着力(通常取决于它们的大小)。例如，深度为0.2微米和多孔性P％为32％-80％的多孔硅区120已被成功测试来形成宽度为2-100微米和厚度为2-25微米的导线(当它是必需的时候，在制造工艺的随后阶段期间通过下衬底105来保留该导线，而不防止它们抬起)。
作为进一步改进，通过远离接触区域117而降低它，可以调节多孔硅区120的多孔性P％。以这种方式，在前表面110上能够具有更高的多孔性P％(以便增加导线的附着力)并且在下衬底105内具有更低的多孔性P％(以便保证其完整性)。优选地，多孔性P％从前表面110处的40％-90％(例如45％-80％，象55％)降低到其最大深度处的0％-70％(例如20％-50％，象30％)。例如，对于宽度为20微米的导线，使用深度为0.25微米和多孔性P％为从90％到40％的多孔硅区120来获得200MPa的附着力。
在阳极处理期间，通过随时间简单调节电流密度可以实现期望的效果。优选地，为此，电流密度从起始值减小到在起始值的5％-20％的范围中的结束值，并且更优选地，在起始值的7％-15％的范围中(例如其10％)的结束值。例如，通过将电流密度从50mA/厘米2调节到5mA/厘米2，(在12％的HF浓度体积的电解液HF-C2H5OH)实现了多孔性P％从90％减少到50％。
应当注意，阳极处理也可以在形成光阻光罩115之前执行(以便获得单层的多孔硅——附图中未示出——延伸贯穿整个下衬底105)。然而，在这种情况下，在任何光刻-微影工艺之前必须保护多孔硅；实际上，多孔硅层曝露的较大表面(由于其多孔性)扩大了通常用于显影光阻材料的碱性溶液的蚀刻速率。因此，在形成光阻光罩115期间多孔硅层将经受重要的蚀刻(当下衬底105完全由单晶硅组成时该蚀刻是可忽略的)。为了避免该问题，可以在多孔硅层上提供(薄)保护层；例如，厚度低至0.1微米的保护层足以防止多孔硅层任何不期望的蚀刻。保护层由金属(例如镍、铜、钯或者金)组成，依靠酸性溶液中的电镀处理将所述金属沉积在多孔硅层上。
现在移到图1b，为了增加作为结果的导线的均匀性，在接触区域117上可选地形成先驱层(precursor layer)125(通过光阻光罩115的相应窗口)。例如，先驱层125由金属组成(例如铜、金或者钯)，依靠无电镀处理来沉积金属。具体地，可以通过利用包含铜硫酸盐(用以沉积铜)和氢氟酸(用以去除多孔硅区120的孔中的任何氧化物)的去离子水溶液来形成铜的先驱层125。实验结果显示通过将铜硫酸盐浓度从0.1克改变到10克以及将氢氟酸浓度从每100毫升溶液1毫升改变到10毫升能够在30秒内获得厚度范围从5纳米到0.5微米的先驱层125(对于更长的沉积时间，被沉积的铜变成粉末)。
在这点上，在先驱层125的顶部形成导线130。通常，导线130由一个或者多个金属层组成，所述金属层是依靠电镀处理被沉积的。例如，导线130由镍、铜、铬、铂、银、钯或者任何二元和/或三元合金制成；可替换地，导线130具有多层结构，例如镍-铜-镍、金-铜-金、或者钯-金-镍-铜-镍-金-钯。以这种方式，被用来实施相应的电镀处理的电流穿过多孔硅区120；结果，金属被沉积在孔内，以便增加导线130到下衬底105的附着力。
应当注意，如果多孔硅区120不受先驱层125的保护，则导线130的沉积将使用酸性溶液来进行。当然，这仅对第一沉积处理(当导线130具有多层结构时)是必需的。在任何情况下，如果必须使用碱性溶液来形成导线130，则用酸性溶液(例如，由铜或者镍组成并且厚度至少为0.1微米)预先沉积薄保护层就足够了；随后可以在处理结束时(在去除下衬底105之后)蚀刻该保护层。
如图1c所示，粘接触点135——由导电材料组成——被形成在每条导线130的末端。例如，粘接触点135由焊料合金(例如SnPb、Sn、SnBi或者SnAgCu)组成；焊料合金依靠电镀处理(通过组成合适图案的光阻光罩)或者依靠丝印印刷处理被选择性地沉积。可替换地，可以使用粘接浆(adhesive paste)，其依靠丝印印刷(silk-screen printing)处理被沉积。而且，粘接触点135可以由金属(例如金和/或铜)组成；在这种情况下，依靠薄膜处理或者电镀处理来获得粘接触点135。
进行到图1d，上衬底140——例如，由另一硅晶圆或者印制电路板(PCB)组成——被用来抬起导线130。为此，导电轨道(conductive track)145被形成在上衬底140的下表面(面对下衬底105)。对于下衬底105的每个粘接触点135，导电轨道145被提供有粘接触点150；粘接触点150由与粘接触点135相同的材料制成(例如，焊料合金、粘接浆或者金属)。
上衬底140被放置在下衬底105的前面；粘接触点150与粘接触点135对准，然后连接到粘接触点135。为此，可以使用不同的公知技术——例如，绝缘体上硅(SOI)结构领域或者MEMS技术领域中一般采用的技术。当粘接触点135和150由金属制成时，可以通过采用晶圆粘接机器来进行它们的连接，这实现了热压缩处理或者阳极热焊接处理。例如，如果金属为金，则大约200℃的温度足以获得金-金热焊接，而如果金属是铜，则需要大约400℃的温度来获得铜-铜热焊接。另一方面，当粘接触点135和150由焊料或者粘接浆制成，则也可以使用两个能够支持下衬底105和上衬底140的简单的调整板(例如，依靠真空或者静电力/磁力)。为此，商业上可用高平面性的圆形或者方形板(例如，直径/边多达300毫米，并且平面性误差小于13微米)；这些板能够以非常高的精度以可控的方式移动(对于多达15-20厘米的移动，精度为几微米)。
一旦粘接触点150已经被焊接或者粘接到粘接触点135，上衬底140和下衬底105就分隔开——如图1e所示。为此，上衬底140和下衬底105的相对自由表面被固定到平面板(例如，依靠真空或者静电力/磁力)。然后将所述板彼此移开(通常，保持一个板固定，移动另一个板)。所述运动具有垂直分量(与前表面110垂直)，以便使上衬底140与下衬底105移位预定距离(例如50微米到150毫米)。以这种方式，当上衬底140抬起时，每条导线的一部分(从其具有粘接触点135、150的末端开始)离开下衬底105。因此，导线现在将在上衬底140与下衬底105之间延伸(延伸的导线——包括它们的先驱层——整体上表示为130’)。具体地，每条(延伸的)导线130’包括下末端130a(与粘接触点135、150相对)，其保持连接到下衬底105；导线130’的上末端130b(具有粘接触点135、150)通过导电轨道145连接到上衬底140。应当注意，多孔硅区130允许脱落导线130’，同时防止导线完全地分离下衬底105。
在不同的实施(附图中未示出)中，也可以在上衬底140与下衬底105之间提供水平运动分量(与前表面110平行)，以便对于下衬底105滑动上衬底140；例如，导线130’的上末端130b可以与下末端130b对准(与前表面110垂直)。
级别为500mTorr的真空所示的实验结果(依靠商业可用的真空可旋转泵可容易地获得)足够抬起大约1.000导线130’。为此，必须施加几公斤的力到板上用以使上衬底140和下衬底105分离；该运动依靠商业可用的操作系统能够得以高精度地控制(例如，对于甚至高达1厘米的击打，能够以几纳米的精度施加多达10公斤的力)。
在这点上，在上衬底140与下衬底105之间注入可流动的绝缘材料(例如，通过铸型法或者在压力下)。绝缘材料可以是硅、氧化物、热塑性塑料或者热固树脂、或者铸造陶瓷；绝缘材料也可用极微小的颗粒来装载(例如，直径为15-180纳米由Al2O3、AlN、BN、SiO2或者Si3N4组成的微小球(nano-ball))，以便增加绝缘材料的硬度和/或导热性。绝缘材料应当具有低的粘滞度(例如，500St以下)。为此，由下衬底105和上衬底140组成的结构也可被包装在除气(degassing)系统中，以便防止形成任何气泡，当其粘滞度相对高时(例如，大约10St)时，气泡可能在绝缘材料的注入期间出现。以这种方式，绝缘材料填满上衬底140与下衬底105之间的空间，从而完全地围绕导线130’。绝缘材料凝固，以便获得相应层155，该相应层144嵌入所有导线130’。根据上衬底140与下衬底105之间注入的绝缘材料，绝缘层155可以是弹性的或者刚性的。
现在参考图1f，去除下衬底。为此，当绝缘层155是刚性的并且它不附着到下衬底时，机械作用足以将下衬底与剩余结构分离。相反地，依靠湿蚀刻工艺(或者非等向性或者等向性的类型)可以实现下衬底的分离。在任何情况下，所述操作曝露导线130’的下末端130a。如此获得的结构然后被切割(dice)，以便提供多个互连元件160(附图中仅示出一个)；每个互连元件160包括多条导线130’(例如，从10到10.000)。互连元件可被用来将一个或多个电子器件(附图中未示出)连接到下末端130a，从而将它们与上衬底140耦接(通过导线130’)。为此，也可以在下末端130a上形成一个或多个金属层(附图中未示出)(例如，依靠薄膜处理或者厚膜处理)。
替换地，如图1g所示，也去除上衬底(在制模操作之前)。例如，上衬底可以由另一晶圆组成——其上依靠薄膜处理或者电镀处理已经沉积了相应的导电轨道(当需要大于2-3微米的厚度时)；在这种情况下，导电轨道也可以被在上衬底的整个表面上形成的均匀的(单个或多个)导电层代替。如上，在上衬底的表面上优选地形成一个或多个多孔硅区，以便确保其上导电轨道/层的期望附着力。在任何情况下，以对下衬底相同的上述技术来去除上衬底(基本不影响导电轨道/层)。应当注意，当在上衬底已经形成了均匀的导电层时，依靠选择性的湿蚀刻工艺可以获得导电轨道145(在去除上衬底之后)；为此，通过被组成适当图案的光阻光罩来保护导电层的期望部分(而绝缘层155通常能够抵抗通常对导电层形成图案所需的短时期的蚀刻)。
如上，如此获得的结构然后被切割，以便提供多个互连元件——附图中仅示出了一个(依靠主要标记-即160’来区别)，每个互连元件160’或者是刚性的或者是柔性的(根据绝缘层155的特性)。互连元件160’可被用来通过导线130’耦接绝缘层155的两个相对主表面之间的任何电子器件(附图中未示出)；为此，电子器件连接到导线130’的下末端130a或者连接到导电轨道145(与相同导线130’的上末端130b耦接)。
现在考虑图2a，通过在接触区域117(在附图中仅示出了一个)中选择性地形成多孔硅区120也可以实现导线到下衬底的期望附着力。更具体地，在每个接触区域117中，多孔硅区120(一个或多个)被形成在其选定的部分中，同时接触区域117的剩余(消极)部分205维持其单晶结构。为此，下衬底的前表面被组成合适图案的相应光阻光罩覆盖(在形成用于导线的光罩之前)；该光阻光罩保护消极部分205并且曝露接触区域117的期望部分，其中在相应的阳极处理期间，随后将形成多孔硅区120。
多孔硅区120可具有任何形状(例如，矩形、正方形或者圆形)。在本发明的实施例中(如图所示)，多孔硅区120被均匀地分布在整个接触区域117中。接触区域117中的多孔硅区120的浓度总体上确定其(平均)附着力。例如，假设在104毫米2的接触区域117中将提供200MPa附着力的多孔硅；如果多孔硅每1毫米2的接触区域仅被形成在一百个区120中，则接触区域117的总附着力将变成(200*100)/104＝2Mpa。依靠100毫米2的单个多孔硅区(例如，由沿着接触区域117延伸的窄长带组成)也可以实现相同的效果。
在本发明的不同的实施例中，如图2b所示，接触区域117中的多孔硅120的浓度从相应导线的下末端到其上末端降低。优选地，附着力从最大值(在导线的下末端处)降低到最小值(在导线的上末端处)，该最小值等于最大值的0.01％-60％，并且优选地等于最大值的0.1％-10％(例如其0.5％-1％)。例如，导线的下末端处的附着力可以是大约100MPa，同时导线的上末端处的附着力可以是0.1MPa。
通过减少多孔硅区120的数量和/或大小(从导线的下末端移动到上末端)可以实现期望的效果。例如，在所讨论的情况中，多孔硅区120缩小并且从右向左分散。以这种方式，能够具有接近于导线的上末端的降低的附着力，从而便于它脱落；同时，高附着力被维持为接近于导线的下末端，以便避免其脱离的任何风险。
图3a中图解说明了上述互连元件160的示例性应用。具体地，该附图示出了用于封装芯片305的结构。芯片305被形成在实现上衬底(其在切割之后提供多个相同的组件)的晶圆的相应区域中。在这种情况下，导电轨道145实施芯片305的接线端，所述接线端然后在制造互连元件160的工艺期间连接到相应的导线130’。在这点上，导电球310被焊接或者沉积在下末端130a上。芯片305通常被保护罩312(例如，是塑料材料)覆盖；该保护罩312被形成在绝缘层155的顶部上，以便完全地包封芯片305。
图3b代替图解说明了互连结构160’的示例性应用。具体地，该附图示出了多芯片模块300b。该多芯片模块300b被用来组装多个芯片315l和315u(例如，数字型和/或电源型的集成电路)。更具体地，每个芯片315l被布置在互连结构160’下面；芯片315l被提供有多个接线端320a(在所讨论的示例中是球的形式)，连接到导线130’的相应下末端130a；另一方面，每个芯片315u被布置在互连结构160’上面；芯片315u被提供有多个类似的接线端320u，连接到相应的导电轨道145，该导电轨道耦接到导线130’的上末端130b。这允许获得3维结构(其随后通常被嵌入到封装)。
现在参考图4a-4f，其图解说明了用于制造根据本发明的不同实施例的测试卡的工艺的各个阶段。该测试卡可被用来测试任何类型的电子器件，例如晶圆级的芯片(在这种情况下，通常被称作探针板)或者封装形式的部件。为了简明，在下文中，对应于先前附图中所示元件的元件将以通过将它们的首编号从“1”变为“4”获得的类似的标记表示(并且将省略它们的解释)。
具体考虑4a，制造工艺再次起始于下衬底405(由单晶硅的晶圆组成)，在其前表面410上形成将要抬起的导线。下衬底405也包括停止层411，其目的将在下文中显而易见。停止层411具有高浓度的P-型杂质(例如高于5·1019个原子/厘米3)；例如，通过在下衬底405中植入或者扩散P-型杂质来获得停止层411。在这种情况下，如下文中详细描述的，每条导线将被用来定义用于接触将要测试的电子器件的接线端的相应探针(例如，以垫片或者球的形式)。
为此，生成多个凹槽412(从前表面410延伸到下衬底405)。在附图中所示的示例中，凹槽412具有梯形轮廓的截头锥体形状(用于获得将被用来接触要测试的电子器件的隆起的相应探针)。通过非等向性湿蚀刻工艺来定义凹槽412；例如，如在WO-A-2006/066620(此处并入其完整公开作为法律可允许最大程度的参考)中所描述的，可以实现期望的效果。
简言之，下衬底405曝露高蚀刻速率的晶体平面-例如，以Miller指数<100>定义的结晶定向，从而晶体平面(111)与前表面410形成角度α＝54.7°。光罩413被形成于前表面410上，具有曝露对应于将被形成的导线的下末端的面积的窗口(通常，矩形或者正方形)；例如，光罩413由氮化硅、硼掺杂磷硅酸盐玻璃(BPSG)组成或者由下层为氮化硅(对于随后制造阶段具有更大的窗口)和上层为BPSG(具有期望的窗口)的复合结构组成。下衬底405随后被浸没到适当的化学溶液，以便通过光罩413的窗口对其进行蚀刻。该工艺比较快，直到遇到晶体平面(111)(之后可以认为蚀刻速率是可以忽略的)；以这种方式，如此获得的每个凹槽412将具有自前表面410以角度α延伸的侧表面并具有矩形底表面(其大小取决于蚀刻工艺的长度)。通过在下衬底405中提供停止层也可以实现相同的结果(附图中未示出)；该停止层阻挡下衬底405的蚀刻(例如，由于高浓度的杂质或者由于合适的结晶定向)，从而不管蚀刻工艺的长度如何，都能够提供期望形状的凹槽412。
可替换地，凹槽(附图中未示出)具有三角外形-用于获得将被用来接触要测试的电子器件的垫片的相应探针；凹槽可以由多面体(具有共一条边的两个梯形面和两个三角面)或者锥体(具有共一个顶点的四个三角面)组成。通过继续蚀刻直到仅晶体平面(111)的面保持曝露为止，可以实现该结果，从而每个凹槽的底部下垂到边缘或者顶点(当相应的窗口分别是矩形或者正方形时)。
通过阳极处理，相同的光罩413-或者具有稍微大于光罩413的窗口的窗口(例如，在上述复合结构的情况下，通过去除BPSG层简单获得)的其他光罩(附图中未示出)-被用来形成多孔硅区420a；该多孔硅区420a从凹槽412的(侧和底)表面延伸到下衬底405，刚好在停止层411以上(例如，从那里起几微米)。先驱层425a上选择性地沉积(依靠电镀工艺)适用于形成探针的导电材料层430a(或者更多)。层430a的材料应当比较硬、抗磨损，并且不可氧化。优选地，该材料的硬度高于200维克，例如200-1.000维克级别，并且更优选地400-600维克，例如500维克。例如，(刚性)层430a由诸如镍或者其合金、铬钼合金、钯钴合金、钯镍合金、铑或钌金属组成(厚度范围从0.1微米到10微米)。
现在移到图4b，如上，在前表面410上形成另一光阻光罩415，具有曝露期望导线的接触区域417的窗口(每条导线包括刚性层430a的相应凹槽412)。通过光阻光罩415，依靠另一阳极处理形成另一多孔硅区420b(对于先前的阳极处理使用相同的参数或者不同的参数)。多孔硅区420b从接触区域417的曝露部分延伸到下衬底405(不被刚性层430a覆盖)。应当注意，用于形成多孔硅区420b的阳极处理相当断(例如，30秒-300秒)，因此不会导致刚性层430a的任何可估计的蚀刻；至多，阳极工艺会生成稍微粗糙的刚性层430a，其粗糙程度便于与用来完善导线的下一层的附着。如上，先驱层425b可选地被无电镀沉积在接触区域417的曝露部分上。在这点上，依靠适用于它们抬起的导电材料层430b(或者更多)来完善导线。依靠电镀工艺通过光阻光罩415(即，在刚性层430a和先驱层415b上)选择性地沉积层430b。层430b的材料应当是易延展的材料，比用于层430a的材料要软(以便提供所需的导线的柔性)。优选地，该材料的硬度低于200维克，例如20-150维克级别，并且更优选为40-100维克，例如50维克。例如，对于全部导线，(柔性)层430b由如上指出的相同材料制成。
如图4c所示，在柔性层427的末端处，如此获得的每条导线(总体上用430表示)被提供有粘接触点435(与相应的凹槽412相反)。然后，上衬底440与下衬底405耦接。在这种情况下，上衬底440由电路化衬底(例如单层或者多层PCB)组成，用于路由测试板中的期望信号——具有可选的用于补偿所测试的电子器件的任何偏离的顺从插入器。如上，上衬底440被提供有导电轨道445，其中形成了粘接触点450；上衬底440被放置在下衬底405的前面，并且粘接触点450被焊接或者粘接到粘接触点435。
移动到图4d，上衬底440和下衬底405被隔开，以便抬高导线。如上，每条(延伸的)导线——以最初的符号，即430’来区分——具有下末端430a(包括在相应的凹槽412中形成的其截头倒锥体部分)，其保持连接到下衬底405；导线430’的上末端430b(具有粘接触点435、450)通过导电轨道445替换连接到上衬底440。多孔硅区420a、420b再次使得脱落导线430’，同时防止它们从下衬底405完全地分离。在这点上，可流动的绝缘材料被注入到上衬底440和下衬底405之间，并且然后它被凝固，以便获得相应的绝缘层455(嵌入所有导线430’)，最好是弹性的。
参考图4e，下衬底被去除。在这种情况下，(当通过湿蚀刻工艺来执行分离时)将会避免对将形成探针的导线430’的(曝露)部分的任何损坏。例如，最好是使用等向性类型的湿蚀刻工艺(其导线430’的蚀刻速率是可忽略的)。另外或者可替换地，下衬底仅仅被部分蚀刻——没有达到导线430’；下衬底的剩余部分然后通过干蚀刻工艺被去除(不会损坏导线430’)。依靠停止层411来实现该结果(请参考图4d)，这大大地降低了蚀刻速率(大约50的系数)。以这种方式，能够以非常高的精度接近导线430’(与蚀刻时间无关)。然后可以依靠标准反应离子蚀刻(RIE)工艺在合理的时间内去除下衬底的剩余层，即使它提供相当低的蚀刻速率(例如0.3-2微米/分钟)。可替换地，也可以控制湿蚀刻工艺的长度，以便在达到导线430’之前停止它(不使用任何停止层)；例如，在导线430’下面维持厚度10微米-30微米的下衬底层。现在依靠深度RIE工艺(例如，基于SF2、CF4、O2或者它们的组合)来去除下衬底的剩余(较厚)层，这提供高得多的蚀刻速率(例如多达10微米/分钟)。
在任何情况下，所述操作曝露导线430’的下末端430a，它们的锥形部分从绝缘层455向下抬起。这生成了测试卡460，该测试卡的探针465由曝露的导线430’的下末端430a定义。测试卡460可被用来测试一个或多个电子器件(附图中未示出)，具有多个由探针465(在所讨论的示例中以球的形式)接触的接线端。探针465具有顺从结构(由于绝缘层455的弹性)，以便确保所测试的电子器件的正确接触；而且，探针465变形以便包含它们的接线端(即，球)。可替换地，当探针(附图中未示出)以边缘或者顶点结尾时，它们非常适于擦洗所测试的电子器件的接线端的任何自然的氧化层(尤其当是垫片的形式时)。在任何情况下，被使用来形成导线430’的刚性层确保探针465的需要的机械特性(由于它们的柔性层，不会相反地影响导线的抬起)。
在本发明的不同实施例中，如图4f所示，进一步去除绝缘层455的外部部分(例如由硅树脂或者任何其他弹性聚合物制成)。通常，绝缘层455被去除等于0.1％-70％的深度，并且更好是等于(原始)绝缘层455的总厚度的5-60％(例如50％)；例如，该操作可以去除从10微米到300微米的绝缘层455。
为此，通过RIE工艺——例如基于SF6、CF4、O2、CHF3(提供20微米/小时等级的硅树脂蚀刻速率)或者基于SF6、CHF3和O2的混合物(提供多达30微米/小时等级的硅树脂蚀刻速率)，蚀刻绝缘层455。通过烧蚀激光(ablationlaser)工艺(其中通过升华而去除材料)也可以实现相同的结果。例如，使用具有紫外波长的脉冲激光，获得去除硅树脂的最小密度是140mJ/厘米2；自然地，能够增加激光密度，以便获得更高的硅树脂蚀刻速率(例如每100枪(shot)1毫米)。在这种情况下，激光也可以用脉冲紫外灯(其提供比烧蚀硅树脂所需的上述阈值更大的密度)代替。在任何情况下，去除期望部分的绝缘层455的工艺被自我校准，其中仅当其不受保护时，充当光罩的导线430’的下末端430a允许去除绝缘层455。
这生成了不同的测试卡，其中每个获得的探针(用最初的符号来区分，即，分别是460’和465’)可以独立地移动。当测试卡465’由探针板(被用来在晶圆级测试电子器件)组成时，这是相当有利的。
修改
自然地，为了满足局部和特殊要求，本领域的普通技术人员可以对上述的解决方案采用许多逻辑和/或物理的修改和变动。更具体地，尽管已经参考本发明的优选实施例以某一特性程度描述了本发明，应当理解，形式和细节上以及其他实施例的替换和变化是可能的。具体地，甚至没有上面描述中阐述的特殊细节(例如数字的示例)来提供更透彻的理解，也可以实现所建议的方案；相反地，为了不模糊具有不必要的细节的所述描述，可以省略或者简化已知的特征。而且，明显的是，为了普通的设计选择起见，可以将结合本发明的任何公开的实施例描述的特定元件和/或方法并入在任何其他实施例中。
具体地，所建议的解决方案有助于以等效的工艺来实现(通过使用类似的步骤，去除一些不重要的步骤，或者进一步添加可选的步骤)；而且，可以按不同的顺序、同时或者以交织的方式(至少部分)执行所述步骤。如果制造工艺使用其他材料、技术、布局、光罩(数量和/或类型不同)等等，则应用类似的考虑因素。
应当明显的是，导线可以具有任何其他形状和/或大小；而且，它们可以由一种或者多种不同的导电材料制成。而且，任何类型的衬底可被用来抬起导线(例如，晶圆、PCB、一个或多个芯片的载体，等等)。可替换地，导线能够以任何其他方式(例如，使用仅在下衬底或者上衬底上的粘接触点)与上衬底耦接。设想上衬底和下衬底之间的任何其他相对运动(例如使用相反方向上两个水平构件)。
在任何情况下，要强调的是，上述特征的任何组合是可能的；例如，对于测试板可以使用在下衬底上被制造成不带凹槽的互连元件，或者可以使用基于下衬底中的凹槽的制造工艺来获得用于不同目的(例如，对于上述的电子组件)的互连元件。
可替换地，多孔硅区可被等效附着力促进区替代(能够增加导线在前表面上的附着力)。例如，没有什么防止使用不同类型的下衬底(例如由玻璃制成)；所述粘接可以通过粘接层、通过薄膜工艺沉积的薄金属层(例如，由V、Nb或Ti制成，厚度低于200纳米——例如30-40纳米)、或者任何其他附着力促进剂的方式来控制。更一般地，用于处理前表面以便控制将要抬起的导线的附着力的任何其他技术的使用在本发明的范畴之内。
如果以等效的工艺获得多孔硅(或者在单一层或者在多个区中)，则应用类似的考虑因素。
能够以任何其他方式来调节多孔硅的多孔性(以便减小其远离下衬底的前表面而移动)。然而，设想具有均匀多孔性的多孔硅的使用。
自然地，所建议的多孔性的值的范围仅仅是图解性的。
通过作用于阳极工艺的任何其他参数(或者其组合)，例如温度，可以实现期望的结果。
在任何情况下，电流密度可以在不同值之间和/或用任何其他时间图(例如，根据线性或者对数规律)更新。
每个接触区域中的多孔硅区的上述分布仅仅是图解性的；如果该多孔硅区数量不同、或者具有其他大小和/或形状，则应用类似的考虑因素(consideration)。自然地，没有什么能够阻止提供遍及每个接触区域的完整延伸的多孔硅。
类似地，以任何其他等效的方式，可以减少粘连沿着导线移动。然而，同样在这种情况下，不排除总是使用相同的粘连。
如上，所建议的粘连的值的范围仅仅是图解性的。
通过仅改变多孔硅区(具有相同大小)的数量或者仅改变它们的大小(对于相同数量)，也可以实现相同的结果；可替换地，也能够降低沿着导线移动的材料的多孔性。
任何其他金属可被沉积在多孔硅上——或者使用无电极工艺或者电镀工艺——以便改善导线的均匀性(即使该特征在一些实施中可以忽略)。
如果在下衬底和上衬底之间注入任何其他可流动的绝缘材料，则应用类似的考虑因素；而且，可以使用任何等效技术来去除绝缘材料，以便获得期望的绝缘材料层。在任何情况下，没有什么防止遗流在简化的实施中曝露的延伸的导线。
用于导线的凹槽可以具有任何其他形式和/或形状；而且，对于它们的生产可以使用任何其他技术。
导线的不同(刚性和柔性)层可以由等效的材料组成，或者它们可以用任何其他技术形成。在任何情况下，没有什么防止用均匀的结构形成导线(例如，当导线是直的时候，仅使用更硬的金属，从而在它们抬起期间不会发生问题)。
当然，被用来形成刚性层和柔性层的材料的定量限定不必以限制性的方式来解释。
也考虑维持下衬底的可能性。
在任何情况下，可以使用任何其他技术来去除下衬底(即使完全地基于湿蚀刻工艺)。
自然地，可以使用用于去除绝缘层的外部部分的等效技术。
同样在这种情况下，所建议的将被去除的绝缘层的量的范围仅仅是图解性的。
如上指出的，可以保持或者去除上衬底(使用任何其他技术)。
如果所建议的系统(即，互连元件、电子组件——或者基于单个芯片或者多个芯片——和测试板)具有不同的结构或者包括等效的构件，则应用类似的考虑因素。在任何情况下，这些系统不全面(使用可在不管什么其他领域中应用的设计的解决方案)。
具体地，所建议的互连元件可被用来耦接最广泛术语意义中任何类型的电子器件——例如芯片、柔性或者刚性PCB、封装(例如，BGA、CSP、QFP、或者双线直插型)等等；同样地，电子器件可被提供有任何的接线端——例如垫片、隆起、顺从隆起、纽扣隆起、管脚(例如，gull-wing、J或者无铅型)。
要强调的是，上述电子组件可以包括任意数量和/或任一类型的电子器件——即使在多维结构中被组合。在任何情况下，在其制造工艺(当它们由下衬底、上衬底或者两者组成，或者它们被包含在下衬底、上衬底或者两者中时)或者在已经完成其生产之后，电子器件可以与互连元件耦接。
如果使用测试板来测试任何其他电子器件(或者在晶圆级或者在封装级)，则应用类似的考虑因素。同样在这种情况下，或者在其制造工艺期间或者其后，测试板的其他构件可以与互连元件耦接。
应当很清楚，所建议的构件可以是集成电路设计的一部分。该设计也能够以编程语言来生成；而且，如果设计者不制作芯片或者光罩，则可以通过物理手段将该设计发送到其他。在任何情况下，作为结果的构件可以通过其制造商以原晶圆形式作为空模具、或者以封装进行分发。而且，所建议的构件可以与相同结构的其他电路结合，或者它们可被安装在中间产品内(例如母板)。在任何情况下，这些构件适合于在复杂系统(例如测试机)中使用。

Claims (26)

1.一种制造用于接触电子器件的互连元件(160；160’)的工艺，所述工艺包括步骤：
在第一衬底(105)的主表面(110)上形成多条导线(130)，每条导线具有第一末端(130a)和第二末端(130b)，
将每条导线的第二末端与第二衬底(140)耦接，和
将第二衬底和第一衬底隔开，以便在第一衬底和第二衬底之间延伸导线(130’)，
其特征在于所述工艺还包括步骤：
在形成导线之前处理该主表面，以便控制主表面上导线的附着力。
2.如权利要求1所述的工艺，其中处理该主表面的步骤包括：
在主表面上形成一组附着力促进区(120)。
3.如权利要求2所述的工艺，其中第一衬底(105)是单晶硅，形成附着力促进区的步骤包括：
形成从主表面延伸到第一衬底的一组多孔硅区(120)。
4.如权利要求3所述的工艺，其中形成多孔硅区(120)的步骤包括：
将该多孔硅区的多孔性调节为使得所述多孔性远离主表面(110)移动而降低。
5.如权利要求4所述的工艺，其中调节多孔性的步骤包括：
对于单晶硅，将多孔性从范围40％-90％中的最大值降低到范围0％-70％中的最小值。
6.如权利要求4或5所述的工艺，其中形成多孔硅区(120)的步骤包括：
使晶圆(105)经受使用随时间降低的电流密度的阳极处理。
7.如权利要求6所述的工艺，其中使晶圆(105)经受阳极处理的步骤包括：
将电流密度从起始值降低到等于5％-20％起始值的结束值。
8.如权利要求2到7中任一项所述的工艺，其中每条导线(130)与主表面(110)的相应接触区域(117)相接触，形成附着力促进区(120)的步骤包括：
在每一接触区域的至少一个被选部分中形成附着力促进区。
9.如权利要求1到8中任一项所述的工艺，其中处理主表面的步骤包括：
降低从每条导线(130)的第一末端(130a)移动到第二末端(130b)的附着力。
10.如权利要求9所述的工艺，其中降低附着力的步骤包括：
将该附着力从次最大值降低到等于0.01％-60％次最大值的次最小值。
11.当根据权利要求8时如权利要求9或10所述的工艺，其中降低附着力的步骤包括：
减小从每条导线(130)的第一末端(130a)移动到第二末端(130b)的附着力促进区(120)的浓度。
12.如权利要求3到11中任一项所述的工艺，其中处理主表面(110)的步骤还包括：
在多孔硅区(120)上沉积金属层(125)。
13.如权利要求1到12中任一项所述的工艺，还包括步骤：
在第一衬底(105)和第二衬底(140)中间注入可流动的绝缘材料(155)，和
凝固绝缘材料以便获得嵌入导线(130’)的绝缘层(155)。
14.如权利要求1到13中任一项所述的工艺，其中形成导线(430’)的步骤包括：
在主表面(410)上生成多个凹槽(412)，每条导线的第一末端(430a)在相应的凹槽中延伸。
15.如权利要求14所述的工艺，其中形成导线(430’)的步骤还包括：
在凹槽(412)中沉积至少一层刚性导电材料(430a)，和
沉积至少一层柔性导电材料(430b)，以便完善所述导线。
16.如权利要求15所述的工艺，其中该刚性导电材料具有高于200维氏的硬度，并且其中柔性导电材料具有低于200维氏的硬度。
17.如权利要求1到16中任一项所述的工艺，还包括步骤：
去除第一衬底(105)。
18.如权利要求17所述的工艺，其中去除第一衬底(105)的步骤包括：
湿蚀刻第一衬底，直到到达在第一衬底上提供的用以保护导线(430’)的停止层(411)，和
干蚀刻第一衬底的剩余部分。
19.如权利要求17或者18所述的工艺，还包括步骤：
去除不受导线(430’)保护的绝缘层(455)的外部部分。
20.如权利要求19所述的工艺，其中去除绝缘层(455)的外部部分的步骤包括：
去除深度等于绝缘层的0.1％-70％厚度的外部部分。
21.如权利要求1到20中任一项所述的工艺，还包括步骤：
去除第二衬底(140)。
22.一种制造包括一组互连的电子器件(310l，310u)的电子组件(300a)的工艺，该工艺包括步骤：
将至少一个第一电子器件(310l)的每个第一接线端(320l)与互连元件(160’)的相应导线(130’)的第一末端(130a)耦接和/或将至少一个第二电子器件(310u)的每个第二接线端(320u)与互连元件(160’)的相应导线(130’)的第二末端(130b)耦接，所述互连元件(160’)是通过执行如权利要求1到21中任一项所述的步骤制造的。
23.一种制造包括多个探针(465)的测试卡(460；460’)的工艺，所述探针用于接触将被测试的电子器件的相应接线端，该工艺包括步骤：
将电路化板(440)与互连元件的导线(430’)的第二末端(430b)耦接，所述互连元件是通过执行如权利要求1到21中任一项所述的步骤制造的，所述导线的第一末端(430a)定义所述探针。
24.一种用于接触电子器件的互连元件(160；160’)，该互连元件通过如权利要求1到21中任一项所述的工艺获得。
25.一种包括一组互连的电子器件(310l；310l；140)的电子组件(300a；300ab)，该电子组件通过如权利要求22所述的工艺获得。
26.一种用于测试电子器件的测试板(460；460’)，该测试板通过如权利要求23所述的工艺获得。
CN2007800089282A 2006-03-16 2007-03-16 使用抬起的导线的电子器件的互连 Expired - Fee Related CN101405852B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ITMI2006A000478 2006-03-16
IT000478A ITMI20060478A1 (it) 2006-03-16 2006-03-16 Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
PCT/EP2007/052497 WO2007104799A1 (en) 2006-03-16 2007-03-16 Interconnection of electronic devices with raised leads

Publications (2)

Publication Number Publication Date
CN101405852A true CN101405852A (zh) 2009-04-08
CN101405852B CN101405852B (zh) 2011-04-13

Family

ID=36939154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800089282A Expired - Fee Related CN101405852B (zh) 2006-03-16 2007-03-16 使用抬起的导线的电子器件的互连

Country Status (10)

Country Link
US (1) US7892954B2 (zh)
EP (1) EP2002471B1 (zh)
JP (1) JP5043870B2 (zh)
CN (1) CN101405852B (zh)
AT (1) ATE484846T1 (zh)
DE (1) DE602007009810D1 (zh)
ES (1) ES2359919T3 (zh)
IT (1) ITMI20060478A1 (zh)
PL (1) PL2002471T3 (zh)
WO (1) WO2007104799A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163589A (zh) * 2010-02-17 2011-08-24 美士美积体产品公司 具有自组装式弹性引线的晶片级封装装置
CN102870237A (zh) * 2010-03-12 2013-01-09 Rise技术有限责任公司 具有用于锚固接触端子的多孔半导体区域的光伏电池、电解和蚀刻模块以及相关生产线
CN107710504A (zh) * 2015-04-20 2018-02-16 汤姆逊许可公司 电子设备中的应变消除天线接线器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1395336B1 (it) 2009-01-20 2012-09-14 Rise Technology S R L Dispositivo di contatto elastico per componenti elettronici a colonne collassanti
DE102009008152A1 (de) * 2009-02-09 2010-08-19 Nb Technologies Gmbh Siliziumsolarzelle
US8940616B2 (en) 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US8679902B1 (en) 2012-09-27 2014-03-25 International Business Machines Corporation Stacked nanowire field effect transistor
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5763941A (en) * 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
AU7491598A (en) * 1997-05-15 1998-12-08 Formfactor, Inc. Lithographically defined microelectronic contact structures
JP2000077477A (ja) * 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
US6461892B2 (en) * 2000-01-26 2002-10-08 Tessera, Inc. Methods of making a connection component using a removable layer
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6632733B2 (en) * 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163589A (zh) * 2010-02-17 2011-08-24 美士美积体产品公司 具有自组装式弹性引线的晶片级封装装置
CN102163589B (zh) * 2010-02-17 2015-09-02 马克西姆综合产品公司 具有自组装式弹性引线的晶片级封装装置
US9159684B1 (en) 2010-02-17 2015-10-13 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
CN102870237A (zh) * 2010-03-12 2013-01-09 Rise技术有限责任公司 具有用于锚固接触端子的多孔半导体区域的光伏电池、电解和蚀刻模块以及相关生产线
CN106935671A (zh) * 2010-03-12 2017-07-07 Rise技术有限责任公司 具有用于锚固接触端子的多孔半导体区域的光伏电池、电解和蚀刻模块以及相关生产线
US10109512B2 (en) 2010-03-12 2018-10-23 Rise Technology S.R.L. Photovoltaic cell with porous semiconductor regions for anchoring contact terminals, electrolitic and etching modules, and related production line
CN107710504A (zh) * 2015-04-20 2018-02-16 汤姆逊许可公司 电子设备中的应变消除天线接线器
CN107710504B (zh) * 2015-04-20 2021-03-05 交互数字麦迪逊专利控股公司 竖直朝向的电子设备、构建方法及建构子组件的方法

Also Published As

Publication number Publication date
PL2002471T3 (pl) 2011-05-31
ATE484846T1 (de) 2010-10-15
EP2002471A1 (en) 2008-12-17
CN101405852B (zh) 2011-04-13
EP2002471B1 (en) 2010-10-13
DE602007009810D1 (de) 2010-11-25
ES2359919T3 (es) 2011-05-30
JP5043870B2 (ja) 2012-10-10
ITMI20060478A1 (it) 2007-09-17
US7892954B2 (en) 2011-02-22
US20090309098A1 (en) 2009-12-17
WO2007104799A1 (en) 2007-09-20
JP2009530800A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
CN101405852B (zh) 使用抬起的导线的电子器件的互连
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
KR100653294B1 (ko) 반도체 장치 및 그 제조 방법
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
TWI353659B (en) Water level package with good cte performance and
TWI533412B (zh) 半導體元件封裝結構及其形成方法
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
US20080217761A1 (en) Structure of semiconductor device package and method of the same
KR20080106082A (ko) 다이 수용 오프닝을 갖는 ｃｍｏｓ 이미지 센서 칩 스케일패키지 및 그 방법
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
CN102217063A (zh) 用于功率器件的晶片级别芯片级封装的半导体管芯结构、使用其的封装及系统、以及其制造方法
CN110832635A (zh) 用于制造基于led的发射显示装置的方法
TW201128755A (en) Chip package
CN104465418A (zh) 一种扇出晶圆级封装方法
JP4739292B2 (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
CN206558504U (zh) 图像传感器模组
US8501612B2 (en) Flip chip structure and method of manufacture
US20120061860A1 (en) Method for Constructing an Electrical Circuit, and Electrical Circuit
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
CN114899114A (zh) 一种集成芯片的加工制备工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20150316

EXPY Termination of patent right or utility model