KR100503983B1 - 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법 - Google Patents

Abstract

본 발명은, 특히, 반도체 칩 또는 집적회로를 인캡슐레이션 (encapsulation) 하기 전에 이들을 테스트하도록 설계된 다수의 팁들을 가지며, 2개의 반대편 표면 상에 산화 실리콘 기판 (10) 을 구비하는 카드의 제조방법에 관한 것으로서, 팁 (26) 형태의 접촉부에 접속되는 도전성 스트립들이 상기 기판의 일 표면에 제공된다. 진공증착 또는 캐소드 스퍼터링에 의하여 모놀리식 기판 (10) 의 절연된 일 표면상에 금속박막층 (22) 을 형성하고, 감광성 수지를 사용한 UV 포토리소그래피 공정에 의하여 도전성 스트립들을 형성한 후, 팁 (26) 의 위치와 형상에 따라 금속박막층 (22) 을 에칭한다. 그 다음, 또다른 UV 포토리소그래피 공정을 수행하여, 에칭된 금속박막층 상에 감광성의 두꺼운 수지층을 피착시킨 후, 팁들의 선화 (25) 에 맞추어 수지를 제거한다. 마지막으로, 선화 (25) 의 형상에 대응하는 전기주조된 패드를 형성할 수 있도록, 금속 이온을 함유하는 배스를 사용한 전기주조에 의해 팁 (26) 을 획득한다.

Description

반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법 {METHOD FOR MAKING CARDS WITH MULTIPLE CONTACT TIPS FOR TESTING SEMICONDUCTOR CHIPS}

발명의 배경

본 발명은, 특히, 반도체 칩 또는 집적회로를 인캡슐레이션 (encapsulation) 하기 전에 이들을 테스트하도록 설계된 다수의 팁들을 가지며, 팁 형태의 접촉부에 접속되는 도전성 스트립들이 일 표면에 제공되는 기판을 구비하는 카드의 제조방법에 관한 것이다.

기술분야

팁을 구비한 카드는, 칩 또는 집적회로의 제조 후 및 인캡슐레이션 전에 이를 검사하는 데 사용된다. 통상, 종래의 카드는 다른 종류의 기술, 즉, 공보 EP-A-0475050 호, WO 9409374 호 및 EP-0646800 호에 개시되어 있는 바와 같은, 땜납 블레이드 팁 카드, 에폭시 링 카드 및 멤브레인 카드를 이용한다. 그러나, 이러한 공지의 카드에 설치될 수 있는 팁은 소정 개수의 팁들에 한정되므로, 반도체 칩들의 집적화에 관련되는 한 끊임없는 발전에는 부응할 수가 없다.

공보 WO 96/36884 호에는 다양한 크기의 시스템을 얻기 위하여 카드를 미리 커팅하는 제조방법이 개시되어 있다. 접속 스트립들은 단층이 아니며, 모놀리식 기판의 이방성 에칭을 이용하지도 않는다.

발명의 목적

본 발명의 제 1 목적은 접촉부 임플랜테이션 (implantation) 의 밀도 및 정밀도를 향상시킬수 있도록 다수의 팁들을 갖는 카드의 제조방법을 기술하는 데 있다.

이 제조방법은, 다음의 단계들, 즉,

- 진공증착 또는 캐소드 스퍼터링에 의해 모놀리식 기판의 절연된 표면들중 하나에 금속박막층을 피착시키는 단계로서, 도전성 스트립들을 얻기 전에 실리콘 기판의 이방성 에칭이 수행되며, 상기 에칭은 전기접촉용 접속점을 형성하기 위하여 넌-이머전트 (non-emergent) 한, 상기 피착 단계,

- 직접 에칭에 의하여 도전성 스트립들을 획득하는 단계,

- 에칭된 금속박막층 상에 감광성의 두꺼운 수지층을 피착시킨 후, 팁들의 선화(線畵; drawing)에 맞추어 수지를 노출시키는 UV 포토리소그래피 공정을 수행하는 단계,

- 선화의 형상에 대응하는 전기주조된 패드를 획득할 수 있게 하는 금속 이온 배스 (bath) 에 의해 전기주조 (electroforming) 함으로써 팁들을 제조하는 단계,

- 마지막으로, 잔존 수지층을 솔벤트 배스에서 용해시켜, 모놀리식 기판상에 팁의 최종 임플랜테이션을 획득하는 단계를 특징으로 한다.

이방성 에칭은 실리콘 기판을 수산화 칼륨 (KOH) 에 담금으로써 이루어지는 것이 바람직하다.

상기 방법의 일 양태에 따르면, 기판의 이방성 에칭은, 마스크를 통하여 기판의 표면들 중 하나에 이미 증착된 감광성 수지층의 국부 절연부를 형성하는 제 1 UV 포토리소그래피 공정후에 수행된다.

금속박막층은, 예를 들면, 니켈, 금, 또는 알루미늄 기재의 재료로 형성될 수 있다. 물론, 임의의 다른 금속 도전재료를 사용할 수도 있다.

또한, 본 발명의 제 2 목적은, 접촉 밀도를 높일 수 있도록 하기 위하여, 상이한 팁들간의 피치를 최소로 감소시키는 다수팁 카드를 형성하는 데 있다.

UV 포토리소그래피법 및 전기주조에 의해 형성된 팁들은 10 내지 100 미크론의 직경 및 10 내지 수십 미크론의 두께의 금속패드에 의해 형성된다. 또한, 상기 패드들의 단면은 정사각형 또는 다각형의 단면일 수도 있다.

각 팁은, 기판에 고정되거나 또는 고정되지 않고 금속박막층 상에 증착된다. 기판에는, 대응하는 팁과는 반대편의 금속박막층 하부에 배치되는 댐핑재 (damping material) 가 설치될 수 있다.

도면의 설명

첨부 도면에 도시된 팁들의 여러가지 실시예들 및 제조방법에 대한 하기의 상세한 설명으로부터 다른 이점 및 특징들이 더욱 명백해질 것이다.

도 1 은 본 발명의 방법에 따라 형성된 카드를 나타낸 것이다.

도 2 는 전기주조된 팁들이 설치된 기판의 수직단면도를 나타낸 것이다.

도 3 은 도 2 의 평면도이다.

도 4 내지 도 7 은 카드의 애플리케이션에 따른 팁들의 여러가지 형상을 나타낸 것이다.

도 8 내지 도 10 은 팁을 기판상에 전기적으로 및 기계적으로 접속시키기 위한 여러가지 수단을 나타낸 것이다.

도 11 은 도 1 의 대체형으로서, 팁 반대편의 표면까지 전기적으로 접속되도록 하는 비아 (via) 를 갖는 기판을 나타낸 것이다.

도 12 는 본 발명에 따른 제조방법으로 구현되는 여러 단계들 (단계 a 내지 단계 m) 의 일 예를 나타낸 것이다.

바람직한 실시예들에 대한 상세한 설명

칩의 제조후에 이를 검사하는 다수팁 카드를 구현하는 방법예의 여러 단계들을 도 12 에 도시하고 있다.

단계 a : 산화 실리콘으로 이루어진 모놀리식 기판 (10) 상에 절연층 (20) 을 형성한다. 이 기판에 UV 포토리소그래피 기술이 적용하여, 필요한 정밀도, 특히 미크론 이하의 정밀도를 얻을 수 있다. 기판은, 다른 물질, 특히, 갈륨아세나이드 (Gallium Arsenide; AsGa), 석영 또는 유리를 사용하여 형성할 수도 있다.

단계 b : 감광성 수지 (12) 로 기판 (10) 을 도포하여, 균일한 층을 형성한다.

단계 c : 소정 형상의 개구 (16) 를 갖는 마스크 (14) 를 통하여 상부층의 수지 (12) 에 국부 절연부를 형성하는 제 1 UV 포토리소그래피 공정을 수행한다. UV 조사는 마스크 (14) 위에 배치된 자외선 램프에 의해 이루어진다.

단계 d : 솔벤트를 사용하여 절연된 수지 (12) 를 용해시킨다.

단계 e : 수지 (12) 가 제거된 위치에서 실리콘 산화물의 절연층 (20) 을 용해시킨다.

단계 f : 솔벤트를 사용하여 수지 (12) 를 용해시킨다.

단계 g : 기판을 수산화칼륨 (KOH) 에 담근 후에, 실리콘 기판 (10) 에 대한 이방성 습식에칭을 수행한다. 이에 의해, 기판이 약 200 미크론의 깊이까지 넌-이머전트 에칭 (18) 되어, 전기접촉용 접촉점을 형성하게 된다.

단계 h : 기판 (10) 상에 잔존하는 실리콘 산화물의 절연층 (20) 을 솔벤트 배스 (solvent bath) 에 담구어 제거한다. 넌-이머전트 에칭 (18) 을 행한 기판 (10) 은 그대로 있다.

단계 i : 실리콘 기판 (10) 을 열적 산화시켜, 이 기판의 두 표면상에 실리콘 산화물 (SiO₂) 로 이루어진 2개의 절연층 (21a, 21b) 을 형성한다.

단계 j : 상부 절연층 (21a) 의 전체 표면상에, 예를 들면, 니켈, 금 또는 알루미늄의 금속박막층 (22) 을 피착시킨다. 이러한 금속박막층 (22) 의 피착은 진공증착 또는 캐소드 스퍼터링에 의해 이루어진다.

단계 k : 이 단계는 단계 b 와 c 에서 설명한 원리에 따른 제 2 UV 포토리소그래피 공정, 및 얻고자 하는 팁의 위치와 형상에 따라 금속박막층 (22) 을 에칭하는 것으로 구성된다.

단계 l : 에칭된 금속박막층 (22) 상에 감광성의 두꺼운 수지층 (24) 을 피착시킨 후, 제 3 UV 포토리소그래피 공정을 수행하되, 상기 수지는 팁의 선화에 맞추어 노출된다. 이 포토리소그래피 공정 후에는, 30 미크론의 직경 및 60 내지 100 미크론의 두께를 갖는 금속 패드 형태의 팁 (26) 을 제조하는 전기주조 공정 (electroforming operation) 이 뒤따른다. 이 경우, 이 전기주조된 패드의 재료는 에칭된 금속박막층 (22) 의 재료와 동일하다.

단계 m : 마지막으로, 수지층 (24) 을 솔벤트 배스에 담구어 용해시켜, 모놀리식 기판 (10) 상에 최종 형태의 팁 (26) 임플랜테이션을 형성한다.

도 2 및 도 3 에서, 다수팁 카드 (28) 는 포토리소그래피 기술에 의해 고밀도의 팁들 (26) 을 구비하는데, 이 때, 전기피착된 여러개의 팁들 (26) 간의 피치는 수십 미크론까지 가능하다.

도 4 내지 도 7 을 참조하면, 팁 (26) 은 소정 기재의 여러가지 실린더 형상을 가질 수 있는데, 특히, 일정한 단면의 직선형 실린더 (도 4), 서로다른 재료로 이루질 수도 있는 2개의 중첩된 실린더들 (도 5), 위로 갈수록 직경이 작아지는 실린더들의 중첩 (도 6), 및 주파수 테스트용의 동축 형태 (도 7) 를 가질 수 있다. 다른 단면들 (정사각형, 다각형) 도 가능하다.

팁 (26) 을 기판 (10) 에 전기적으로 및 기계적으로 접속시키기 위한 다양한 수단들을 도 8 내지 도 10 에 도시하고 있다.

도 8 에서는, 팁 (26) 이 금속박막층 (22) 에 직접, 기판 (10) 에 수직 방향으로 연장되게 피착되어 있다.

도 9 에서는, 팁 (26) 의 베이스 (base) 가 금속박막층 (22) 을 관통함으로써 기판 (10) 에 고정되어 있다.

도 10 에서는, 댐핑재 (30; damping material) 가 기판 (10) 내 및 금속박막층 (22) 아래에 배치되어 있다. 팁 (26) 의 베이스는, 도 8 에서와 같이, 금속박막층 (22) 의 반대편 외부 표면상에 고정되어 있다.

(도 1 의 경우에서와 같이) 에칭된 기판상의 박막층들내에 도전성 스트립들을 피착시키는 대신에, 도 11 에서와 같이, 기판 (10) 을 관통하는 비아 (32) 를 형성하여, 팁 (26) 반대편의 표면 (34) 까지 전기적으로 접속하는 것도 가능하다.

Claims (9)

1. 다수의 팁들을 가지며, 하나 이상의 반도체 칩 또는 집적회로를 인캡슐레이션하기 전에 이들을 테스트하도록 설계되는, 팁 (26) 형태의 접촉부에 접속되는 도전성 스트립들이 표면들중 하나에 제공되는 기판 (10) 을 구비하는 카드의 제조방법에 있어서,

   - 진공증착 또는 캐소드 스퍼터링에 의하여, 상기 모놀리식 기판 (10) 의 절연된 표면들중 하나에 금속박막층 (22) 을 피착시키는 단계로서, 상기 금속박막층 (22) 을 피착시키기 전에 상기 실리콘 기판 (10) 의 이방성 에칭이 수행되며, 상기 에칭은 전기접촉용 접속점을 형성하기 위하여 넌-이머전트한, 상기 피착 단계,

   - 감광성 수지를 사용한 UV 포토리소그래피 공정에 의해, 그리고, 상기 팁들 (26) 의 위치와 형상에 따라 상기 금속박막층 (22) 을 에칭하는 것에 의해 도전성 스트립들을 획득하는 단계,

   - 상기 에칭된 금속박막층 상에 감광성의 두꺼운 수지층 (24) 을 피착시킨 후, 상기 팁들의 선화(線畵) (25; drawing) 에 맞추어 수지를 노출시키는 또다른 UV 포토리소그래피 공정을 수행하는 단계,

   - 상기 선화 (25) 의 형상에 대응하는 전기주조된 패드를 획득할 수 있게 하는 금속 이온 배스에 의해 전기주조함으로써 팁들 (26) 을 제조하는 단계,

   - 잔존 수지층 (24) 을 솔벤트 배스에서 용해시켜서, 상기 모놀리식 기판 (10) 상에 팁 (26) 의 최종 임플랜테이션을 획득하는 단계를 포함하는 것을 특징으로 하는 카드의 제조방법.
2. 제 1 항에 있어서,

   상기 기판 (10) 은 실리콘, 갈륨아세나이드, 유리 또는 석영이 기재인 재료에 의해 형성되는 것을 특징으로 하는 카드의 제조방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 기판 (10) 의 이방성 에칭은, 상기 기판 (10) 의 표면들중 하나에 이미 피착된 감광성 수지 (12) 로된 층의 국부 절연부를 마스크 (14) 를 통하여 형성하는 제 1 UV 포토리소그래피 공정 후에 수행되며, 그 이방성 에칭은 상기 실리콘 기판 (10) 을 수산화칼륨 (KOH) 에 담금으로써 달성되는 것을 특징으로 하는 카드의 제조방법.
4. 제 1 항에 있어서,

   상기 금속박막층은, 니켈, 금, 또는 알루미늄 기재의 재료로 형성되는 것을 특징으로 하는 카드의 제조방법.
5. 제 4 항에 있어서,

   상기 팁들 (26) 의 전기주조는 약 1 A/dm² 의 전류밀도를 갖는 니켈 설파메이트 (nickel sulfamate) 배스내에서 수행되는 것을 특징으로 하는 카드의 제조방법.
6. 반도체 칩을 테스트하는 다수팁 카드로서, 서로 다른 팁들간의 피치가 최대 100 미크론인 고밀도의 팁들 (26) 을 형성하기 위하여 제 1 항, 제 2 항, 제 4 항, 및 제 5 항 중의 어느 한 항의 제조방법에 따라 처리되는 기판 (10) 을 구비하는 것을 특징으로 하는 다수팁 카드.
7. 제 6 항에 있어서,

   상기 팁들 (26) 의 패드는 원형 또는 다각형의 단면을 갖는 것을 특징으로 하는 다수팁 카드.
8. 제 6 항에 있어서,

   각 팁 (26) 은, 상기 기판 (10) 에 고정되거나 또는 고정되지 않고, 상기 금속박막층 (22) 상에 피착되는 것을 특징으로 하는 다수팁 카드.
9. 제 6 항에 있어서,

   상기 기판 (10) 에는 대응하는 팁 (26) 과는 반대편의 금속박막층 (22) 하부에 배치되는 댐핑재 (30) 가 설치되는 것을 특징으로 하는 다수팁 카드.