KR100841134B1 - 프로브 카드용 다층 세라믹 기판 제조 방법 - Google Patents

프로브 카드용 다층 세라믹 기판 제조 방법 Download PDF

Info

Publication number
KR100841134B1
KR100841134B1 KR1020070042440A KR20070042440A KR100841134B1 KR 100841134 B1 KR100841134 B1 KR 100841134B1 KR 1020070042440 A KR1020070042440 A KR 1020070042440A KR 20070042440 A KR20070042440 A KR 20070042440A KR 100841134 B1 KR100841134 B1 KR 100841134B1
Authority
KR
South Korea
Prior art keywords
paraline
ceramic substrate
multilayer ceramic
layer
probe card
Prior art date
Application number
KR1020070042440A
Other languages
English (en)
Inventor
최영환
반강현
조문철
박영일
Original Assignee
(주) 미코티엔
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 미코티엔, 주식회사 코미코 filed Critical (주) 미코티엔
Priority to KR1020070042440A priority Critical patent/KR100841134B1/ko
Application granted granted Critical
Publication of KR100841134B1 publication Critical patent/KR100841134B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Abstract

반도체 칩 검사 장비에 적용되는 프로브 카드용 다층 세라믹 기판 제조 방법이 개시된다. 본 발명에 따른 방법은 전극(22)이 형성되어 있는 다층 세라믹 기판(21)을 준비하는 단계; 다층 세라믹 기판(21) 상에 패럴린층(23)을 코팅하는 단계; 패럴린층(23) 상에 포토 레지스트층(24)을 코팅하는 단계; 마스크를 이용하여 포토 레지스트층(24) 상에 소정의 개구 패턴(25)을 형성하는 단계; 전극(22)을 노출시키기 위하여 패럴린층(23)을 식각하는 단계; 및 포토 레지스트층(24)을 제거하는 단계를 포함한다. 본 발명에 따르면, 다층 세라믹 기판의 보호막으로 패럴린을 채택함으로써 제조 공정을 간단하게 하여 프로브 카드의 제조 단가를 낮출 수 있다.
프로브 카드, 다층 세라믹 기판, 패럴린

Description

프로브 카드용 다층 세라믹 기판 제조 방법{Method For Multi Layer Ceramic Substrate In Probe Card}
도 1은 종래의 프로브 카드용 다층 세라믹 기판의 구성을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 프로브 카드용 다층 세라믹 기판의 구성을 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 프로브 카드용 다층 세라믹 기판의 제조 과정을 나타내는 도면.
도 4는 본 발명의 다른 실시예에 따른 프로브 카드용 다층 세라믹 기판의 제조 과정을 나타내는 도면.
<도면의 주요부분에 대한 부호설명>
21: 다층 세라믹 기판
22: 전극
23: 패럴린층
24: 포토 레지스트층
25: 개구 패턴
본 발명은 반도체 칩 검사 장비용 프로브 카드(probe card)의 다층 세라믹(MLC: Multi Layer Ceramic) 기판 제조 방법에 관한 것이다. 보다 상세하게는 보호막으로서 내화학성이 우수하면서도 패턴 형성이 용이한 패럴린(parylene) 성분을 이용한 다층 세라믹 기판 제조 방법에 관한 것이다.
프로브 카드는 반도체 칩의 양, 불량을 테스트 하기 위해 웨이퍼 상태의 반도체 칩 패드에 가압 접속하여 검사 장비와 반도체 칩으로부터 입, 출력되는 전기적 신호를 상호 전달하게 하는 반도체 칩 검사장비의 핵심 부품이다.
일반적으로 프로브 카드는 PCB 어셈블리, 본체를 이루는 스페이스 트랜스포머(space transformer)와 하측으로 배열된 다수개의 프로브로 구성된다. 스페이스 트랜스포머는 케이블이나 커넥터 등의 인터페이스를 통하여 분석 시스템과 연결 되도록 구성되며, 하측의 프로브는 끝 단에 장착된 팁을 이용하여 웨이퍼 상의 반도체 칩 패드에 접촉하여 분석 시스템과 반도체 칩을 전기적으로 연결하도록 구성된다. 한편, 프로브가 멤스(MEMS: Micro Electromechanical System) 공정을 이용하여 제조되는 경우를 멤스 프로브 카드라고 한다.
다수개의 프로브가 고정되는 기판의 역할을 하는 스페이스 트랜스포머에는 주로 다층 세라믹 기판이 사용된다. 다층 세라믹 기판은 내구성뿐만 아니라 수직 팽창률이 적고 고주파 효율이 좋기 때문에 복잡한 신호 패턴의 형성이 요구되고 고주파 신호를 많이 사용하는 프로브 카드를 포함하는 고집적 회로 구성을 위한 기판으로 각광 받고 있다.
다층 세라믹 기판은 크게 고온 소성의 특성을 가지는 HTCC(High Temperature Co-fired Ceramic) 기판과 저온 소성의 특성을 가지는 LTCC(Low Temperature Co-fired Ceramic) 기판으로 나눌 수 있다. HTCC 기판은 제작 비용이 적게 들고, 유전율이 높은 특성을 가지고 있으나 내부의 패터닝 작업 시 고온 소성 특성상 융점이 높은 텅스텐이나 몰리브덴 계열의 금속을 사용하여야 하는데, 온도 상승과 함께 높은 저항이 발생하며 신호 손실이 커지게 되는 단점이 있다. 이와 비교하여 LTCC 기판은 저온 소성 공정이 가능하기 때문에 저항비를 상대적으로 낮출 수 있으며, 재질의 수축이 없고 가공 정밀도가 우수하다는 특징을 가지고 있어 HTCC 기판을 대체하여 사용되고 있다.
도 1은 종래의 프로브 카드용 다층 세라믹 기판의 구성을 나타내는 도면이다. 도시한 바와 같이, 종래의 프로브 카드용 다층 세라믹 기판은 전극(12)을 포함하는 LTCC 기판(11)의 전면에 보호막(13)이 형성되어 있는 구조로 되어 있다.
LTCC 기판(11)은 프로브 카드 제조 과정 중에 통상적으로 수산화칼륨(KOH), 불산(HF) 등의 화학 성분에 노출되는데, LTCC는 유리 성분을 포함하고 있기 때문에 LTCC 기판이 상기 화학 성분에 의하여 손상을 입을 가능성이 높다. 따라서, 이를 방지하기 위한 목적으로, LTCC 기판 표면에 알루미나(Al2O3)와 같은 내화학성이 우수한 물질을 코팅하여 LTCC 기판을 보호하는 기술이 개발되었다.
보호막 코팅에는 주로 용사(thermal spray) 기법이 사용된다. 용사 기법은 분말이나 와이어 형태의 재료를 용융하여 고속으로 기재에 충돌시킨 후 급속 냉각, 응고시켜서 피막을 형성하는 기술이다. 용사 기법은 금속, 세라믹, 유리 및 플라스틱 등의 두꺼운 피막을 고속으로 형성하는데 적용된다.
그러나, LTCC 기판의 보호막 제조를 위하여 용사 기법을 사용하게 되면 용사 기법의 특성상 다음과 같은 문제점이 발생한다.
먼저, 용사 기법은 피막의 두께 조절이 어렵기 때문에, 즉 두께가 수십 ㎛ 이상의 피막 형성에 적합한 기법이기 때문에 LTCC 기판의 보호막의 두께가 필요 이상으로 두꺼워지는 단점이 있다. 이는 도 1에 도시된 바와 같이 LTCC 기판(11)의 전극(12)이 LTCC 기판 표면으로부터 소정의 두께만큼(예를 들어, 50㎛ 이상) 돌출되게 제작되어야 하므로 LTCC 기판 제조 공정을 어렵게 할 수 있다. 물론 포토 리소그래피 공정을 이용하여 전극 영역에 해당되는 보호막을 식각하면 전극을 돌출시킬 필요가 없지만, 두꺼운 보호막을 식각하는 과정 또한 쉽지 않을 수 있다.
또한, 전극이 돌출되게 제작되었다고 하여도 전극(12)을 노출시키기 위해서는 보호막을 식각 하여야 하는데 보호막의 두께가 두꺼우면 식각 과정이 어려워질 수 있다. 일반적으로 전극 노출을 위해 보호막을 식각하는 방법으로는 CMP(Chemical Mechanical Polishing) 방법을 사용하는데 CMP 공정은 고가의 공정이기 때문에 프로브 카드의 제조 단가를 높일 수 있다.
또한, 일반적으로 용사 코팅시 사용하는 알루미나 분말의 평균 입도가 10㎛ 이상이기 때문에 LTCC 기판의 전 면적을 균일한 두께로 코팅하는 것이 어렵다는 단점이 있다.
이에 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 반도체 칩 검사 장비에 적용 가능한 프로브 카드용 다층 세라믹 기판 제조 방법을 제공하는 데에 그 목적이 있다.
또한, 본 발명은 내화학성이 우수하면서도 패턴 형성이 용이한 패럴린을 보호막으로 하는 다층 세라믹 기판의 제조 방법을 제공하는 데에 그 목적이 있다.
또한, 본 발명은 공정 과정이 간단하고 공정 단가가 저렴하여 프로브 카드의 양산화에 적용 가능한 다층 세라믹 기판 제조 방법을 제공하는 데에 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명에 따른 다층 세라믹 기판 제조 방법은 전극이 형성되어 있는 다층 세라믹 기판을 준비하는 단계; 상기 다층 세라믹 기판 상에 패럴린층을 코팅하는 단계; 상기 패럴린층 상에 포토 레지스트층을 코팅하는 단계; 마스크를 이용하여 상기 포토 레지스트층 상에 소정의 개구 패턴을 형성하는 단계; 상기 전극을 노출시키기 위하여 상기 패럴린층을 식각하는 단계; 및 상기 포토 레지스트층을 제거하는 단계를 포함한다.
상기 패럴린층은 패럴린 N, 패럴린 C 또는 패럴린 D 중 어느 하나를 포함하며, 상기 다층 세라믹 기판의 보호막으로 사용될 수 있다.
상기 패럴린층은 상기 다층 세라믹 기판의 상부면 이외의 면에도 코팅될 수 있다.
상기 패럴린층은 진공 증착법에 의해 코팅될 수 있다.
상기 패럴린층은 산소 플라즈마를 이용하는 건식 식각법에 의해 식각될 수 있다.
그리고, 상술한 목적을 달성하기 위하여, 본 발명에 따른 다층 세라믹 기판 제조 방법은 전극이 형성되어 있는 다층 세라믹 기판을 준비하는 단계; 상기 다층 세라믹 기판 상에 포토 레지스트층을 코팅하는 단계; 마스크를 이용하여 상기 다층 세라믹 기판의 전극을 덮는 포토 레지스트 패턴을 형성하는 단계; 상기 다층 세라믹 기판 및 상기 포토 레지스트 패턴 상에 패럴린층을 코팅하는 단계; 및 상기 포토 레지스트 패턴을 제거하는 단계를 포함한다.
상기 패럴린층은 패럴린 N, 패럴린 C 또는 패럴린 D 중 어느 하나를 포함하며, 상기 다층 세라믹 기판의 보호막으로 사용될 수 있다.
상기 패럴린층은 상기 다층 세라믹 기판의 상부면 이외의 면에도 코팅될 수 있다.
상기 패럴린층은 진공 증착법에 의해 코팅될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 프로브 카드용 다층 세라믹 기판의 구성을 나타내는 도면이다. 도시한 바와 같이, 본 발명에 따른 다층 세라믹 기판은 LTCC 기판(21), 전극(22) 및 보호막(23)으로 구성되어 있다.
본 발명에서는 LTCC 기판의 보호막 재질로 패럴린(parylene) 물질을 사용하는 것으로 특징적 구성으로 한다.
본 발명자는 상술한 바와 같은 종래기술의 문제점이 발생하는 근본적인 원인 이 보호막의 재질로 알루미나를 채택하였음에 있다는 점을 발견하고 본 발명에 이르는 연구를 시작하였다. 즉, 알루미나는 고융점의 재질이므로 불가피하게 고융점 재질의 피막을 손쉽게 형성할 수 있는 방법인 용사 기법을 채택한 것이고, 이로부터 보호막의 두께 조절이 어려워져 종래기술이 여러 가지 문제점을 가지고 있는 것으로 볼 수 있다.
이에 본 발명자는 내화학성이 우수하며 두께 조절이 용이한 방법으로 코팅이 가능한 패럴린을 프로브 카드용 LTCC 기판의 보호막 재질로 채택하게 되면 상술한 바와 같은 보호막의 두께가 불가피하게 두꺼워져서 발생하는 종래기술의 문제점이 전혀 발생하지 않는다는 점에 착안하여 본 발명에 이르게 되었다.
패럴린은 진공 상태에서 미세한 가스에 노출된 표면 위로 형성되는 열가소성 중합체들의 고유한 집합체를 총괄하여 나타내는 명칭으로서, 절연성, 방수성, 내식성, 내화학성이 우수하여 전기, 전자, 의료, 자동차 산업에 이르기까지 그 응용의 범위가 광범위한 물질이다. 아울러, 패럴린은 일반적인 액상 코팅과는 달리 서브 ㎛ 내지 수백 ㎛ 범위의 코팅 두께 조절이 용이하고 제품의 전면적에 균일한 두께로 코팅이 가능하다는 장점이 있다. 이러한 패럴린의 특성을 감안할 때, 패럴린이 프로브 카드용 LTCC 기판의 보호막의 재질로 매우 적합하다는 것을 알 수 있다.
도 3은 본 발명의 일 실시예에 따른 프로브 카드용 다층 세라믹 기판의 제조 과정을 나타내는 도면이다.
먼저, 도 3(a)에 도시한 바와 같이, 프로브 카드용 LTCC 기판(21)을 준비한다. LTCC 기판(11)에는 복수개의 전극(22)이 형성되어 있다. 복수개의 전극(22) 은 LTCC 기판(11) 표면에 노출되어 있다.
이어서, LTCC 기판(21) 상에 보호막(23)을 코팅한다[도 3(b)]. 상술한 바와 같이 보호막(23)의 재질은 패럴린을 사용한다. 보호막의 역할을 위하여, 패럴린층(23)은 LTCC 기판(21) 상부면 이외의 면에도 모두 코팅하는 것이 바람직하다. 패럴린층(23)의 두께는 향후 식각 과정을 고려하여 1 내지 5㎛ 범위로 하는 것이 좋다. 이때, 패럴린의 종류는 패럴린 N, 패럴린 C 또는 패럴린 D 중 어느 하나를 포함하는 것이 바람직하다. 패럴린 N, 패럴린 C 및 패럴린 D에 관한 내용은 미국공개특허 US 2003/0099085에 개시되어 있으므로 이에 대한 상세한 설명은 생략하도록 한다. 또한, 패럴린층(23)은 일반적인 진공 증착법을 이용하여 코팅하는 것이 바람직하다. 패럴린층(23)의 진공 증착 방법은 이미 공지의 기술이므로 본 명세서에서 이에 대한 상세한 설명은 생략하기로 한다.
다음은 전극(22)을 노출시키기 위하여 수행되는 포토 리소그래피 단계이다. 우선, 패럴린층(23) 상에 감광성 물질인 포토 레지스트층(24)을 코팅한 후, 소정의 패턴이 형성되어 있는 마스크(미도시)를 이용하여 노광하여 포토 레지스트층(24) 상에 개구 패턴(25)을 형성한다[도 3(c)]. 이후, 노출된 패럴린층(23)을 식각하여 전극(22)을 외부로 노출시킨다[도 3(d)]. 패럴린층(23)의 식각은 산소 플라즈마를 이용하는 건식 식각법, 예를 들어 반응성 이온 식각(RIE: Reactive Ion Etching)을 사용하는 것이 바람직하다. 끝으로, 포토 레지스트층(24)을 제거하면 보호막으로 패럴린층이 형성된 LTCC 기판이 제조된다[도 3(e)].
도 4는 본 발명의 다른 실시예에 따른 프로브 카드용 다층 세라믹 기판의 제 조 과정을 나타내는 도면이다.
먼저, 도 4(a)에 도시한 바와 같이, 복수개의 전극(32)이 형성되어 있는 프로브 카드용 LTCC 기판(31)을 준비한다. 이 단계는 도 3(a)의 단계와 동일하다.
다음은 전극(32) 상에만 포토 레지스트 패턴(33)이 형성되도록 하는 포토 리소그래피 단계이다[도 4(b)]. 이를 위해서는 LTCC 기판(31) 상에 포토 레지스트층을 형성한 후 마스크(미도시)를 이용하여 전극(32) 이외의 부분에 존재하는 포토 레지스트층을 제거하는 과정이 수행된다.
이어서, LTCC 기판(31) 상에 보호막(34)을 코팅한다[도 4(c)]. Eh 3에서와 같이, 보호막(34)의 재질은 패럴린을 사용한다. 보호막의 역할을 위하여, 패럴린층(34)은 LTCC 기판(31) 상부면 이외의 면에도 모두 코팅하는 것이 바람직하다. 한편, 향후 리프트 오프 공정을 위하여 패럴린층 코팅 과정에서 패럴린층(34)은 포토 레지스트 패턴(33)의 측벽 상에는 코팅되지 않도록 한다. 패럴린층의 종류 및 코팅 방법에 대해서는 도 3과 동일하다.
끝으로, 포토 레지스트 패턴(33)을 리프트 오프시키면 보호막으로 패럴린층이 형성된 LTCC 기판이 제조된다[도 4(d)].
이로써 강산이나 강알카리 및 유기물에 전혀 손상이 없는 내화학성이 우수한 패럴린 보호막이 코팅된 프로브 카드용 다층 세라믹 기판이 완성되며, 본 발명에 따른 다층 세라믹 기판은 코팅시 두께 조절 및 패터닝 과정이 용이한 패럴린층을 보호막으로 사용함으로써 제조 과정이 간단하고 제조 단가가 저렴하다는 장점이 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
본 발명에 따르면, 보호막으로 패럴린 성분을 채택함으로써 프로브 카드용 다층 세라믹 기판의 내화학성을 향상시키는 효과가 있다.
본 발명에 따르면, 보호막으로 패럴린 성분을 채택함으로써 프로브 카드용 다층 세라믹 기판의 제조 공정이 간단해지며 아울러 제조 단가를 낮추는 효과가 있다.
본 발명에 따르면, LTCC 기판 상에 보다 간단한 공정으로 용이하게 고품위의 보호막을 형성할 수 있어서 고품질의 프로브 카드용 다층 세라믹 기판의 경제적인 생산이 가능한 효과가 있다.

Claims (10)

  1. 반도체 칩 검사 장비에 적용되는 프로브 카드용 다층 세라믹 기판 제조 방법으로서,
    전극이 형성되어 있는 다층 세라믹 기판을 준비하는 단계;
    상기 다층 세라믹 기판 상에 패럴린층을 코팅하는 단계;
    상기 패럴린층 상에 포토 레지스트층을 코팅하는 단계;
    마스크를 이용하여 상기 포토 레지스트층 상에 소정의 개구 패턴을 형성하는 단계;
    상기 전극을 노출시키기 위하여 상기 패럴린층을 식각하는 단계; 및
    상기 포토 레지스트층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 패럴린층은 패럴린 N, 패럴린 C 또는 패럴린 D 중 어느 하나를 포함하며, 상기 다층 세라믹 기판의 보호막으로 사용되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 패럴린층은 상기 다층 세라믹 기판의 상부면 이외의 면에도 코팅되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 패럴린층은 진공 증착법에 의해 코팅되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 패럴린층은 산소 플라즈마를 이용하는 건식 식각법에 의해 식각되는 것을 특징으로 하는 방법.
  6. 반도체 칩 검사 장비에 적용되는 프로브 카드용 다층 세라믹 기판 제조 방법으로서,
    전극이 형성되어 있는 다층 세라믹 기판을 준비하는 단계;
    상기 다층 세라믹 기판 상에 포토 레지스트층을 코팅하는 단계;
    마스크를 이용하여 상기 다층 세라믹 기판의 전극을 덮는 포토 레지스트 패턴을 형성하는 단계;
    상기 다층 세라믹 기판 및 상기 포토 레지스트 패턴 상에 패럴린층을 코팅하는 단계; 및
    상기 포토 레지스트 패턴을 제거하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    상기 패럴린층은 패럴린 N, 패럴린 C 또는 패럴린 D 중 어느 하나를 포함하며, 상기 다층 세라믹 기판의 보호막으로 사용되는 것을 특징으로 하는 방법.
  8. 제6항에 있어서,
    상기 패럴린층은 상기 다층 세라믹 기판의 상부면 이외의 면에도 코팅되는 것을 특징으로 하는 방법.
  9. 제6항에 있어서,
    상기 패럴린층은 진공 증착법에 의해 코팅되는 것을 특징으로 하는 방법.
  10. 보호막으로 패럴린층이 코팅되어 있는 반도체 칩 검사 장비에 적용되는 프로브 카드용 다층 세라믹 기판.
KR1020070042440A 2007-05-02 2007-05-02 프로브 카드용 다층 세라믹 기판 제조 방법 KR100841134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070042440A KR100841134B1 (ko) 2007-05-02 2007-05-02 프로브 카드용 다층 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042440A KR100841134B1 (ko) 2007-05-02 2007-05-02 프로브 카드용 다층 세라믹 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR100841134B1 true KR100841134B1 (ko) 2008-06-24

Family

ID=39772414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042440A KR100841134B1 (ko) 2007-05-02 2007-05-02 프로브 카드용 다층 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100841134B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004855B1 (ko) 2008-04-14 2010-12-28 삼성전기주식회사 프로브 기판 제조 방법
KR101050231B1 (ko) 2008-07-08 2011-07-19 주식회사 아이엠텍 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법
CN113079626A (zh) * 2021-03-18 2021-07-06 扬州国宇电子有限公司 一种陶瓷基板薄膜电路结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150357A (ja) 1997-11-18 1999-06-02 Nec Corp 層間絶縁膜の形成方法および絶縁膜形成装置
US20020187260A1 (en) 2001-05-30 2002-12-12 Sheppard Norman F. Conformal coated microchip reservoir devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150357A (ja) 1997-11-18 1999-06-02 Nec Corp 層間絶縁膜の形成方法および絶縁膜形成装置
US20020187260A1 (en) 2001-05-30 2002-12-12 Sheppard Norman F. Conformal coated microchip reservoir devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004855B1 (ko) 2008-04-14 2010-12-28 삼성전기주식회사 프로브 기판 제조 방법
KR101050231B1 (ko) 2008-07-08 2011-07-19 주식회사 아이엠텍 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법
CN113079626A (zh) * 2021-03-18 2021-07-06 扬州国宇电子有限公司 一种陶瓷基板薄膜电路结构及其制备方法

Similar Documents

Publication Publication Date Title
JP5357075B2 (ja) 微小電気機械システム接続ピン及び該接続ピンを形成する方法
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
US6496023B1 (en) Semiconductor-device inspecting apparatus and a method for manufacturing the same
JP2001284421A (ja) コンタクトストラクチャ
US7459399B2 (en) Method for manufacturing probe structure of probe card
JP2000074941A (ja) コンタクタ及びコンタクタを形成する方法
CN103412164B (zh) 基于弹性基底和背面引线的微机电系统探针卡和制备方法
CN100483593C (zh) 微型机电系统开关的制造方法
CN112694062A (zh) 一种基于tsv的晶圆级mems气体传感器阵列、制备方法及应用
US8198198B2 (en) Method for forming electrode pattern of ceramic substrate
JP2009540291A (ja) カンチレバー型プローブ製造方法及びこれを用いるプローブカード製造方法
CN112362925B (zh) 一种微机电探针及制作方法
KR100841134B1 (ko) 프로브 카드용 다층 세라믹 기판 제조 방법
US20130032384A1 (en) Thin film electrode ceramic substrate and method for manufacturing the same
US6696645B2 (en) On-wafer packaging for RF-MEMS
CN100487463C (zh) 基于弹性基底的微电子机械系统探卡制备方法
US20220341968A1 (en) Fine pitch probe card
US7723143B2 (en) Method for manufacturing cantilever structure of probe card
US9188607B2 (en) Substrate and method for manufacturing the same, and probe card
US8806740B2 (en) Silicon chicklet pedestal
KR100877076B1 (ko) 유리잉크 코팅법을 이용한 프로브카드용 탐침의 절연방법
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
US11427731B2 (en) Adhesive silicon oxynitride film
JP2002134572A (ja) 半導体素子検査装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130313

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee