JP2009540291A - カンチレバー型プローブ製造方法及びこれを用いるプローブカード製造方法 - Google Patents

Abstract

本発明はカンチレバー型プローブ製造方法を提供する。この方法によれば、基板のチップ部領域及びダミーチップ部領域にそれぞれ溝を形成した後、チップ部領域及びダミーチップ部領域の溝をそれぞれ充填するチップ部及びダミーチップ部を形成する。ダミーチップ部が形成されたダミーチップ部領域を覆う犠牲膜を形成する。チップ部に接続しつつ、犠牲膜が形成されたダミーチップ部の上部に延長するビーム部を形成する。チップ部領域の基板を選択的にエッチングして、チップ部を基板から浮遊させるステップを含む。これにより、プローブカードを製造する過程でチップ部に加えられる物理的及び化学的損傷が最小化されることにより、チップ部の不良が少なくなり、安定したプローブカードを提供することができる。

Description

本発明は電子素子検査装置に関し、さらに具体的に、小さいサイズの電子素子のパッドと接触して電気的特性を検査するためのカンチレバー型プローブ製造方法及びこれを用いるプローブカード製造方法に関する。

プローブ（ｐｒｏｂｅ）は微細電子素子（例えば、半導体素子）の電気的特性を測定するための機械装置である。周知のように、半導体素子は外部電子素子と相互信号伝達のためにその表面に形成されるパッド（ｐａｄ）を具備する。半導体素子はその表面に形成されたパッドを介して電気的信号を受信して所定の動作を遂行した後、処理した結果をもう一度パッドを介して外部電子素子に伝達する。この時、プローブは、プローブカード（ｐｒｏｂｅ ｃａｒｄ）のプリント回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）上に配列されてパッドに物理的に接触することによって、外部電子素子と信号を伝達するための電気的経路を形成する。

プローブカードは、周知のように、プローブの種類によってニードル型（ｎｅｅｄｌｅ ｔｙｐｅ）、垂直型（ｖｅｒｔｉｃａｌ ｔｙｐｅ）、又はカンチレバー型（ｃａｎｔｉｌｅｖｅｒ ｔｙｐｅ）などに区分され得る。ニードル型プローブカードはプローブニードルの復元特性が劣るため、繰り返し使用すると、水平度や整列位置にズレが生じる短所を有する。さらに、ニードル型プローブカードはプローブニードル自体のサイズが大きいため、高集積化された半導体素子のテスト（ｔｅｓｔ）に適合しないという短所がある。垂直型プローブカードはプローブ自体の小さいサイズ及びプローブ間の狭い間隔のため、高集積化された半導体素子のテストに適合する。しかし、プローブがパッドに接触する時に印加される力の方向がプローブの長さ方向であるため、垂直型プローブカードも復元力の不足による変形の問題が同様に発生する。

これと異なって、一般的なカンチレバー型プローブカードの場合、パッドと接触するためのチップ（ｔｉｐ）がカンチレバー型であるビーム部（ｂｅａｍ ｐｏｒｔｉｏｎ）の終端に付着される。ビーム部はパッドの上面に平行するようにプリント回路基板に付着される。これにより、カンチレバー型プローブカードのプローブ（実質的にチップ部（ｔｉｐ ｐｏｒｔｉｏｎ））がパッドに接触する時に印加される力の方向がビーム部の長さ方向と垂直をなす。カンチレバー型プローブカードのこのような構造は最大化された復元力を提供する。

このようなカンチレバー型プローブカードを製造する従来の方法は、バンプ（ｂｕｍｐ）を用いてカンチレバー型ビーム部をプリント回路基板などの電気的な構成要素（ｅｌｅｃｔｒｏｎｉｃ ｃｏｍｐｏｎｅｎｔ）に付着する工程を含む。しかし、このような付着工程の間に印加される物理力によりプローブは、物理的損傷を受ける可能性がある。

さらに、従来の方法によれば、犠牲基板を鋳型として用いてプローブを製作する工程及びプローブを分離するために犠牲基板をエッチング溶液で除去する工程を含む。しかし、犠牲基板を除去するためにはプローブがエッチング溶液に長い間、露出される必要があるため、プローブ（特に、チップ部）は製品欠陥を招く化学的損傷を受ける可能性がある。

このような物理的及び化学的損傷を受けたプローブのチップ部は、プローブ製造過程、又は電子素子を検査する過程において破損する問題を有する。

本発明は、上述の問題点に鑑みてなされたもので、その目的は、プローブを製造する過程でチップ部に加えられる物理的及び化学的損傷を最小化できるカンチレバー型プローブ製造方法を提供することにある。

本発明の他の目的は、プローブカードを製造する過程でチップ部に加えられる物理的及び化学的損傷を最小化できるプローブカード製造方法を提供することにある。

上述した技術的課題を達成するために、本発明は、カンチレバー型プローブ製造方法を提供する。この方法によれば、基板の所定領域にトレンチを形成する。基板上にトレンチを含む基板の表面を露出する開口部を具備する鋳型膜パターンを形成する。トレンチ及び開口部にそれぞれ配置されるチップ部及びビーム部を形成する。そして、鋳型膜パターンを除去する。チップ部周囲の基板をエッチングしてチップ部を基板から浮遊させることで、カンチレバー型プローブを製造できる。

また、上述した他の技術的課題を達成するために、本発明はプローブカード製造方法を提供する。この方法によれば、上述のカンチレバー型プローブ製造方法によって製造されたプローブを、バンプを具備する回路基板のバンプに付着した後、プローブの基板をエッチングしてプローブの基板を除去することで、プローブカードを製造できる。

さらに、上述した技術的課題を達成するために、本発明は他のカンチレバー型プローブ製造方法を提供する。この方法によれば、基板の第１領域及び第２領域にそれぞれ溝を形成するステップと、第１領域及び第２領域の溝をそれぞれ満たすチップ部及びダミーチップ部を形成するステップと、ダミーチップ部が形成された第２領域を覆う犠牲膜を形成するステップと、チップ部に接続しつつ、犠牲膜が形成されたダミーチップ部上に延びるビーム部を形成するステップと、第１領域の基板を選択的にエッチングしてチップ部を基板から浮遊させるステップと、を含む。

また、上述した他の技術的課題を達成するために、本発明は他のプローブカード製造方法を提供する。この方法によれば、上述したカンチレバー型プローブ製造方法によって製造されたプローブを、バンプを具備する回路基板のバンプに付着した後、プローブの犠牲膜をエッチングして、プローブの基板、ダミーチップ部、及び犠牲膜を除去することで、プローブカードを製造できる。

本発明によれば、プローブを製造する過程でチップ部に加えられる物理的及び化学的損傷が最小化され、チップ部に係わる不良を減少させることができる。また、本発明によれば、プローブカードを製造する過程でチップ部に加えられる物理的及び化学的損傷が最小化され、チップ部に係わる不良を減少させることができる。

これにより、本発明によるカンチレバー型プローブ製造方法、及びこれを用いるプローブカード製造方法は、生産性のある安定したプローブカードの生産に寄与できる。

以下、添付図面に基づき、本発明の好ましい実施の形態を詳細に説明する。しかし、本発明は、以下で説明される実施の形態に限定されず、他の形態に具体化できる。寧ろ、以下で紹介される実施の形態は、開示された内容が徹底的かつ完全になるように、そして、当業者に本発明の思想を十分に伝えることができるように提供されるものである。本明細書全体における同じ参照番号は、同じ構成要素を示し、説明の順序に従って提示される参照符号は、好ましい実施の形態によるものであって、その順序に限定されるものではない。添付図面における層及び領域の大きさは明確化するために誇張されたものである。また、ある層（又は膜）が他の層又は基板の「上」にあると言及される場合、それは他の層又は基板の上に直接形成され得るか、又はそれらの間に第３の層が介在し得る。

図１は、本発明の一実施の形態によるカンチレバー型プローブを含む形成物を説明するための平面図であって、図２は図１のＩ−Ｉ′線に沿って切断した断面図である。

図１及び図２に示すように、犠牲基板１１０上にプローブ１２２が配置される。プローブはチップ部１２２ｔ及びビーム部１２２ｂからなることができる。さらに、プローブは接合部１３４をさらに含むことができる。チップ部１２２ｔ及びビーム部１２２ｂは、トレンチ（ｔｒｅｎｃｈ）１１６ａ及び鋳型膜パターン（図示せず）による開口部からなる溝を充填する導電物質からなることがでできる。チップ部１２２ｔはビーム部１２２ｂの一側の下部に配置され、接合部１３４は、ビーム部１３０ｂと回路基板との間の付着のために、ビーム部１３０ｂの他側の上部に配置される。

図３乃至図１８は本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。

最初に、図３に示すように、犠牲基板１１０の全面に、酸化膜（ｏｘｉｄｅ）からなる保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１１２を形成する。トレンチを形成するための後続のウェットエッチング工程で異方性エッチングが可能であるように、犠牲基板１１０は結晶構造を有する物質であることが好ましい。例えば、犠牲基板１１０は上面の結晶方向が＜１００＞である単結晶シリコン（ｓｉｌｉｃｏｎ）であることが好ましい。保護膜１１２は、犠牲基板１１０に対してエッチング選択性を有する物質で形成できる。例えば、保護膜１１２は、シリコン酸化膜（ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、シリコン窒化膜（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）、シリコン酸化窒化膜（ｓｉｌｉｃｏｎ ｏｘｉｄｅ ｎｉｔｒｉｄｅ）、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における保護膜１１２は、シリコン酸化膜からなることができる。保護膜１１２をシリコン酸化膜で形成する方法として、犠牲基板１１０を熱酸化させる方法、又は化学的気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を用いる方法などが使われ得る。

次に、図４に示すように、保護膜１１２の上部に、第１保護膜パターン１１２ａを形成するための第１フォトレジストパターン１１４を形成する。第１フォトレジストパターン１１４は、予備トレンチ（ｐｒｅｌｉｍｉｎａｒｙ ｔｒｅｎｃｈ）を形成するための後の工程であるエッチング工程においてエッチングマスクとして用いることができる。第１フォトレジストパターン１１４は、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）によって保護膜１１２上にフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

保護膜１１２上に形成された第１フォトレジストパターン１１４をエッチングマスクとして用いて、保護膜１１２をウェット又はドライエッチングして予備トレンチ（図５の１１６）が形成される領域を限定する第１保護膜パターン１１２ａを形成する。第１保護膜パターン１１２ａの上部の第１フォトレジストパターン１１４は、アセトン（ａｃｅｔｏｎｅ）などの化学物質を用いて除去できる。

それから、図５に示すように、第１保護膜パターン１１２ａをエッチングマスクとして使用し、四フッ化炭素（ＣＦ_４）、六フッ化硫黄（ＳＦ_６）、八フッ化シクロブタン（Ｃ_４Ｆ_８）、及び酸素（Ｏ_２）ガスの中から選択された少なくとも一つを工程ガスとして用いて、第１次異方性ドライエッチング工程を遂行して予備トレンチ１１６を形成する。第１次異方性ドライエッチング工程は、ディップトレンチ（ｄｅｅｐ ｔｒｅｎｃｈ）エッチング方法の一つである公知の反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって行われ得る。本発明の実施の形態では、六フッ化硫黄、八フッ化シクロブタン、及び酸素ガスを工程ガスとして用いて実施され得る。また、予備トレンチ１１６は、四つの側壁を有する四角形状であり得、好ましくは正方形であり得る。

その後、図６及び図７に示すように、予備トレンチ１１６の周辺に、第１保護膜パターン１１２ａの上面を露出する第２フォトレジストパターン１１８を形成する。第２フォトレジストパターン１１８は、スピンコーティングによって犠牲基板１１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

第２フォトレジストパターン１１８をエッチングマスクとして用いて、露出された第１保護膜パターン１１２ａをウェット又はドライエッチングして第２保護膜パターン１１２ｂを形成する。第２保護膜パターン１１２ｂは、トレンチを形成するための後続のエッチング工程においてエッチングマスクとして用いることができる。これにより、第２保護膜パターン１１２ｂは、犠牲基板１１０の上面を第１保護膜パターン１１２ａに比べてさらに広く露出させることができる。

第２フォトレジストパターン１１８は、アセトンなどの化学物質を用いて除去できる。

次に、図８に示すように、第２フォトレジストパターン１１８が除去された犠牲基板１１０をエッチングして、予備トレンチ１１６に比べて幅及び深さが増加されたトレンチ１１６ａを形成する。このエッチング工程は水酸化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａ−Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）又はエチレンジアミンピロカテコール（ＥＤＰ：Ｅｔｈｙｌｅｎｅ Ｄｉａｍｉｎｅ Ｐｙｒｏｃａｔｅｃｏｌ）をエッチャント（ｅｔｃｈａｎｔ）として使用することが好ましい。

周知のように、水産化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、又はエチレンジアミンピロカテコール（ＥＤＰ）を使用する場合、シリコン基板のエッチング速度は結晶方向に依存する。例えば、＜１００＞の結晶方向を有するシリコン基板は下方向（ｄｏｗｎｗａｒｄ ｄｉｒｅｃｔｉｏｎ）に比べて横方向（ｌａｔｅｒａｌ ｄｉｒｅｃｔｉｏｎ）の方がより速い速度でエッチングされ得る。その結果、犠牲基板１１０に形成された予備トレンチ１１６は下方向よりも横方向にさらに拡張され、トレンチ１１６ａは図８に示すように広い上部と次第に狭くなる下部を有し得る。

本発明によれば、予備トレンチ１１６が拡張された結果物に対して、第２保護膜パターン１１２ｂをエッチングマスクとして使用する第２次異方性ドライエッチング工程を行って、トレンチ１１６ａの深さを増加させることができる。第２次異方性ドライエッチング工程は、四フッ化炭素（ＣＦ_４）、六フッ化硫黄（ＳＦ_６）、八フッ化シクロブタン（Ｃ_４Ｆ_８）、及び酸素（Ｏ_２）ガスの中から選択された少なくとも一つを工程ガスとして使用することが好ましい。第２次異方性ドライエッチング工程は、ディップトレンチエッチング方法の一つである公知の反応性イオンエッチングによって行われ得る。ここで、第２次異方性ドライエッチング工程は必要に応じて選択的に遂行され得る。例えば、第２次異方性ドライエッチング工程は、先に遂行された異方性ウェットエッチング工程によって形成されたトレンチ１１６ａが緩やかな傾斜を有するようにするために遂行され得る。これにより、トレンチ１１６ａは八角形状に形成され得る。

それから、図９及び図１０に示すように、トレンチ１１６ａを形成した後、トレンチ１１６ａを形成するためのエッチング工程のエッチングマスクとして用いられた第２保護膜パターン１１２ｂを除去する。第２保護膜パターン１１２ｂはフッ酸（ＨＦ）などの化学物質を使用して除去できる。

本発明によれば、トレンチ１１６ａが形成された犠牲基板１１０上に、後続の電気メッキ工程（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ ｐｒｏｃｅｓｓ）を容易に行うために、メッキ用電極（図示せず）をコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成できる。メッキ用電極はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方式を用いて順次に蒸着されるチタニウム膜（Ｔｉ）及び銅膜（Ｃｕ）であり得る。

第２保護膜パターン１１２ｂを除去した後、トレンチ１１６ａを含む犠牲基板１１０上に鋳型膜パターン１２０を形成する。鋳型膜パターン１２０は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における鋳型膜パターン１２０は、犠牲基板１１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

本発明の実施の形態によれば、鋳型膜パターン１２０内には、トレンチ１１６ａを露出する開口部が形成される。トレンチ１１６ａ及び開口部は、プローブのチップ部及びビーム部を定義する鋳型として用いることができる。即ち、トレンチ１１６ａ及び鋳型膜パターン１２０による開口部は、チップ部及びビーム部を定義する溝をそれぞれ構成できる。

その後、図１１及び図１２に示すように、保護基板１１０に形成された溝を充填する導電膜１２２を形成する。導電膜１２２は、電気メッキ技術、化学的気相蒸着技術、及びスパッタリング技術の中から選択された少なくとも一つの方法を用いて形成できる。導電膜１２２はニッケル−コバルト（Ｎｉ−Ｃｏ）合金で形成された導電物質であり得る。本発明の実施の形態における導電膜１２２は、電気メッキ技術を用いて形成され得る。

それから、鋳型膜パターン１２０の上面が露出されるまで、導電膜１２２を研磨及び平坦化する。その結果、チップ部１２２ｔ及びビーム部１２２ｂが形成される。導電膜１２２を研磨及び平坦化する工程は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）又はグラインディング（ｇｒｉｎｄｉｎｇ）などの方法を用いることができる。

続いて、図１３及び図１４に示すように、ビーム部１２２ｂの一端の上面を露出する第１マスクパターン１３２を形成する。第１マスクパターン１３２は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における第１マスクパターン１３２は、犠牲基板１１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

次に、第１マスクパターン１３２により露出されたビーム部１２２ｂの上部に接合部１３４を形成する。接合部１３４は後の工程でプローブを回路基板に付着する付着手段として使われ得る。接合部１３４は金（Ａｕ）で形成され得る。

もし、プローブカードを製造するための工程でプローブが付着される回路基板の所定部位にビーム部１２２ｂと連結するための接合部１３４が具備されると、図１３及び図１４で説明した接合部１３４を形成する工程は省略され得る。

その後、図１５及び図１６に示すように、化学溶液を用いるウェットエッチング方式で第１マスクパターン１３２及び鋳型膜パターン１２０を除去する。次いで、少なくとも接合部１３４を覆いつつチップ部１２２ｔ周囲の犠牲基板１１０を露出する第２マスクパターン１３６を形成する。第２マスクパターン１３６は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における第２マスクパターン１３６は、犠牲基板１１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

次に、図１７及び図１８に示すように、少なくともチップ部１２２ｔの下面及び側面が露出されるまで、第２マスクパターン１３６をエッチングマスクとして用いてチップ部１２２ｔ周囲の犠牲基板１１０を部分的にエッチングする。チップ部１２２ｔ周囲の犠牲基板１１０をエッチングする工程は、プラズマを用いるドライエッチング方式で遂行されることが好ましい。第２マスクパターン１３６は、接合部１３４を含むビーム部１２２ｂの所定部位のみを覆うため、チップ部１２２ｔは完全に露出され得る。これにより、チップ部１２２ｔは、図１７に示すように、犠牲基板１１０から浮遊（ｆｌｏａｔｉｎｇ）することができる。

その後、第２マスクパターン１３６を除去して接合部１３４を露出する。この工程は、化学溶液を用いるウェットエッチング方式で遂行されることが好ましい。これにより、チップ部１２２ｔ、ビーム部１２２ｂ、及び接合部１３４からなるプローブの下には、エッチングされず残存した犠牲基板１１０の一部がビーム部１２２ｂと接する。この時、プローブはチップ部１２２ｔの周辺領域で犠牲基板１１０に直接的に接せず、ビーム部１２２ｂを介して犠牲基板１１０に接することができる。

図１９及び図２０は、本発明の一実施の形態によるプローブカードの製造方法を説明するための工程断面図である。

図１９及び図２０に示すように、プローブを含む図１８の形成物とは別途に、プローブが付着される回路基板２１０を作製する。プローブの接合部１３４と付着するために、回路基板２１０の所定位置にはバンプ２１２が形成され得る。さらに、バンプ２１２の表面には半田部（ｓｏｌｄｅｒ）２１４がさらに形成されることができ、半田部２１４は金（Ａｕ）とスズ（Ｓｎ）との合金で形成され得る。

プローブカードを製造するために、プローブの接合部１３４を、回路基板２１０のバンプ２１２の表面に形成された半田部２１４に付着させる。このような付着工程は、物理力を印加するステップと、半田部２１４を加熱するステップと、を含むことができる。この時、犠牲基板１１０に直接的に接しているビーム部１２２ｂは、物理力によるプローブの損傷を防止する構造的支持体としても用いることができる。また、上述したように、チップ部１２２ｔは犠牲基板１１０から浮遊する構造であるため、付着工程において、犠牲基板１１０との接触によるチップ部１２２ｔの物理的損傷を防止できる。即ち、従来の技術とは異なって、本発明はチップ部１２２ｔに物理的損傷を与えることなく、プローブを回路基板２１０に付着することができる。

プローブを回路基板２１０に付着した後、プローブを犠牲基板１１０から分離するためにビーム部１２２ｂと接して残存する犠牲基板１１０をエッチングする。上述したように、プローブのチップ部１２２ｔは犠牲基板１１０から浮遊する状態である。これにより、従来の技術とは異なって、プローブを完全に露出するために犠牲基板１１０を除去する間にチップ部１２２ｔに加えられる化学的損傷は最小化できる。

図２１は、本発明の他の実施の形態によるカンチレバー型プローブを含む形成物を説明するための平面図であって、図２２は図２１のII−II′線に沿って切断した断面図である。

図２１及び図２２に示すように、犠牲基板３１０上にプローブが配置される。プローブはチップ部３２２ｔ及びビーム部３３０ｂからなることができる。さらに、プローブは接合部３３４をさらに含むことができる。チップ部３２２ｔは、トレンチ３１６ａ及び鋳型膜パターン（図示せず）による開口部からなる溝を充填する導電物質からなることができる。チップ部５２２ｔはビーム部３３０ｂの一側に配置され、接合部３３４はビーム部３３０ｂの他側に配置される。接合部３３４は、ビーム部３３０ｂと回路基板との付着のために、ビーム部３３０ｂの他側の上部に形成され得る。ビーム部３３０ｂの下部にはビーム部３３０ｂ及び犠牲膜３２６によって接続されないダミーチップ部（ｄｕｍｍｙ ｔｉｐ ｐｏｒｔｉｏｎ）３２２ｄｔがさらに形成され得る。ダミーチップ部３２２ｄｔは、ビーム部３３０ｂの下部の溝を充填する導電物質からなることができる。図２１及び図２１に係る本実施の形態の説明において、チップ部３２２ｔが形成される犠牲基板３１０の領域を第１領域Ａ、ダミーチップ部３２２ｄｔが形成される犠牲基板３１０の領域を第２領域Ｂと称する。

図２３乃至図４２は、本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。図３乃至図１８に基づき説明した類似の工程については説明を省略するか、又は簡略に説明する。

最初に、図２３乃至図３０に示すように、犠牲基板３１０の全面に、酸化膜からなる保護膜３１２を形成する。保護膜３１２の上部に、第１保護膜パターン３１２ａを形成するための第１フォトレジストパターン３１４を形成する。保護膜３１２上に形成された第１フォトレジストパターン３１４をエッチングマスクとして用いて保護膜３１２をウェット又はドライエッチングして、予備トレンチ（図２５の３１６）が形成される領域を限定する第１保護膜パターン３１２ａを形成する。

第１保護膜パターン３１２ａの上部の第１フォトレジストパターン３１４を除去する。第１保護膜パターン３１２ａをエッチングマスクとして用いて第１次異方性ドライエッチング工程を遂行して、予備トレンチ３１６を形成する。予備トレンチ３１６は四つの側壁を有する四角形状であり得、好ましくは正方形であり得る。

予備トレンチ３１６の周辺に、第１保護膜パターン３１２ａの上面を露出する第２フォトレジストパターン３１８を形成する。第２フォトレジストパターン３１８をエッチングマスクとして用いて、露出された第１保護膜パターン３１２ａをウェット又はドライエッチングして第２保護膜パターン３１２ｂを形成する。次いで、第２フォトレジストパターン３１８を除去する。これにより、第２保護膜パターン３１２ｂは、犠牲基板３１０の上面を第１保護膜パターン３１２ａに比べてさらに広く露出させることができる。

第２フォトレジストパターン３１８が除去された犠牲基板３１０をエッチングして、予備トレンチ３１６に比べて幅及び深さが増加されたトレンチ３１６ａを形成する。このエッチング工程は、水産化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、又はエチレンジアミンピロカテコール（ＥＤＰ）をエッチャントとして使用することが好ましい。

周知のように、水産化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、又はエチレンジアミンピロカテコール（ＥＤＰ）を使用する場合、シリコン基板のエッチング速度は結晶方向に依存する。例えば、＜１００＞の結晶方向を有するシリコン基板は下方向に比べて横方向の方がより速い速度でエッチングされ得る。その結果、犠牲基板３１０に形成された予備トレンチ３１６は下方向よりも横方向にさらに拡張され、トレンチ３１６ａは図示されたように広い上部と次第に狭くなる下部を有し得る。

本発明によれば、予備トレンチ３１６が拡張された結果物に対して、第２保護膜パターン３１２ｂをエッチングマスクとして使用する第２次異方性ドライエッチング工程を遂行して、トレンチ３１６ａの深さを増加させることができる。例えば、第２次異方性ドライエッチング工程は、前の工程である異方性ウェットエッチング工程で形成されたトレンチ３１６ａが緩やかな傾斜を有するようにするために遂行され得る。これにより、トレンチ３１６ａは八角形状に形成され得る。

トレンチ３１６ａを形成した後、トレンチ３１６ａを形成するためのエッチング工程のエッチングマスクとして用いられた第２保護膜パターン３１２ｂを除去する。第２保護膜パターン３１２ｂを除去した後、トレンチ３１６ａを含む犠牲基板３１０上に鋳型膜パターン３２０を形成する。鋳型膜パターン３２０は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における鋳型膜パターン３２０は、犠牲基板３１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

本発明の実施の形態によれば、鋳型膜パターン３２０内にはトレンチ３１６ａを露出する複数個の開口部が形成される。この時、第１領域Ａには、一つのトレンチ３１６ａを露出する一つの開口部が配置され、第２領域Ｂには複数個のトレンチ３１６ａを露出する複数個の開口部が配置される。第１領域Ａのトレンチ３１６ａ及び開口部は、プローブのチップ部を定義する鋳型として用いることができ、第２領域Ｂのトレンチ３１６ａ及び開口部は、プローブと回路基板との付着工程において構造的支持体として使われるダミーチップ部の鋳型として用いることができる。即ち、トレンチ３１６ａ及び鋳型膜パターン３２０による開口部は、チップ部及びダミーチップ部を定義する溝を構成することができる。

それから、図３１及び図３２に示すように、犠牲基板３１０上に、第１領域Ａ及び第２領域Ｂに形成された溝を充填する第１導電膜３２２を形成する。第１導電膜３２２は、電気メッキ技術、化学的気相蒸着技術、及びスパッタリング技術の中から選択された少なくとも一つの方法を使用して形成できる。第１導電膜３２２は、ニッケル（Ｎｉ）とコバルト（Ｃｏ）との合金で形成された導電物質であり得る。本発明の実施の形態における第１導電膜３２２は電気メッキ技術を用いて形成され得る。

その後、鋳型膜パターン３２０の上面が露出されるまで、第１導電膜３２２を研磨及び平坦化する。その結果、第１領域Ａ及び第２領域Ｂにはそれぞれチップ部３２２ｔ及び複数個のダミーチップ部３２２ｄｔが形成され得る。第１導電膜３２２を研磨及び平坦化する工程は、化学機械研磨（ＣＭＰ）、エッチバック、又はグラインディングなどの方法を用いることができる。図３０に基づき説明したように、鋳型膜パターン３２０は、第２領域Ｂの犠牲基板３１０に形成された少なくとも一つ以上のトレンチ３１６ａを含む少なくとも一つ以上の開口部を有するため、チップ部３２２ｔの一側には少なくとも一つ以上のダミーチップ部３２２ｄｔが形成され得る。

次に、図３３及び図３４に示すように、チップ部３１２ｔ及びダミーチップ部３１２ｄｔが形成された結果物上に、第２領域Ｂの上部を露出する第１マスクパターン３２４を形成する。第１マスクパターン３２４を形成する工程は、所定厚さのフォトレジストを形成した後、これを露光及び現象する工程を含むことができる。

本発明のこの実施の形態によれば、第１マスクパターン３２４を形成する前に、チップ部３２２ｔ及びダミーチップ部３２２ｄｔが形成された結果物上に、後の工程であるビーム部を形成するための電気メッキ工程を容易に行うために、順次に積層されたチタニウム膜及び銅膜からなるメッキ用電極（図示せず）を形成できる。この時、チタニウム膜及び銅膜はスパッタリング方式で蒸着できる。

第１マスクパターン３２４によって露出された第２領域Ｂの上部に犠牲膜３２６を形成する。犠牲膜３２６は、犠牲基板３１０を除去する後の工程で、ダミーチップ部３２２ｄｔをビーム部から容易に除去するために形成され得る。これにより、犠牲膜３２６はプローブのエッチングを最小化しつつ除去され得る物質で形成されることが好ましい。例えば、犠牲膜３２６は、銅（Ｃｕ）又は亜鉛（Ｚｎ）で形成され得る。

続いて、第１マスクパターン３２４を除去する。第１マスクパターン３２４の除去は、鋳型膜パターン３２０がエッチングされることを防止するために、アッシング（ａｓｈｉｎｇ）方式を用いることが好ましい。これは、一般的なウェットエッチング方式で第１マスクパターン３２４を除去する場合、エッチング過程で鋳型膜パターン３２０が共にエッチングされ得るためである。

次に、図３５及び図３６に示すように、ビーム部を定義する開口部を有する第２マスクパターン３２８を形成する。第２マスクパターン３２８の開口部は、図示されたように、少なくとも犠牲膜３２６及びチップ部３２２ｔの上面を露出するように形成され得る。この時、第２マスクパターン３２８は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における第２マスクパターン３２８は、犠牲基板３１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

その後、第２マスクパターン３２８を覆う第２導電膜３３０を形成する。第２導電膜３３０は、電気メッキ技術、ＣＶＤ、及びスパッタリング技術の中から選択された少なくとも一つの方法を用いて形成できる。第２導電膜３３０は、第１導電膜３２２と同様にニッケル−コバルト合金で形成され得る。本発明のこの実施の形態における第２導電膜３３０は電気メッキ技術を用いて形成され得る。

電気メッキ技術を用いて第２導電膜３３０を形成する場合、チップ部３２２ｔとビーム部とが直接的に接触するために、図３３に基づき説明したビーム部を形成するためメッキ用電極（図示せず）はチップ部３２２ｔ上部から除去されることが好ましい。

その後、第２導電膜３３０を研磨及び平坦化して、チップ部３２２ｔに接続しつつ、犠牲膜３２６が形成されたダミーチップ部３２２ｄｔ上に延びるビーム部３３０ｂを形成する。第２導電膜３３０を研磨及び平坦化する工程は、ＣＭＰ、エッチバック、又はグラインディングによって遂行され得る。この時、図３３に基づき説明したように、ビーム部３３０は、犠牲膜３２６によって第２領域Ｂに配置されたダミーチップ部３２２ｄｔと直接的に接触されないことができる。

次に、図３７及び図３８に示すように、第２マスクパターン３２８を除去して、第２領域Ｂ上のビーム部３３０ｂの一端の上面を露出する第３マスクパターン３３２を形成する。第３マスクパターン３３２は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明の実施の形態における第３マスクパターン３３２は、犠牲基板３１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

第２マスクパターン３２８の除去は、鋳型膜パターン３２０がエッチングされることを防止するために、アッシング方式を用いることが好ましい。これは、一般的なウェットエッチング方式で第２マスクパターン３２８を除去する場合、エッチング過程で鋳型膜パターン３２０が共にエッチングされ得るためである。又は、第２マスクパターン３２８を除去することなく、第２マスクパターン３２８上に第３マスクパターン３３２が形成され得る。これにより、除去されなかった第２マスクパターン３２８は、後の工程において第３マスクパターン３３２と共に除去され得る。

第３マスクパターン３３２によって露出された第２領域Ｂ上のビーム部３３０ｂの上部に接合部３３４を形成する。接合部３３４は後の工程でプローブを回路基板に付着する付着手段として使われることができる。接合部３３４は金で形成され得る。

もし、プローブカードを製造するための工程において、プローブが付着される回路基板の所定部位にビーム部３３０ｂと連結するための接合部３３４が具備されると、図３８に基づき説明した接合部３３４を形成する工程は省略できる。

それから、図３９及び図４０に示すように、化学溶液を用いるウェットエッチング方式で第３マスクパターン３３２及び鋳型膜パターン３２０を除去する。次いで、少なくとも接合部３３４を覆いつつ第１領域Ａを露出する第４マスクパターン３３６を形成する。第４マスクパターン３３６は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され得る。本発明のこの実施の形態における第４マスクパターン３３６は、犠牲基板３１０上に所定の厚さにフォトレジストをコーティングした後、露光及び現像工程を遂行して形成され得る。

図４１及び図４２に示すように、少なくともチップ部３２２ｔの下面及び側面が露出されるまで、第４マスクパターン３３６をエッチングマスクとして用いて第１領域Ａの犠牲基板３１０を選択的にエッチングする。第１領域Ａの犠牲基板３１０をエッチングする工程は、プラズマを用いるドライエッチング方式で遂行されることが好ましい。第４マスクパターン３３６は、接合部３３４を含む第２領域Ｂの所定部位のみを覆うため、第１領域Ａに形成されたチップ部３２２ｔは完全に露出されると共に、第２領域Ｂに形成されたダミーチップ部３２２ｄｔは一部が露出され得る。これにより、第１領域Ａに形成されたチップ部３２２ｔは、図４１に示すように、犠牲基板３１０から浮遊する。

その後、第４マスクパターン３３６を除去して、接合部３３４を露出する。この工程は化学溶液を用いるウェットエッチング方式で遂行されることが好ましい。これにより、チップ部３２２ｔ、ビーム部３３０ｂ及び接合部３３４からなるプローブの下には、犠牲膜３２６、ダミーチップ部３２２ｄｔ、及び犠牲基板３１０が残る。この時、プローブは犠牲基板３１０に直接的に連結されることなく、犠牲膜３２６及びダミーチップ部３２２ｄｔを介して犠牲基板３１０に間接的に連結され得る。

図４３及び図４４は、本発明の他の実施の形態によるプローブカードの製造方法を説明するための工程断面図である。

図４３及び図４４に示すように、プローブを含む図４２の形成物に加えて、プローブが付着される回路基板４１０を作製する。プローブカードを製造するためにプローブの接合部３３４を、回路基板４１０のバンプ４１２の表面に形成された半田部４１４に付着させる。このような付着工程は、物理力を印加するステップと、半田部４１４を加熱するステップと、を含むことができる。この時、犠牲基板４１０に直接的に連結されているダミーチップ部３２２ｄｔは、物理力によるプローブの損傷を防止する構造的支持体として用いることができる。また、上述したように、チップ部３２２ｔは犠牲基板３１０から浮遊する構造であるため、付着工程において、犠牲基板３１０との接触によるチップ部３２２ｔの物理的損傷を防止することができる。即ち、従来の技術とは異なって、本発明はチップ部３２２ｔに物理的損傷を与えることなく、プローブを回路基板４１０に付着できる。

プローブを回路基板４１０に付着した後、プローブを犠牲基板３１０から分離するために犠牲膜３２６をエッチングする。犠牲膜３２６は、犠牲膜に適合するエッチャントを用いてエッチングできる。上述した本発明のこの実施の形態によれば、犠牲膜３２６は銅（Ｃｕ）、又は亜鉛（Ｚｎ）で形成されるため、犠牲膜用のエッチャントとして、銅用のエッチャント、又は亜鉛用のエッチャントを使用することができる。上述したように、プローブは、犠牲膜３２６及びダミーチップ部３２２ｄｔを介して犠牲基板３１０に連結されている状態である。これにより、上述したように、犠牲膜３２６がエッチングされる場合、プローブは犠牲基板３１０から容易に分離され得る。これにより、従来の技術とは異なって、プローブを完全に露出するために犠牲基板３１０を除去する間にチップ部３２２ｔに加えられる化学的損傷を最小化できる。

本発明は、パッドを有する微細電子素子を測定することができる。

本発明の一実施の形態によるカンチレバー型プローブを含む形成物を説明するための平面図である。 本発明の一実施の形態によるカンチレバー型プローブを含む形成物を説明するための断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるカンチレバー型プローブの製造方法を説明するために図１のＩ−Ｉ′線に沿って切断した断面図である。 本発明の一実施の形態によるプローブカードの製造方法を説明するための工程断面図である。 本発明の一実施の形態によるプローブカードの製造方法を説明するための工程断面図である。 本発明の他の実施の形態によるカンチレバー型プローブを含む形成物を説明するための平面図である。 本発明の他の実施の形態によるカンチレバー型プローブを含む形成物を説明するための断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるカンチレバー型プローブの製造方法を説明するために図２１のII−II′線に沿って切断した断面図である。 本発明の他の実施の形態によるプローブカードの製造方法を説明するための工程断面図である。 本発明の他の実施の形態によるプローブカードの製造方法を説明するための工程断面図である。

Claims (26)

1. 基板の所定領域にトレンチを形成するステップと、
   前記基板上に、前記トレンチを含む前記基板の表面を露出する開口部を具備する鋳型膜パターンを形成するステップと、
   前記トレンチ及び前記開口部にそれぞれ配置されるチップ部及びビーム部を形成するステップと、
   前記鋳型膜パターンを除去するステップと、
   前記チップ部周囲の基板をエッチングして前記基板から前記チップ部を浮遊させるステップと、
   を含むカンチレバー型プローブ製造方法。
2. 前記鋳型膜パターンは、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成される請求項１に記載のカンチレバー型プローブ製造方法。
3. 前記チップ部及び前記ビーム部を形成するステップは、
   前記トレンチ及び前記開口部を充填しつつ、前記基板を覆う導電膜を形成するステップと、
   前記導電膜を研磨及び平坦化するステップと、
   を含む請求項１に記載のカンチレバー型プローブ製造方法。
4. 前記チップ部及び前記ビーム部を形成した後において、
   前記チップ部と接続された前記ビーム部の一端の上面を露出する開口部を具備する接合部鋳型パターンを形成するステップと、
   前記接合部鋳型パターン内に接合部を形成するステップと、
   前記接合部鋳型パターンを除去するステップと、
   をさらに含む請求項１に記載のカンチレバー型プローブ製造方法。
5. 前記チップ部周囲の基板をエッチングするステップは、
   前記ビーム部を含む結果物上に、前記チップ部周囲の基板を露出する浮遊エッチングマスクパターンを形成するステップと、
   前記浮遊エッチングマスクパターンをエッチングマスクとして用いて、前記露出されたチップ部周囲の基板をエッチングするステップと、
   を含む請求項１に記載のカンチレバー型プローブ製造方法。
6. 前記チップ部周囲の基板をエッチングするステップは、前記チップ部が前記基板から浮遊するまで、ドライエッチング方式を用いて遂行する請求項５に記載のカンチレバー型プローブ製造方法。
7. 前記チップ部を露出した後に、前記浮遊エッチングマスクパターンを除去するステップをさらに含む請求項５に記載のカンチレバー型プローブ製造方法。
8. 請求項１に記載のカンチレバー型プローブ製造方法によって製造されたカンチレバー型プローブを、バンプを具備する回路基板の前記バンプに付着するステップと、
   前記プローブの前記基板を、エッチングして除去するステップと、
   を含むプローブカード製造方法。
9. 前記プローブを前記回路基板に付着するステップは、前記プローブの残留する前記基板を構造的支持体として用いて遂行される請求項８に記載のプローブカード製造方法。
10. 基板の第１領域及び第２領域にそれぞれ溝を形成するステップと、
    前記第１領域及び前記第２領域の溝をそれぞれ充填するチップ部及びダミーチップ部を形成するステップと、
    前記ダミーチップ部が形成された前記第２領域を覆う犠牲膜を形成するステップと、
    前記チップ部に接続しつつ、前記犠牲膜が形成された前記ダミーチップ部上に延びるビーム部を形成するステップと、
    前記第１領域の基板をエッチングして、前記チップ部を前記基板から浮遊させるステップと、
    を含むカンチレバー型プローブ製造方法。
11. 前記溝を形成するステップは、
    前記基板上に、前記基板の所定領域の上面を露出する複数個の第１開口部を具備する第１保護膜パターンを形成するステップと、
    前記第１保護膜パターンをエッチングマスクとして用いて前記基板をエッチングして、前記第１開口部の下に予備トレンチを形成するステップと、
    前記第１保護膜パターンをエッチングして、前記予備トレンチを含む前記基板の所定領域を露出する第２開口部を具備する第２保護膜パターンを形成するステップと、
    前記第２保護膜パターンをエッチングマスクとして用いて前記基板をエッチングして、前記第２開口部の下にトレンチを形成するステップと、
    前記トレンチを含む前記基板の所定領域の上面を露出する第３開口部を具備する鋳型膜パターンを形成するステップと、
    を含み、
    前記溝は前記トレンチ及び前記第３開口部からなる請求項１０に記載のカンチレバー型プローブ製造方法。
12. 前記鋳型膜パターンは、前記第２領域で複数個の前記トレンチを含む前記基板の所定領域の上面を露出するように形成される請求項１１に記載のカンチレバー型プローブ製造方法。
13. 前記ビーム部を形成した後に、前記鋳型膜パターンを除去するステップをさらに含む請求項１１に記載のカンチレバー型プローブ製造方法。
14. 前記第１保護膜パターンは、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され、
    前記第２保護膜パターンは、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成され、
    前記鋳型膜パターンは、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及びフォトレジスト膜の中から選択された少なくとも一つで形成される請求項１１に記載のカンチレバー型プローブ製造方法。
15. 前記チップ部及び前記ダミーチップ部を形成するステップは、
    前記溝を充填しつつ、前記基板を覆う第１導電膜を形成するステップと、
    前記第１導電膜を研磨して平坦化するステップと、
    を含む請求項１０に記載のカンチレバー型プローブ製造方法。
16. 前記犠牲膜を形成するステップは、
    前記第２領域の基板の上面を露出する第１マスクパターンを形成するステップと、
    前記第１マスクパターンにより露出された前記第２領域に配置される前記犠牲膜を形成するステップと、
    前記第１マスクパターンを除去するステップと、
    を含む請求項１０に記載のカンチレバー型プローブ製造方法。
17. 前記犠牲膜は、前記基板、前記チップ部、前記ダミーチップ部、及び前記ビーム部に対してエッチング選択性を有する物質で形成される請求項１０に記載のカンチレバー型プローブ製造方法。
18. 前記犠牲膜は、銅、又は亜鉛で形成される請求項１７に記載のカンチレバー型プローブ製造方法。
19. 前記ビーム部を形成するステップは、
    前記犠牲膜が形成された結果物上に、前記犠牲膜及び前記チップ部を露出する第２マスクパターンを形成するステップと、
    前記第２マスクパターンを覆う第２導電膜を形成するステップと、
    前記第２マスクパターンが露出されるまで、前記第２導電膜を研磨して平坦化するステップと、
    前記第２マスクパターンを除去するステップと、
    を含む請求項１０に記載のカンチレバー型プローブ製造方法。
20. 前記ビーム部を形成した後において、
    前記ビーム部が形成された結果物上に、前記第２領域で前記ビーム部の一端の上面を露出する第３マスクパターンを形成するステップと、
    前記第３マスクパターンにより露出された前記ビーム部上に接合部を形成するステップと、
    前記第３マスクパターンを除去するステップと、
    をさらに含む請求項１０に記載のカンチレバー型プローブ製造方法。
21. 前記第１領域の基板をエッチングするステップは、
    前記ビーム部が形成された結果物上に、前記第１領域を露出する第４マスクパターンを形成するステップと、
    前記第４マスクパターンをエッチングマスクとして用いて、前記露出された第１領域の基板をエッチングして前記チップ部を露出するステップと、
    を含む請求項１０に記載のカンチレバー型プローブ製造方法。
22. 前記第１領域の基板をエッチングするステップは、前記チップ部が前記基板から浮遊するまで、ドライエッチング方式を用いて遂行する請求項２１に記載のカンチレバー型プローブ製造方法。
23. 前記チップ部を露出した後に、前記第４マスクパターンを除去するステップをさらに含む請求項２１に記載のカンチレバー型プローブ製造方法。
24. 請求項１０に記載のカンチレバー型プローブ製造方法によって製造されたカンチレバー型プローブを、バンプを具備する回路基板の前記バンプに付着するステップと、
    前記プローブの犠牲膜をエッチングして前記プローブの基板、ダミーチップ部、及び前記犠牲膜を除去するステップと、
    を含むプローブカード製造方法。
25. 前記プローブを前記回路基板に付着するステップは、前記プローブの前記ダミーチップ部を構造的支持体として用いる請求項２４に記載のプローブカード製造方法。
26. 前記プローブの前記基板、前記ダミーチップ部、及び前記犠牲膜を除去するステップは、前記犠牲膜を選択的にエッチングして、前記ダミーチップ部を含む前記基板を前記プローブから分離して遂行される請求項２４に記載のプローブカード製造方法。

Images