CN101461050A - 制造悬臂式探针的方法和使用该悬臂式探针制造探针卡的方法 - Google Patents

制造悬臂式探针的方法和使用该悬臂式探针制造探针卡的方法 Download PDF

Info

Publication number
CN101461050A
CN101461050A CNA2007800205739A CN200780020573A CN101461050A CN 101461050 A CN101461050 A CN 101461050A CN A2007800205739 A CNA2007800205739 A CN A2007800205739A CN 200780020573 A CN200780020573 A CN 200780020573A CN 101461050 A CN101461050 A CN 101461050A
Authority
CN
China
Prior art keywords
tip
substrate
probe
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800205739A
Other languages
English (en)
Inventor
李瀚茂
曹容辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soulbrain ENG Co Ltd
Original Assignee
Phicom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phicom Corp filed Critical Phicom Corp
Publication of CN101461050A publication Critical patent/CN101461050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开一种制造悬臂式探针的方法。根据该方法，在基底的尖部和伪尖部区域中分别形成凹槽之后，通过填充尖部和伪尖部区域的凹槽形成尖部和伪尖部。形成覆盖包括伪尖部的伪尖部区域的消耗性层。形成与尖部连接并在包括消耗性层的伪尖部上延伸的梁部。所述方法包括选择性地蚀刻尖部的基底并使尖部浮在基底上的步骤。因此，可以最小化在制造探针卡时对尖部的物理和化学损伤，从而提供稳定性，并且尖部的缺陷更小。

Description

制造悬臂式探针的方法和使用该悬臂式探针制造探针卡的方法
技术领域
[1]本发明涉及电子器件检测系统。具体地说，本发明涉及一种制造用于通过接触微电子器件的焊盘来检测电气特性的悬臂式探针(下面，称作′悬臂探针′)的方法，以及使用这种悬臂式探针制造探针卡的方法。
背景技术
[2]探针是用于测量微电子器件(例如，半导体器件)的电气特性的机械工具。众所周知，半导体器件具有多个用于与外部电子系统进行信号通信的焊盘(pad)。半导体器件可以使用通过焊盘输入的电信号执行内部操作，然后通过焊盘将处理结果传输到外部电子系统。在此过程中，探针布置在探针卡的印刷电路板上，与焊盘物理接触，因此它们形成与外部电子系统或器件进行信号传输的电通道。
[3]众所周知，探针卡可以根据探针的类型而分类为针式、立式和悬臂式。针式探针卡的缺点是，因为探针针体的恢复不充分，因此针式探针卡可能由于重复使用而在水平方向变形并取向。另外，由于针式探针卡的探针针体自身的尺寸很大，因此不适合用于检测高度集成的半导体器件。相反，由于立式探针卡尺寸较小而且它的探针以较窄的间距布置，因此立式探针卡适合用于检测高度集成的半导体器件。但是，因为使探针与焊盘接触的力沿着探针长度方向取向，因此立式探针卡也存在由于恢复力不足而变形的问题。
[4]与这种探针类型不同的是，在典型的悬臂探针卡中，接触焊盘的尖端连接在悬臂式梁部的端部。梁部与印刷电路板结合并平行于焊盘的顶面。据此，使悬臂式探针卡的探针(即，尖部)与焊盘接触的力垂直地作用在梁部的长度方向上。这种悬臂式探针卡的结构为其提供了最大恢复力。
发明内容
技术问题
[5]在常规制造这种悬臂式探针卡时，包括借助于隆起块将悬臂式梁部与电子部件例如印刷电路板连接的工艺。然而，在连接工艺中，所施加的物理力会对探针造成物理损伤。
[6]此外，悬臂式探针卡的常规制造方法还包括使用消耗性基底作为模子制造探针以及利用蚀刻剂除去消耗性基底以使探针与其分离的处理步骤。然而，由于除去所述消耗性基底需要使探针长时间接触蚀刻剂，因此探针(特别是，尖部)会受到化学应力的影响，从而可能造成产品缺陷。
[7]其结果是，在制造所述探针或检测电子器件的过程中，物理地和化学地受到损伤的那些尖部可能会破裂。
技术方案
[8]本发明涉及一种在制造过程中能够最小化对尖部的物理和化学应力的制造悬臂探针的方法。
[9]本发明还涉及一种在制造探针时能够最小化对尖部的物理和化学应力的制造悬臂探针卡的方法。
[10]本发明的一个方面提供一种制造悬臂探针的方法。根据该方法，在基底的预定区域中形成沟槽。在所述基底上形成模子层图案，其包括露出所述基底包括所述沟槽的表面的开口。在所述沟槽中形成尖部和在所述开口中形成梁部。然后，除去所述模子层图案。蚀刻所述尖部周围的基底并使所述尖部浮在所述基底上。
[11]本发明的另一方面是一种制造探针卡的方法。根据该方法，所述探针卡的制造包括以下步骤：在将上述制造的悬臂探针与电路板的隆起部连接之后，蚀刻并除去所述探针的基底。
[12]本发明的另一方面是一种制造悬臂探针的方法。根据该方法，所述悬臂探针卡的制造包括以下步骤：在基底的第一区域和第二区域中形成凹槽；形成分别填充所述第一区域和第二区域的凹槽的尖部和伪尖部；形成覆盖包括所述伪尖部的第二区域的消耗性层；形成与所述尖部连接并在具有所述消耗性层的伪尖部上延伸的梁部；和蚀刻所述第一区域的基底并使所述尖部浮在所述基底上。
[13]此外，本发明的另一方面是一种制造探针卡的方法。根据该方法，所述探针卡的制造包括以下步骤：在将通过上述方法制造的悬臂探针与电路板的隆起部连接之后，蚀刻所述探针的消耗性层并除去所述探针的基底、伪尖部和消耗性层。
有益效果
[14]通过本发明的实施例形成的悬臂探针，其结构有利于在制造探针卡的过程中最小化对尖部的物理和化学损伤。因此，极大地减小了尖部中的缺陷。
[15]因此，根据本发明制造所述悬臂探针和包括所述悬臂探针的探针卡的方法有助于制造具有高度稳定性和生产性的探针卡。
附图说明
[16]图1和图2是包括根据本发明实施例的悬臂探针的阵列的俯视剖面图。
[17]图3～图18是沿图1的I-I′线的剖面图，显示制造根据本发明实施例的悬臂探针的方法。
[18]图19和图20是剖面图，显示制造根据本发明实施例的探针卡的方法。
[19]图21和图22是包括根据本发明实施例的悬臂探针的阵列的俯视剖面图。
[20]图23～图42是沿图21的II-II′线的剖面图，显示制造根据本发明实施例的悬臂探针的方法。
[21]图43和图44是剖面图，显示制造根据本发明实施例的探针卡的方法。
具体实施方式
[22]下面参照附图更详细地描述本发明的优选实施例。然而，本发明可以体现为不同形式，并且不应当认为本发明受限于在此提出的实施例。相反，提供这些实施例是为了使本发明的公开内容清楚和完整，并向本领域技术人员全面地表达本发明的范围。同样的附图标记在整个说明书中均指同样的元件。在附图中，为清楚起见而扩大了各层和各区域的尺寸。还应当理解，当一个层(或膜)被称作在另一个层或基底上时，它可以直接在其他层或基底上，或者也可以存在中间层。同样的附图标记在整个说明书中均指同样的元件。
[23]图1是包括根据本发明实施例的悬臂探针的阵列的俯视图，图2是沿图1的I-I′线的剖面图。
[24]参照图1和图2，探针122布置在消耗性基底110上。每个探针可以包括尖部122t和梁部122b。探针还可包括接合部134。尖部122t和梁部122b可以由导电材料形成，导电材料分别填充成型图案的开口凹槽(图未示)和沟槽116a。尖部122t设置在梁部122b的一侧之下，而接合部134设置在梁部122b的另一侧之上，用于在梁部122b和电路板之间粘合。
[25]图3～图18是沿图1的I-I′线的剖面图，显示制造根据本发明实施例的悬臂探针的方法。
[26]首先，参照图3，整个消耗性基底110上均形成有氧化物的钝化层112。优选的消耗性基底110由晶体材料制成，以便在后续的湿法蚀刻过程中能够以各向异性模式形成沟槽。例如，消耗性基底110优选是在上表面具有<100>晶向的单晶硅。钝化层112可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。本发明的该实施例中使用的钝化层112可由氧化硅制成。用氧化硅形成钝化层112可以通过进行热氧化或化学气相沉积(CVD)来实现。
[27]接着，参照图4，第一光刻胶图案114形成在钝化层112上，从而得到第一钝化图案112a。第一光刻胶图案114可以在后续蚀刻工艺中用作蚀刻掩模，用于形成初级沟槽。可以在利用旋涂模式于钝化层112上涂布光刻胶之后，经曝光和显影工艺得到第一光刻胶图案114。
[28]使用布置在钝化层112上的第一光刻胶图案114作为蚀刻掩模，可以湿法或干法选择性地蚀刻钝化层112，得到第一钝化图案112a，其限定了形成有初级沟槽(参照图5的116)的区域。可以利用化学材料如丙酮从第一钝化图案112a的上面除去第一光刻胶图案114。
[29]然后，参照图5，使用第一钝化图案112a作为蚀刻掩模，可利用选自四氟化碳(CF4)、六氟化硫(SF6)、八氟环丁烷(C4F8)和氧气(O2)中的至少一种气体进行第一各向异性干蚀刻工艺，以形成初级沟槽116。可以通过也被称作一种深沟槽蚀刻方法的反应性离子蚀刻(RIE)模式实现第一各向异性干蚀刻工艺。本发明的该实施例中，处理气体选自四氟化碳(CF4)、六氟化硫(SF6)、八氟环丁烷(C4F8)和氧气(O2)。此外，初级沟槽116可以形成为具有四个侧壁的四方体形状，例如规则正方体。
[30]其后，参照图6和图7，在初级沟槽116周围，形成第二光刻胶图案118，以露出第一钝化图案112a的顶面。可以在利用旋涂模式于消耗性基底110上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成第二光刻胶图案118。
[31]使用第二光刻胶图案118作为蚀刻掩模，可以湿法或干法选择性地蚀刻露出的钝化图案112a，得到第二钝化图案112b。第二钝化图案112b可以在后续蚀刻步骤中用作形成沟槽的蚀刻掩模。据此，第二钝化图案112b可以露出比第一钝化图案112a更宽的消耗性基底110的顶面。
[32]可以利用化学材料如丙酮除去第二光刻胶图案118。
[33]接着，参照图8，蚀刻被除去第二光刻胶图案118的消耗性基底110，形成宽度和深度比初级沟槽116更大的沟槽116a。这种蚀刻工艺优选使用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)或乙二胺焦性儿茶酚(EDP)作为蚀刻剂。
[34]众所周知，当蚀刻剂使用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)或乙二胺焦性儿茶酚(EDP)时，硅基底的蚀刻速率随晶体取向的不同而不同。例如，<100>晶向结构的硅基底沿横向方向比向下方向蚀刻的更快。其结果是，初级沟槽116沿横向方向比向下方向更大，因此如图8所示，沟槽116a具有宽的上部和向下逐渐变窄的下部。
[35]根据本发明，如果初级沟槽116伸展，那么能够通过使用第二钝化图案112b作为蚀刻掩模，对得到的结构进行第二各向异性干蚀刻工艺而增大沟槽116a的深度。优选第二各向异性干蚀刻工艺使用选自四氟化碳(CF4)、六氟化硫(SF6)、八氟环丁烷(C4F8)和氧气(O2)中的至少一种。可以通过公知作为形成深沟槽的方法的反应性离子蚀刻模式实现第二各向异性干蚀刻工艺。这里，可以根据需要选择性地进行第二各向异性干蚀刻工艺。例如，可以进行第二各向异性干蚀刻工艺，以使通过之前的各向异性湿蚀刻工艺形成的沟槽116a成形为具有平缓坡度。这样，沟槽116a可以形成为八边形。
[36]然后，参照图9和图10，在形成沟槽116a之后，除去已被用作形成沟槽116a的蚀刻掩模的第二钝化图案112b。可以利用化学材料如氟化氢(HF)除去第二钝化图案112b。
[37]根据本发明，在包括沟槽116a的消耗性基底110上，可以共形地形成电镀电极(图未示)，从而为后续电镀工艺提供便利。电镀电极可以由通过溅射工艺相继堆叠的钛(Ti)层和铜(Cu)层制成。
[38]在除去第二钝化图案112b之后，在包括沟槽116a的消耗性基底110上形成模子层图案120。模子层图案120可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底110上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例的模子层图案120。
[39]根据本发明的实施例，在模子层图案120中，形成有露出沟槽116a的开口。沟槽116a和开口可以用作限定探针的尖部和梁部的模子。即，沟槽116a和模子层图案120的开口能够形成分别限定探针的尖部和梁部的凹槽。
[40]其后，参照图11和图12，形成导电层122，以填充在钝化基底110中下沉的凹槽。可以通过选自电镀、化学气相沉积和溅射的至少一种处理技术形成导电层122。导电层122可以由镍-钴(Ni-Co)合金制成。在本发明的该实施例的导电层122中，可以通过电镀工艺形成。
[41]然后，打磨和平整化导电层122，直到露出模子层图案120的顶面。其结果是，形成尖部122t和梁部122b。可以通过化学机械抛光(CMP)或研磨工艺实现打磨和平整化导电层122。
[42]接着，参照图13和图14，形成第一掩模图案132，以露出梁部122b的一端的顶面。第一掩模图案132可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底110上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例中的第一掩模图案132。
[43]接着，在梁部122b的顶面上形成被第一掩模图案132露出的接合部134。接合部134可以用作粘合部分，通过它探针在后续处理步骤中与印刷电路板接合。接合部134可以由金(Au)制成。
[44]如果连接梁部122b的接合部134主要设在探针所连接的印刷电路板的预定区域，那么允许省略图13和图14中示出的设置接合部134的处理步骤。
[45]之后，参照图15和图16，使用化学溶液通过湿蚀刻模式除去第一掩模图案132和模子层图案120。接下来，形成第二掩模图案136，以露出尖部122t周围的消耗性基底110，至少覆盖接合部134。第二掩模图案136可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底110上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例的第二掩模图案136。
[46]现在，参照图17和图18，使用第二掩模图案136作为蚀刻掩模，部分地蚀刻尖部122t周围的消耗性基底110，直到至少露出尖部122t的下部和侧面。优选使用等离子体通过干蚀刻模式进行蚀刻尖部122t周围的消耗性基底110的工艺。由于第二掩模图案136仅覆盖梁部122b的预定部分，也包括接合部134，因而尖部122t可以完全露出。因此，如图17所示，尖部122t可以浮在消耗性基底110上。
[47]其后，除去第二掩模图案136以露出接合部134。优选使用化学溶液通过湿蚀刻模式进行该工艺。这样，在由尖部122t、梁部122b和接合部134构成的探针之下，消耗性基底110部分地保留，而未被蚀刻掉，并接触梁部122b。在此过程中，探针可以经梁部122b而不经尖部122t的外围区域直接接触消耗性基底110。
[48]图19和图20是剖面图，显示制造根据本发明实施例的探针卡的方法。
[49]参照图19和图20，除了图18包括探针的结构之外，还准备了连接探针的电路板210。为与探针的接合部134粘合，在电路板210的预定位置可以形成隆起部212。此外，焊接部214可以形成在隆起部212的表面上。焊接部214可以由金(Au)和锡(Sn)的合金制成。
[50]为了制造探针卡，探针的接合部134与置于电路板210的隆起部212的表面上的焊接部214连接。这种粘合工艺可以包括加压和加热焊接部214的步骤。在此过程中，直接接触消耗性基底110的梁部122b可以用作结构支撑件，以防止探针的物理损伤。此外，如前所述，因为以浮在消耗性基底110上的结构形成尖部122t，因此能够防止在粘合工艺中由于尖部122t与消耗性基底110接触而物理损伤。即，不同于常规类型，本发明具有能够在没有任何物理损伤下使探针与电路板210接合的特征。
[51]在将探针与电路板210连接之后，蚀刻掉接触梁部122b的其余消耗性基底110，以从其隔离出探针。如前所述，探针的尖部122t浮在消耗性基底110上。据此，在除去消耗性基底110以完全露出探针时，不同于常规类型，可以最小化对尖部122t的化学损伤。
[52]图21是包括根据本发明实施例的悬臂探针的阵列的俯视图，图22是沿图21的II-II′线的剖面图。
[53]参照图21和图22，探针布置在消耗性基底310上。探针可以包括尖部322t和梁部330b。探针还可包括接合部334。尖部322t可以由导电材料形成，导电材料分别填充模子层图案的开口凹槽(图未示)和沟槽316a。尖部322t设置在梁部330b的一侧之下，而接合部334设置在梁部330b的另一侧之上。接合部334可以形成在梁部330b的另一侧之上，用于在梁部330b和电路板之间粘合。在梁部330b之下，可以进一步设置伪尖部322dt，并经消耗性层326与梁部330b隔离。伪尖部322dt可以由导电材料形成，导电材料填充梁部330b之下的凹槽。在描述相应于图21和图22的实施例时，消耗性基底310的形成尖部322t的区域称作′第一区域′A，而消耗性基底310的形成伪尖部322dt的区域称作′第二区域′B。
[54]图23～图42是沿图21的II-II′线的剖面图，显示制造根据本发明实施例的悬臂探针的方法。与上述图3～图18的示例处理方式相似的处理被省略或简要说明。
[55]首先，参照图23～图30，氧化物的钝化层312沉积在整个消耗性基底310上。在钝化层312上形成第一钝化图案312a用的第一光刻胶图案314。使用铺设在钝化层312上的第一光刻胶图案314作为蚀刻掩模，通过湿或干蚀刻工艺部分地除去钝化层312，形成第一钝化图案312a，其限定了形成有初级沟槽的区域(参照图25的316)。
[56]从第一钝化图案312a的顶面除去第一光刻胶图案314。使用第一钝化图案312a作为蚀刻掩模，进行第一各向异性干蚀刻工艺，以形成初级沟槽316。初级沟槽316可以形成为具有四个侧壁的四方体形状。优选初级沟槽316形成为规则正方体。
[57]在初级沟槽316周围，形成第二光刻胶图案318，以露出第一钝化图案312a的顶面。使用第二光刻胶图案318作为蚀刻掩模，可以湿或干蚀刻工艺部分地除去露出的第一钝化图案312a，以形成第二钝化图案312b。然后，除去第二光刻胶图案318。这样，布置第二钝化图案312b，以进一步露出比第一钝化图案312a更宽的消耗性基底310的顶面。
[58]将没有第二光刻胶图案318的消耗性基底310选择性地蚀刻成沟槽316a，每个沟槽的宽度和深度比初级沟槽316的大。这种蚀刻工艺优选使用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)或乙二胺焦性儿茶酚(EDP)作为蚀刻剂。
[59]众所周知，当蚀刻剂使用氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)或乙二胺焦性儿茶酚(EDP)时，硅基底的蚀刻速率随晶体取向的不同而不同。例如，在具有<100>晶向的硅基底中，蚀刻速率沿横向方向比向下方向更高。其结果是，在消耗性基底310中，初级沟槽316沿横向方向比向下方向更大，因此，沟槽316a具有宽的上部和逐渐变窄的下部。
[60]根据本发明，使用第二钝化图案312b作为蚀刻掩模，对得到的包括初级沟槽316的结构进行第二各向异性干蚀刻工艺。这样，沟槽316a的深度变得更大。例如，可以进行第二各向异性干蚀刻工艺，以使通过之前的各向异性湿蚀刻工艺形成的沟槽316a的形状光滑。据此，沟槽316a形成为八边形图案。
[61]在完成沟槽316a之后，除去在形成沟槽316a的蚀刻工艺中已经用作蚀刻掩模的第二钝化图案312b。在除去第二钝化图案312b之后，在包括沟槽316a的消耗性基底310上形成模子层图案320。模子层图案320可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底310上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例的模子层图案320。
[62]根据本发明的该实施例，在模子层图案320中形成有露出沟槽316a的多个开口。在该结构中，第一区域A包括露出一个沟槽316a的一个开口，而第二区域B包括露出多个沟槽316a的多个开口。第一区域A的沟槽316a和开口可以用作限定探针的尖部的模子。第二区域B的沟槽316a和开口用作伪尖部的模子，在将探针与电路板连接时伪尖部起到结构支撑件的作用。即，模子层图案320的开口和沟槽316a可以形成限定尖部和伪尖部的凹槽。
[63]然后，参照图31和图32，在消耗性基底310上，形成第一导电层322，以填充第一区域A和第二区域B中的凹槽。可以通过选自电镀、CVD和溅射的至少一种技术形成第一导电层322。第一导电层322可以由镍(Ni)和钴(Co)的合金制成。可以通过电镀技术形成本发明的该实施例的第一导电层322。
[64]其后，打磨和平整化第一导电层322，直到露出模子层图案320的顶面。其结果是，第一区域A具有尖部322t，而第二区域B具有多个伪尖部322dt。可以通过化学机械抛光(CMP)、回蚀或研磨技术实现打磨和平整化第一导电层322的工艺。如前面结合图30所述的，由于模子层图案320具有一个以上的开口，并且开口包括形成在第二区域B的消耗性基底310中的一个以上的沟槽316a，因此尖部322t的侧面可以包括至少一个或多个伪尖部322dt。
[65]接着，参照图33和图34，在得到的包括尖部312t和伪尖部322dt的结构上，形成第一掩模图案324，以露出第二区域B的顶面。使用包括涂布预定厚度的光刻胶、然后曝光和显影光刻胶的步骤进行形成第一掩模图案324的工艺。
[66]根据本发明的该实施例，在布置第一掩模图案324之前，能够在得到的包括尖部322t和伪尖部322dt的结构上形成经相继堆叠钛层和铜层得到的电镀电极(图未示)，从而为针对梁部的后续电镀工艺提供便利。在此过程中，可以通过溅射工艺在其上沉积钛层和铜层。
[67]在被第一掩模图案324露出的第二区域B的顶面上沉积消耗性层326。可以形成消耗性层326，以在用于除去消耗性基底310的后续工艺中从梁部容易地除去伪尖部322dt。为此，消耗性层326优选由探针的蚀刻量最小的可除去材料制成。例如，消耗性层326可由铜(Cu)或锌(Zn)制成。
[68]接下来，除去第一掩模图案324。除去第一掩模图案324优选使用灰化模式，以防止模子层图案320被蚀刻掉。这是因为在通常的湿蚀刻工艺中，模子层图案320与第一掩模图案324一起被蚀刻。
[69]接着，参照图35和图36，第二掩模图案328形成有限定梁部的开口。如图所示，可以形成第二掩模图案328的开口，以至少露出消耗性层326和尖部322t的顶面。第二掩模图案328可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底310上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例的第二掩模图案328。
[70]其后，形成第二导电层330，以覆盖第二掩模图案328。可以通过选自电镀、CVD和溅射的至少一种技术形成第二导电层330。与第一导电层322相同，第二导电层330可以由Ni-Co合金制成。可以通过电镀工艺形成本发明的该实施例的第二导电层330。
[71]在通过电镀工艺形成第二导电层330时，为了在尖部322t和梁部之间直接接触，优选从尖部322t的顶面除去如前面结合图33所述的梁部的电镀电极(图未示)。
[72]之后，打磨和平整化第二导电层330，以形成梁部330b，该梁部接触尖部322t并在于其上形成消耗性层326的伪尖部322dt上延伸。可以通过CMP、回蚀或研磨工艺实现打磨和平整化第二导电层330。在此过程中，如结合图33所述的，可以在没有直接接触在第二区域B中置于消耗性层326上的伪尖部322dt的情况下形成梁部330。
[73]接着，参照图37和图38，在除去第二掩模图案328之后，形成第三掩模图案332，以在第二区域B中露出梁部330b的一端的顶面。第三掩模图案332可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底310上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例的第三掩模图案332。
[74]除去第二掩模图案328优选使用灰化模式，以防止模子层图案320被蚀刻掉。这是因为在通常的湿蚀刻工艺中，模子层图案320与第二掩模图案328一起被蚀刻。此外，在没有除去第二掩模图案328的情况下，甚至可以在第二掩模图案328上形成第三掩模图案332。据此，可以在后续处理步骤中与第三掩模图案332一起除去未被除去而保留的第二掩模图案328。
[75]在第二区域B中在梁部330b上形成被第三掩模图案332部分地露出的接合部334。接合部334可以在后续处理步骤中用作探针与电路板接合的粘合部件。接合部334可以由金制成。
[76]如果在制造探针卡的过程中接合部334设在探针所连接的电路板的预定位置，以将梁部330b与电路板接合，那么允许省略结合图38所述的形成接合部334的步骤。
[77]然后，参照图39和图40，使用化学溶液通过湿蚀刻模式除去第三掩模图案332和模子层图案320。接下来，形成第四掩模图案336，以露出第一区域A，同时至少覆盖接合部334。第四掩模图案336可以由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。可以在消耗性基底310上涂布预定厚度的光刻胶之后，经曝光和显影工艺形成本发明的该实施例的第四掩模图案336。
[78]参照图41和图42，使用第四掩模图案336作为蚀刻掩模，选择性地蚀刻第一区域A的消耗性基底310，直到至少露出尖部322t的下部和侧面。优选使用等离子体通过干蚀刻工艺蚀刻第一区域A的消耗性基底310。由于第四掩模图案336覆盖第二区域B包括接合部334的预定部分，因而在第一区域A中形成的尖部322t可以完全露出，而伪尖部322dt可以部分露出。因此，如图41所示，设置在第一区域A中的尖部322t可以浮在消耗性基底310上。
[79]之后，除去第四掩模图案336以露出接合部334。优选使用化学溶液通过湿蚀刻工艺进行该工艺。这样，在由尖部322t、梁部330b和接合部334构成的探针之下，消耗性层326、伪尖部322dt和消耗性基底310保留。在此过程中，探针可以经消耗性层326和伪尖部322dt与消耗性基底310间接连接，而不与消耗性基底310直接连接。
[80]图43和图44是剖面图，显示制造根据本发明另一实施例的探针卡的方法。
[81]参照图43和图44，除了制造图42包括探针的结构之外，还制造连接探针的电路板410。为了制造探针卡，探针的接合部334与形成在电路板410的隆起部412上的焊接部414连接。这种粘合工艺可以包括物理地加压和加热焊接部414的步骤。在此过程中，直接与消耗性基底310接合的伪尖部322dt可以用作结构支撑件，以防止探针的物理损伤。此外，如前所述，因为尖部322t浮在消耗性基底310上，因此能够防止由于尖部322t与消耗性基底310接触而物理损伤。即，不同于常规技术，本发明具有能够在没有任何物理损伤下使探针与电路板410接合的特征。
[82]在将探针与电路板410连接之后，蚀刻掉消耗性层326，以分离探针与消耗性基底310。可以利用适合于此的蚀刻剂蚀刻消耗性层326。根据本发明的实施例，由于消耗性层326由铜(Cu)或锌(Zn)制成，因此蚀刻剂可以是铜特异性或锌特异性蚀刻剂。如前所述，探针经消耗性层326和伪尖部322dt与消耗性基底310连接。这样，如前所述，通过蚀刻消耗性层326，探针可以容易地与消耗性基底310分离。因此，在除去消耗性基底310以完全露出探针时，不同于常规情况，可以最小化对尖部322t的化学损伤。
工业实用性
[83]本发明适用于检测具有焊盘的微电子器件。

Claims (26)

1.一种制造悬臂探针的方法，包括：
在基底的预定区域中形成沟槽；
在所述基底上形成模子层图案，其具有露出所述基底包括所述沟槽的表面的开口；
在所述沟槽中形成尖部和在所述开口中形成梁部；
除去所述模子层图案；和
蚀刻所述尖部周围的基底并使所述尖部浮在所述基底上。
2.如权利要求1所述的方法，其中所述模子层图案由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。
3.如权利要求1所述的方法，其中形成所述尖部和所述梁部包括：
形成覆盖所述基底并填充所述沟槽和所述开口的导电层；和
打磨和平整化所述导电层。
4.如权利要求1所述的方法，还包括，在形成所述尖部和所述梁部之后：
形成接合部模子层图案，其具有露出所述梁部连接所述尖部的一端的顶面的开口；
在所述接合部模子层图案中形成接合部；和
除去所述接合部模子层图案。
5.如权利要求1所述的方法，其中蚀刻所述尖部周围的基底包括：
在得到的包括所述梁部的结构上形成漂浮的蚀刻掩模图案，以露出所述尖部周围的基底；和
通过使用所述漂浮的蚀刻掩模图案作为蚀刻掩模蚀刻所述尖部周围的基底并露出所述尖部。
6.如权利要求5所述的方法，其中以干蚀刻工艺进行蚀刻所述尖部周围的基底，直到使所述尖部浮在所述基底上。
7.如权利要求5所述的方法，还包括：在露出所述尖部之后除去所述漂浮的蚀刻掩模图案。
8.一种制造探针卡的方法，包括：
将通过权利要求1所述方法制造的悬臂式探针与电路板的隆起部连接；和
蚀刻并除去所述探针的基底。
9.如权利要求8所述的方法，其中使用由所述探针的剩余基底形成的结构支撑件进行所述探针与所述电路板的连接。
10.一种制造悬臂式探针的方法，包括：
在基底的第一区域和第二区域中形成凹槽；
形成分别填充所述第一区域和第二区域的凹槽的尖部和伪尖部；
形成覆盖包括所述伪尖部的第二区域的消耗性层；
形成与所述尖部连接并在具有所述消耗性层的伪尖部上延伸的梁部；和
蚀刻所述第一区域的基底并使所述尖部浮在所述基底上。
11.如权利要求10所述的方法，其中形成所述凹槽包括：
在所述基底上形成具有多个第一开口的第一钝化图案，所述第一开口使所述基底的预定顶面露出；
使用所述第一钝化图案作为蚀刻掩模蚀刻所述基底，以在所述第一开口之下形成初级沟槽；
蚀刻所述第一钝化图案，并形成具有第二开口的第二钝化图案，所述第二开口使所述基底包括所述初级沟槽的预定区域露出；
使用所述第二掩模图案作为蚀刻掩模蚀刻所述基底，以在所述第二开口之下形成多个沟槽；和
形成具有第三开口的模子层图案，所述第三开口使所述基底包括所述沟槽的预定顶面露出，
其中所述凹槽由所述沟槽和所述第三开口构成。
12.如权利要求11所述的方法，其中形成所述模子层图案，以使所述基底在所述第二区域中包括所述多个沟槽的预定顶面露出。
13.如权利要求11所述的方法，还包括：在形成所述梁部之后除去所述模子层图案。
14.如权利要求11所述的方法，其中所述第一钝化图案由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成，
其中所述第二钝化图案由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成，
其中所述模子层图案由选自氧化硅、氮化硅、氮氧化硅和光刻胶中的至少一种制成。
15.如权利要求10所述的方法，其中形成所述尖部和所述伪尖部包括：
形成填充所述凹槽并覆盖所述基底的第一导电层；和
打磨和平整化所述第一导电层。
16.如权利要求10所述的方法，其中形成所述消耗性层包括：
形成露出所述第二区域的基底顶面的第一掩模图案；
在所述第二区域中形成被所述第一掩模图案露出的所述消耗性层；和
除去所述第一掩模图案。
17.如权利要求10所述的方法，其中所述消耗性层用对所述基底、所述尖部和所述梁部具有蚀刻选择性的材料形成。
18.如权利要求17所述的方法，其中所述消耗性层用铜或锌形成。
19.如权利要求10所述的方法，其中形成所述梁部包括：
在得到的包括所述消耗性层的结构上形成露出所述消耗性层和所述尖部的第二掩模图案；
形成覆盖所述第二掩模图案的第二导电层；
打磨和平整化所述第二导电层，直到露出所述第二掩模图案；和
除去所述第二掩模图案。
20.如权利要求10所述的方法，还包括，在形成所述梁部之后：
在得到的包括所述梁部的结构上，形成露出所述第二区域的梁部的一端顶面的第三掩模图案；
在所述梁部上形成被所述第三掩模图案露出的接合部；和
除去所述第三掩模图案。
21.如权利要求10所述的方法，其中蚀刻所述第一区域的基底包括：
在得到的包括所述梁部结构上，形成露出所述第一区域的第四掩模图案；和
使用所述第四掩模图案作为蚀刻掩模蚀刻露出的第一区域的基底并露出所述尖部。
22.如权利要求21所述的方法，其中以干蚀刻工艺进行蚀刻所述第一区域的基底，直到使所述尖部浮在所述基底上。
23.如权利要求21所述的方法，还包括：在露出所述尖部之后除去所述第四掩模图案。
24.一种制造探针卡的方法，包括：
将通过权利要求10所述方法制造的悬臂式探针与电路板的隆起部连接；和
蚀刻所述探针的消耗性层并除去所述探针的基底、伪尖部和消耗性层。
25.如权利要求24所述的方法，其中使用由所述伪尖部形成的结构支撑件进行所述探针与所述电路板的连接。
26.如权利要求24所述的方法，其中通过选择性地蚀刻所述消耗性层并使所述探针与包括所述伪尖部的基底分离来进行除去所述探针的基底、伪尖部和消耗性层。
CNA2007800205739A 2006-06-07 2007-05-16 制造悬臂式探针的方法和使用该悬臂式探针制造探针卡的方法 Pending CN101461050A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060050717 2006-06-07
KR1020060050717A KR100749735B1 (ko) 2006-06-07 2006-06-07 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법

Publications (1)

Publication Number Publication Date
CN101461050A true CN101461050A (zh) 2009-06-17

Family

ID=38614632

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800205739A Pending CN101461050A (zh) 2006-06-07 2007-05-16 制造悬臂式探针的方法和使用该悬臂式探针制造探针卡的方法

Country Status (7)

Country Link
US (1) US8114302B2 (zh)
JP (1) JP2009540291A (zh)
KR (1) KR100749735B1 (zh)
CN (1) CN101461050A (zh)
DE (1) DE112007001350T5 (zh)
TW (1) TWI326360B (zh)
WO (1) WO2007142413A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254781A (zh) * 2012-03-07 2014-12-31 爱德万测试公司 转移电子探针组件到空间变换器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749735B1 (ko) 2006-06-07 2007-08-16 주식회사 파이컴 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법
KR100905429B1 (ko) 2007-08-16 2009-07-02 (주)미코엠에스티 프로브 카드 구조체의 형성 방법
US8416247B2 (en) 2007-10-09 2013-04-09 Sony Computer Entertaiment America Inc. Increasing the number of advertising impressions in an interactive environment
KR20100025900A (ko) * 2008-08-28 2010-03-10 삼성전기주식회사 프로브 카드 및 그의 제조 방법
WO2013059670A2 (en) 2011-10-21 2013-04-25 Nanoink, Inc. Octahedral and pyramid-on-post tips for microscopy and lithography
JP6068925B2 (ja) * 2012-10-23 2017-01-25 株式会社日本マイクロニクス プローブの製造方法
US10297653B2 (en) * 2014-07-23 2019-05-21 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
KR101667856B1 (ko) * 2014-12-18 2016-10-20 한국산업기술대학교산학협력단 프로브 팁 제조방법
CN104701328B (zh) * 2015-03-25 2017-10-13 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
EP3589398A1 (de) 2017-03-01 2020-01-08 Basf Se Vorrichtung und verfahren zur herstellung von pulverförmigen polymeren
CN113075430B (zh) * 2021-03-30 2023-03-31 云谷（固安）科技有限公司 针卡结构和测试设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0413041B1 (en) * 1989-08-16 1992-07-15 International Business Machines Corporation Method of producing micromechanical sensors for the afm/stm profilometry and micromechanical afm/stm sensor head
JPH05299015A (ja) * 1992-04-23 1993-11-12 Olympus Optical Co Ltd 走査型プローブ顕微鏡用カンチレバーの作製方法
US5347226A (en) * 1992-11-16 1994-09-13 National Semiconductor Corporation Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
JP4573943B2 (ja) * 2000-04-20 2010-11-04 キヤノン株式会社 光走査光学装置及びそれを用いた画像形成装置
JP4733319B2 (ja) * 2000-09-18 2011-07-27 アイメック プローブチップ構造の製造方法
JP2003121469A (ja) * 2001-10-17 2003-04-23 Japan Electronic Materials Corp プローブの製造方法及びプローブカードの製造方法
WO2003067650A1 (en) 2002-02-05 2003-08-14 Phicom Corporation Method for manufacturing electric contact element for testing electro device and electric contact element thereby
JP4217468B2 (ja) * 2002-12-03 2009-02-04 株式会社アドバンテスト プローブピンの配線基板への接続方法、及びプローブカードの製造方法
KR100523745B1 (ko) * 2003-03-24 2005-10-25 주식회사 유니테스트 전자소자 검사용 마이크로 프로브 및 그 제조 방법
US20040228962A1 (en) * 2003-05-16 2004-11-18 Chang Liu Scanning probe microscopy probe and method for scanning probe contact printing
KR100513662B1 (ko) * 2003-09-08 2005-09-09 엘지전자 주식회사 캔틸레버의 제조방법
JP2006038457A (ja) 2004-07-22 2006-02-09 Toray Eng Co Ltd フィルムプローブの製造方法
JP4155241B2 (ja) 2004-07-30 2008-09-24 ダイキン工業株式会社 給湯装置
KR100586675B1 (ko) * 2004-09-22 2006-06-12 주식회사 파이컴 수직형 전기적 접촉체의 제조방법 및 이에 따른 수직형전기적 접촉체
KR100749735B1 (ko) 2006-06-07 2007-08-16 주식회사 파이컴 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254781A (zh) * 2012-03-07 2014-12-31 爱德万测试公司 转移电子探针组件到空间变换器
CN104254781B (zh) * 2012-03-07 2021-10-15 爱德万测试公司 转移电子探针组件到空间变换器

Also Published As

Publication number Publication date
JP2009540291A (ja) 2009-11-19
TWI326360B (en) 2010-06-21
TW200745563A (en) 2007-12-16
KR100749735B1 (ko) 2007-08-16
US20090173712A1 (en) 2009-07-09
WO2007142413A1 (en) 2007-12-13
DE112007001350T5 (de) 2009-04-16
US8114302B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
CN101461050A (zh) 制造悬臂式探针的方法和使用该悬臂式探针制造探针卡的方法
CN100578748C (zh) 悬臂式探针以及制造该悬臂式探针的方法
TWI278627B (en) A probe card manufacturing method including sensing probe and the probe card, probe card inspection system
US20080079453A1 (en) Manufacture Method Of Vertical-Type Electric Contactor Vertical-Type Electric Contactor Thereof
KR100523745B1 (ko) 전자소자 검사용 마이크로 프로브 및 그 제조 방법
JP4295220B2 (ja) Ｍｅｍｓ技術を利用した中空型マイクロプローブの製造方法及びこれによるマイクロプローブ
US6396146B2 (en) Semiconductor device and its manufacturing method
KR20080105374A (ko) 프로브 팁의 제조 방법
KR101376012B1 (ko) 마이크로 팁 구조물 및 이의 제조방법
US7824561B2 (en) Method for manufacturing probe structure
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
KR100554180B1 (ko) 평판표시소자 검사용 프로브의 제조방법 및 이에 따른프로브
KR100773375B1 (ko) 프로브 팁 제조방법
KR100823311B1 (ko) 프로브 카드 제조 방법 및 이에 의해 제조된 프로브 카드
KR100464681B1 (ko) 전자소자 검사용 전기적 접촉체의 팁 제조방법
JPH11274142A (ja) エッチング深さ検知方法、この検知方法を利用した半導体デバイスの製造方法及びこの検知方法を利用した力学量センサの製造方法
KR100627977B1 (ko) 수직형 프로브 제조방법
KR100806380B1 (ko) 프로브 카드 제조 방법 및 이에 의한 프로브 카드
KR100463308B1 (ko) 수직형 전기적 접촉체 및 이의 제조방법
KR100823312B1 (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드
KR100498780B1 (ko) 고단차 멤스 구조물 제조방법
JP2008216206A (ja) コンタクタ、プローブカード及びプローブカードの製造方法
KR100842397B1 (ko) 프로브 구조물 제조 방법
KR101181519B1 (ko) 프로브 팁 및 그 제조방법
KR101301737B1 (ko) 프로브 카드 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090617