JP2008216206A - コンタクタ、プローブカード及びプローブカードの製造方法 - Google Patents

Abstract

【課題】被測定対象物の微細化に応じたプローブカードの微細化を実現することできる。
【解決手段】支持部４２と、支持部４２に形成された導通部４６と、導通部４６に一部が電気的に接続され、支持部４２から突出するように延伸された梁部８２と、梁部８２の端部に形成された接触端子部８０と、を備え、接触端子部８０の高さは、接触端子部８０の最大幅の２倍以上とする。
【選択図】図１

Description

本発明は、集積回路等の電気的特性を測定する際に用いられるコンタクタ、プローブカード及びプローブカードの製造方法に関する。

半導体集積回路等の電気特性を測定するためにプローブカードが広く用いられている。プローブカードは、金属製のプローブ針を有するコンタクタを備え、コンタクタの先端部に突出した接触端子部を電気回路の電極パッドに接触させることによって、電気回路へ信号を供給したり、電気回路から出力される信号を検出したりする。

特許文献１及び特許文献２には、高集積化及び微細化が進行した半導体集積回路等の測定対象物に対応することができるプローブカードの製造方法が開示されている。また、特許文献３には、コンタクタの長さ寸法を大きくすることなく、電極パッドに対する押圧箇所の変位量を大きくする技術が開示されている。また、特許文献４には、プローブの梁部に段差を設けて延伸させる技術が開示されている。

特開２００３−１２１４６９号公報 特開２００３−１２１４７０号公報 特開２００３−５７２６４号公報 特開２００２−１５１５５７号公報

ところで、近年、半導体集積装置の高集積化及び微細化が進み、電極パッドのサイズ及びピッチの変化に併せてプローブカードのさらなる微細化が望まれている。しかしながら、プローブカードの微細化が進行すると、従来のプローブカードの製造方法ではプローブカードのコンタクタの高さをコンタクタの幅に対して大きくすることが困難であった。特に、コンタクタに設けられる接触端子部の最大幅が２０μｍ以下となると、コンタクタの接触端子部のアスペクト比を高くすることがより困難となっていた。

そこで、本発明は、上記従来の課題を鑑み、微細化が進行した集積回路等の電気的特性の測定に使用することができるコンタクタ、プローブカード及びそれらの製造方法を提供することを目的とする。

本発明は、支持部と、前記支持部に形成された導通部と、前記導通部に一部が電気的に接続され、前記支持部から突出するように延伸された梁部と、前記梁部の端部に形成された接触端子部と、を備え、前記接触端子部の高さは、前記接触端子部の最大幅の２倍以上であることを特徴とするコンタクタである。

また、支持部と、前記支持部に形成された複数の導通部と、前記支持部から突出するように延伸され、前記複数の導通部の各々に対応するように前記複数の導通部の各々に電気的に接続された複数の梁部と、前記複数の梁部の各々の端部に形成された接触端子部と、を備え、前記接触端子部の高さは、前記接触端子部の最大幅の２倍以上であることを特徴とするプローブカードである。

より具体的には、前記接触端子部の最大幅が２０μｍ以下であるような微細化されたプローブに適用した場合に本発明の作用・効果が顕著となる。

ここで、前記梁部と前記接触端子部は、少なくとも同一の導電性金属層を含むことが好適である。例えば、前記導電性金属層は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物とすることができる。

また、本発明は、犠牲半導体層の表面上にエッチング耐性層を形成する第１の工程と、前記第１の工程で形成された前記エッチング耐性層をパターンニングする第２の工程と、前記第２の工程におけるパターンニングで前記エッチング耐性層が除去された領域の前記犠牲半導体層を反応性イオンエッチングによりエッチングする第３の工程と、前記第３の工程後、前記第１の工程で形成された前記エッチング耐性層を除去する第４の工程と、前記第４の工程後、前記犠牲半導体層の表面形状に沿って金属層を形成する第５の工程と、を備えることを特徴とするプローブカードの製造方法である。

ここで、前記第３の工程におけるエッチング処理の深さは、エッチングされる領域の最大幅の２倍以上とすることが好ましい。より具体的には、前記第３の工程におけるエッチングされる領域の最大幅は２０μｍ以下とした場合に作用・効果が顕著である。

ここで、前記第５の工程で形成される金属層は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物であることが好適である。

本発明によれば、狭ピッチのプローブカードにおいても被測定物との電気的接触をより確実なものとすることができる。

本発明の実施の形態におけるプローブカード１００は、図１に示すように、プローブ部２００及び配線部３００を含んで構成される。

プローブ部２００は、接触端子部８０、カンチレバー部（梁部）８２及び支持部４２を含んで構成される。プローブ部２００は、測定対象物の電極パッドに直接接触させられる部分であり、接触端子部８０及びカンチレバー部８２はプローブカード１００のコンタクタに含まれる。

カンチレバー部８２は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物等の導電性部材を含んで構成される。各カンチレバー部８２は、矩形状の断面を有し、梁状に支持部４２から突出するように設けられる。本実施の形態におけるプローブカード１００では、複数のカンチレバー部８２が隣り合って並べられる。各カンチレバー部８２は、それぞれに対応させて設けられたバンプ４６に電気的に接続される。

接触端子部８０は、カンチレバー部８２の先端部に設けられる。本実施の形態における接触端子部８０は、カンチレバー部８２の先端部の延伸方向に対して略垂直に突出するように構成される。接触端子部８０も、カンチレバー部８２と同様に、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物等の導電性部材を含んで構成される。例えば、接触端子部８０は、タングステン等の弾性の高い金属の表面に金等の導電性の高い金属を被覆した多層構造することが好ましい。

支持部４２は、平板形状を有し、その端部からカンチレバー部８２が突出するように設けられる。支持部４２は、ポリイミド等の絶縁部材を主な構成部材とする。また、支持部４２には金等の導電性部材からなるバンプ４６が複数のカンチレバー部８２の各々に対応付けて設けられる。支持部４２には、カンチレバー部８２からバンプ４６までを電気的に接続する配線が設けられる。導通部は、この配線とバンプ４６を含む。

配線部３００は、プローブ部２００から電気信号を受けて測定装置等へ出力したり、測定装置からの信号をプローブ２００へ伝達したりする。配線部３００は、ポリイミド等の絶縁部材を主な構成部材とする。配線部３００には、プローブ部２００から受けた電気信号を伝達するための配線が設けられている。配線部３００の配線はバンプ６４に接続されている。バンプ６４の各々は、接着部材７０を介して、プローブ部２００のバンプ４６と電気的に接続される。接着部材７０には、例えば、銀ペーストを用いることができる。

接触端子部８０の高さは接触端子部８０の最大幅の２倍以上とする。例えば、カンチレバー部８２は５μｍ以下の幅に加工される。カンチレバー部８２が５μｍ以下の幅に加工されているので、その先端部に形成される接触端子部８０の最大幅も５μｍ以下となる。このとき、接触端子部８０の高さは１０μｍ以上とすることが好ましい。また、各カンチレバー部８２は、例えば、１０μｍ以下のピッチで並べて配置される。このような構成とすることによって、本実施の形態におけるプローブカード１００は微細化が進んだ半導体集積回路であっても測定対象とすることができる。

また、カンチレバー部８２は、支持部４２から接触端子部８０に向かって、接触端子部８０が設けられた方向に向けて屈曲した形状に加工されている。このように屈曲部を設けることによって、測定対象物の表面に凹凸がある場合においても電極パッドへ接触端子部８０を確実に接触させることが可能となる。

以下、図２〜図１４を参照して、本発明の実施の形態におけるプローブカード１００の製造方法を説明する。図２〜図６及び図９は、プローブ部２００の製造プロセスの各ステップのおける加工物の断面を示し、図７及び図８は、プローブ部２００の製造プロセスの各ステップのおける加工物の平面図を示している。図１０〜図１１は、配線部３００の製造プロセスの各ステップのおける加工物の断面を示している。図１２〜図１４は、プローブ部２００と配線部３００の接続プロセスの各ステップにおける加工物の断面を示している。

プローブカード１００は、段差加工を行う際の加工精度を確保するためにシリコン・オン・インシュレータ（ＳＯＩ：Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて製造される。本実施の形態では、ＳＯＩ基板として、（１００）面のシリコン基板１０、シリコン基板１０の表面上に形成されたシリコン酸化膜１２、さらにシリコン酸化膜１２の表面上に形成されたシリコン層１４から構成される基板を用いる。シリコン基板１０は数１００μｍの厚さ、シリコン酸化膜１２は１００ｎｍ以上５μｍ以下の膜厚、及び、シリコン層１４は１０μｍ以上１００μｍ以下の膜厚を有することが以下の加工処理を施すにおいて好ましい。

ステップＳ１０では、ＳＯＩ基板のシリコン層１４の表面を洗浄する。洗浄方法としては、例えば、ＲＣＡ洗浄を適用することができる。ＲＣＡ洗浄は、パーティクル除去を目的としたアンモニア水-過酸化水素水からなるＳＣ−１洗浄（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ １）、金属不純物除去を目的とした塩酸-過酸化水素水からなるＳＣ−２洗浄（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ ２）を組み合わせた洗浄技術である。

ステップＳ１２では、シリコン層１４上にエッチング保護膜１６を形成する。エッチング保護膜１６は、ステップＳ２０におけるウエットエッチングに対する耐性膜である。本実施の形態では、エッチング保護膜１６は、シリコン層１４の表面全体に形成する。エッチング保護膜１６としてはシリコン酸化膜を適用することができる。シリコン酸化膜は、熱酸化法や化学気相法（ＣＶＤ）法で形成することができる。

ステップＳ１４では、エッチング保護膜１６に段差形成用のパターンを形成するためのレジスト膜１８をエッチング保護膜１６の表面上に形成する。レジスト膜１８は、フォトリソグラフィ法を用いて、エッチング保護膜１６の表面上に、エッチング保護膜１６の両端部が露出するようにパターンニングされる。

ステップＳ１６では、レジスト膜１８を利用して、エッチング法によりエッチング保護膜１６をパターンニングする。すなわち、矩形パターンに形成されたレジスト膜１８に保護された領域を除いた領域のエッチング保護膜１６を除去する。エッチング方法としては、例えば、フッ化水素酸（ＨＦ），フッ化アンモニウム（ＮＨ₄Ｆ）等を用いたウエットエッチング法を適用することができる。ステップＳ１８では、レジスト膜１８が除去される。レジスト膜１８の除去には、市販のレジスト除去剤を用いることができる。

ステップＳ２０では、パターンニングされたエッチング保護膜１６を利用して、シリコン層１４をエッチングする。ここでは、水酸化カリウム水溶液（ＫＯＨ：Ｈ₂Ｏ），水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）等を用いた異方性エッチングを施す。シリコン酸化膜１２がエッチングストップ層として働くことにより、シリコン層１４の膜厚分のエッチングが行われる。エッチングの異方性によって、図２及び図７に示すように、エッチング保護膜１６の両端部のシリコン層１４の表面からシリコン基板１０に向かって所定の傾斜角（約５４°）を有する傾斜部が形成されるように、エッチング保護膜１６で保護されていないシリコン層１４がエッチングされる。

ステップＳ２２では、エッチング保護膜１６を除去する。除去方法としては、例えば、フッ化水素酸（ＨＦ），フッ化アンモニウム（ＮＨ₄Ｆ）等を用いたウエットエッチング法を適用することができる。また、エッチング保護膜１６を除去した後、シリコン基板１０及びシリコン層１４の表面を洗浄する。洗浄方法としては、例えば、ＲＣＡ洗浄を適用することができる。

ステップＳ２４では、ステップＳ３０における窒化膜エッチングを行う際の耐性膜として、及び、最終的にカンチレバー部８２をシリコン層１４から分離する際の保護膜としてエッチング保護膜２０を形成する。エッチング保護膜２０は、表面全体に形成される。エッチング保護膜２０は、例えば、シリコン酸化膜とすることが好ましい。シリコン酸化膜は、熱酸化法や化学気相法（ＣＶＤ）で形成することができる。

ステップＳ２６では、カンチレバー部８２の固定及び支持を補強するための補強層２２をエッチング保護膜２０の表面上に形成する。補強層２２は、表面全体に形成される。補強層２２は、例えば、厚さ１００ｎｍ以上２μｍ以下のシリコン窒化膜とすることが好適である。シリコン窒化膜は、化学気相法（ＣＶＤ）やスパッタリング等により形成することができる。

ステップＳ２８では、補強層２２のパターンを形成するためのレジスト膜２４を補強層２２の表面上に形成する。レジスト膜２４は、断面が台形状となるように残されたシリコン層１４の上面に、シリコン層１４の端部の傾斜部から所定の距離だけ離れた領域に矩形状に形成される。ステップＳ３０では、レジスト膜２４を利用して、エッチング法により補強層２２をパターンニングする。すなわち、矩形パターンに形成されたレジスト膜２４に保護された領域を除いた領域の補強層２２を除去する。エッチング方法としては、例えば、リン酸溶液（Ｈ₃Ｐ０₄）等を用いたウエットエッチング法や反応性イオンエッチング等のドライエッチング法を適用することができる。ステップＳ３２では、レジスト膜２４が除去される。レジスト膜２４の除去には、市販のレジスト除去剤を用いることができる。また、また、レジスト膜２４を除去した後の表面を洗浄する。洗浄方法としては、例えば、ＲＣＡ洗浄を適用することができる。

ステップＳ３４では、接触端子部８０を形成する際のエッチング保護膜２６を形成する。エッチング保護膜２６は、表面全体に形成される。エッチング保護膜２６は、例えば、シリコン酸化膜とすることが好ましい。シリコン酸化膜は、熱酸化法や化学気相法（ＣＶＤ）で形成することができる。エッチング保護膜２６をシリコン酸化膜とした場合、エッチング保護膜２６の膜厚は５００ｎｍ以上１μｍ以下とすることが好ましい。エッチング保護膜２６の膜厚をこの程度にすることによって、アスペクト比２倍以上の高さを有する接触端子部８０を形成するための穴をシリコン基板１０に加工する際にシリコン基板１０の他の領域にエッチングの作用を及ばせることなく、高い加工精度で穴を形成することができる。

ステップＳ３６では、接触端子部８０のパターンを形成するためのレジスト膜２８をエッチング保護膜２６の表面上に形成する。レジスト膜２８には、ステップＳ３８以降において接触端子部８０を形成するための穴３０を設ける。穴３０は、シリコン基板１０に形成されるトレンチ穴３２を開けるためのパターンとなる。

本実施の形態では、シリコン基板１０の両端部に向かって延伸するようにカンチレバー部８２を形成するので、図３に示すように、シリコン層１４の傾斜部の近傍の領域に傾斜部の下辺に沿って所定のピッチＰで複数の穴３０をレジスト膜２８に設ける。穴３０は、エッチング保護膜２６の表面が露出するように設ける。

穴３０は、シリコン基板１０の奥行き方向（図３の紙面に垂直な方向）に所定のピッチＰで複数空けられる。穴３０は、接触端子部８０の外周形状と一致する形状、及び、所定の大きさとなるようにパターンニングされる。具体的には、カンチレバー部８２の幅Ｗ以下の直径を有する円形状の穴３０を形成する。例えば、幅Ｗは５μｍ以下とし、ピッチＰは１０μｍ以下とする。

ステップＳ３８では、レジスト膜２８を利用して、エッチング法によりエッチング保護膜２６をパターンニングする。すなわち、レジスト膜２８に設けられた穴３０から露出した領域のエッチング保護膜２６を除去する。エッチング方法としては、例えば、フッ化水素酸（ＨＦ），フッ化アンモニウム（ＮＨ₄Ｆ）等を用いたウエットエッチング法を適用することができる。ステップＳ４０では、レジスト膜２８が除去される。レジスト膜２８の除去には、市販のレジスト除去剤を用いることができる。

ステップＳ４２では、接触端子部８０を埋め込み形成するためのトレンチ穴３２をシリコン基板１０に形成する。トレンチ穴３２は、エッチング保護膜２６を利用して、ボッシュプロセスを用いて形成することができる。ボッシュプロセスは、ドライの異方性エッチングプロセスである。ボッシュプロセスは、エッチングガス（ＳＦ６）を用いてシリコンをエッチングするプロセスと、デポジションガス（Ｃ４Ｆ８）を用いて側壁を保護するデポジションプロセスを交互に切替えて行うことによってシリコン基板１０に高アスペクト比のトレンチ穴３２を形成するプロセスである。

エッチング保護膜２６となるシリコン酸化膜の膜厚を５００ｎｍ以上１μｍ以下として、ボッシュプロセスを適用することによって、シリコン基板１０に最大幅５μｍ以下かつ深さ１０μｍ以上のトレンチ穴３２を形成することができる。なお、加工精度を高めるためにトレンチ穴３２の深さは５０μｍ以下に抑えることが好ましい。

ステップＳ４４では、エッチング保護膜２６を除去する。除去方法としては、例えば、フッ化水素酸（ＨＦ），フッ化アンモニウム（ＮＨ₄Ｆ）等を用いたウエットエッチング法を適用することができる。また、エッチング保護膜２６を除去した後の表面を洗浄する。洗浄方法としては、例えば、ＲＣＡ洗浄を適用することができる。

ステップＳ４６では、トレンチ穴３２及びシリコン基板１０の表面を含んだ表面全体に金属の拡散を防ぐための拡散防止膜３４を形成する。拡散防止膜３４は、例えば、シリコン酸化膜とすることが好ましい。シリコン酸化膜は、熱酸化法で形成することが好ましい。拡散防止膜３４をシリコン酸化膜とした場合、拡散防止膜３４の膜厚は１００ｎｍ以下の薄い酸化膜でよい。

ステップＳ４８では、拡散防止膜３４の表面全体に導電性のコンタクト層３６を形成する。コンタクト層３６は、接触端子部８０と測定対象物の電極パッドとの接触抵抗を低減する効果を図るものである。また、コンタクト層３６は、カンチレバー部８２をめっきするという意味もある。コンタクト層３６は、例えば、金、銀、銅等の導電性の高い金属を含む材料で構成することが好適であり、金を含むことがより好適である。コンタクト層３６の膜厚は１μｍ以上５μｍ以下とすることが好適である。コンタクト層３６は、スパッタ法、蒸着法、化学気相法（ＣＶＤ）、めっき法、電鋳法で形成することができる。特に、有機金属材料を用いた化学気相法（ＣＶＤ）を適用することによって、トレンチ穴３２の内側壁や底部にもコンタクト層３６を所望の膜厚で形成することが容易となる。

ステップＳ５０では、カンチレバー部８２のパターンを形成するためのレジスト膜３８を形成する。図４及び図８に示すように、カンチレバー部８２が各トレンチ穴３２からシリコン層１４の傾斜部を上がって、シリコン層１４上に形成された補強層２２の表面上まで延伸されるようにレジスト膜３８には拡散防止膜３４が露出する開口部が設けられる。また、図８の平面図に示すように、カンチレバー部８２が複数並列に配置されるように、拡散防止膜３４の開口部が開口部の延伸方向に直交する方向に沿って複数設けられる。また、シリコン層１４上の領域にはカンチレバー部８２に続くように配線パターンが形成される。

ステップＳ５２では、図５及び図８に示すように、レジスト膜３８に設けられた開口部を埋めるように金属層４０が形成される。金属層４０は、例えば、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物等の導電性部材により構成される。金属層４０は、めっき処理等により形成することができる。

図９は、ステップＳ３６〜Ｓ５２における処理後のトレンチ穴３２の近傍領域の拡大断面図である。図９に示すように、各トレンチ穴３２には拡散防止膜３４、コンタクト層３６及び金属層４０が埋め込まれ、金属層４０の表面にコンタクト層３６がコーティングされた接触端子部８０が形成される。

ステップＳ５４では、レジスト膜３８を除去する。レジスト膜３８の除去には、市販のレジスト除去剤を用いることができる。

ステップＳ５６では、カンチレバー部８２に不要な領域のコンタクト層３６を除去する。すなわち、金属層４０をマスクとして、レジスト膜３８を除去することによって露出した領域に形成されているコンタクト層３６をエッチングで除去する。

ステップＳ５８では、カンチレバー部８２の支持部４２を形成する。支持部４２は、絶縁性材料で形成される。シリコン層１４上まで延伸するように形成されたカンチレバー部８２を構成する金属層４０の各々の少なくとも一部がシリコン層１４上の領域において露出されるように支持部４２には開口部が設けられる。ステップＳ６０以降では、この開口部に接続されるようにバンプ４６が形成される。

ステップＳ６０では、各カンチレバー部８２から信号を取り出すためのバンプ４６のコンタクトを良好にするためにコンタクト層４４を形成する。コンタクト層４４は、バンプ４６が形成される内を含む全面に形成される。コンタクト層４４は、例えば、金、銀、銅等の導電性の高い金属を含む材料で構成することが好適であり、金を含むことがより好適である。コンタクト層４４は、例えば、スパッタ法、蒸着法、化学気相法（ＣＶＤ）、めっき法、電鋳法により形成することができる。特に、有機金属材料を用いた化学気相法（ＣＶＤ）を適用することによって、支持部４２の開口部の内側壁や底部にもコンタクト層４４を所望の膜厚で形成することが容易となる。

ステップＳ６２では、バンプ４６のパターンを形成するためのレジスト膜４５を表面上に形成する。レジスト膜４５には、ステップＳ６４においてバンプ４６を埋め込み形成するための開口部が設けられる。レジスト膜４５の開口部は、ステップＳ５８において形成された支持部４２の開口部の各々に通じるように形成される。

ステップＳ６４では、バンプ４６を形成する。バンプ４６は、レジスト膜４５に設けられた開口部及び支持部４２の開口部を埋めるように形成される。バンプ４６は、例えば、金、銀、銅等の導電性の高い金属を含む材料で構成することが好適であり、金を含むことがより好適である。バンプ４６は、例えば、スパッタ法、蒸着法、化学気相法（ＣＶＤ）、めっき法、電鋳法により形成することができる。これにより、図１に示すように、各カンチレバー部８２と電気的に接続される端子部となるバンプ４６が形成される。ステップＳ６６では、レジスト膜４５を除去する。レジスト膜４５の除去には、市販のレジスト除去剤を用いることができる。

ステップＳ６８では、バンプ４６に不要な領域のコンタクト層４４を除去する。すなわち、バンプ４６をマスクとして、レジスト膜４５を除去することによって露出した領域に形成されているコンタクト層４４をエッチングで除去する。

以上の処理によって、プローブ部２００を形成することができる。次に、配線部３００の製造方法について図１０及び図１１を参照しつつ説明する。

ステップＳ８０では、シリコン基板５０の表面を洗浄する。洗浄方法としては、例えば、ＲＣＡ洗浄を適用することができる。

ステップＳ８２では、絶縁膜５２を形成する。絶縁膜５２は、ステップＳ８４以降で形成される配線の電気的な絶縁を確保するためのものであり、シリコン基板５０の表面全体に形成する。絶縁膜５２は、例えば、シリコン酸化膜とすることが好適である。シリコン酸化膜は、熱酸化法や化学気相法（ＣＶＤ）で形成することができる。

ステップＳ８４では、配線層５４を形成する。配線層５４は、配線部３００に設けられるバンプ６４を介して、測定装置からプローブ部２０へ信号を出力したり、プローブ部２０からの信号を測定装置へ伝達したりするための配線となる。配線層５４は、例えば、金、銀、銅等の導電性の高い金属を含む材料で構成することが好適であり、金を含むことがより好適である。配線層５４は、絶縁膜５２の表面全体に形成される。

ステップＳ８６では、配線形成用のレジスト膜５６を形成する。レジスト膜５６は、配線部３００の配線パターンと同様にパターンニングされる。また、レジスト膜５６は、少なくともプローブ部２００に形成したバンプ４６に対応する領域を覆うように形成される。すなわち、図１２に示すように、プローブ部２００と配線部３００とを向かい合わせたときに、プローブ部２００のバンプ４６に対応する領域が少なくとも覆われるようにレジスト膜５６を形成する。

ステップＳ８８では、レジスト膜５６を利用して、エッチング法により配線層５４をパターンニングする。すなわち、レジスト膜５６で覆われていない領域の配線層５４をエッチングにより除去する。ステップＳ９０では、レジスト膜５６が除去される。レジスト膜５６の除去には、市販のレジスト除去剤を用いることができる。

ステップＳ９２では、配線部３００の支持部５８を形成する。支持部５８は、絶縁性材料で形成され、例えば、ポリイミド等の樹脂で構成することが好適である。支持部５８は、プローブ部２００のバンプ４６に対応する領域に開口部を有するようにパターンニングされる。すなわち、図１２に示すようにプローブ部２００と配線部３００とを向かい合わせたときに、プローブ部２００のバンプ４６と配線部３００のバンプ６４とが対応する位置となるように支持部５８に開口部を設ける。また、測定装置等に接続するための電極パッドとなる領域にも開口部を有するように支持部５８をパターンニングする。

ステップＳ９４では、配線部３００に形成されるバンプ６４のコンタクトを良好にするためにコンタクト層６０を形成する。コンタクト層６０は、バンプ６４が形成される開口部内を含む全面に形成される。コンタクト層６０は、例えば、金、銀、銅等の導電性の高い金属を含む材料で構成することが好適であり、金を含むことがより好適である。コンタクト層６０は、例えば、スパッタ法、蒸着法、化学気相法（ＣＶＤ）により形成することができる。特に、有機金属材料を用いた化学気相法（ＣＶＤ）を適用することによって、支持部５８の開口部の内側壁や底部にもコンタクト層６０を所望の膜厚で形成することが容易となる。

ステップＳ９６では、バンプ６４のパターンを形成するためのレジスト膜６２を表面上に形成する。レジスト膜６２には、ステップＳ９８においてバンプ６４を埋め込み形成するための開口部が設けられる。レジスト膜６２の開口部は、ステップＳ９２において形成された支持部５８のバンプ６４に対応する開口部の各々に通じるように形成される。

ステップＳ９８では、バンプ６４を形成する。バンプ６４は、レジスト膜６２に設けられた開口部及び支持部５８のバンプ６４に対応する開口部を埋めるように形成される。バンプ６４は、例えば、金、銀、銅等の導電性の高い金属を含む材料で構成することが好適であり、金を含むことがより好適である。

ステップＳ１００では、レジスト膜６２を除去する。レジスト膜６２の除去には、市販のレジスト除去剤を用いることができる。ステップＳ１０２では、バンプ６４に不要な領域のコンタクト層６０を除去する。すなわち、バンプ６４をマスクとして、レジスト膜６２を除去することによって露出した領域に形成されているコンタクト層６０をエッチングで除去する。

以上の処理によって、配線部３００を形成することができる。上記例ではシリコンを用いているが、材料はシリコンに限定されるものではない。

次に、プローブ部２００と配線部３００とを接続することによってプローブカード１００を製造する方法について図１２〜図１４を参照しつつ説明する。

上記製造処理によりプローブ部２００及び配線部３００は図１２に示すように構成される。プローブ部２００及び配線部３００は、プローブ部２００と配線部３００とを向かい合わせたときに、プローブ部２００のバンプ４６と配線部３００のバンプ６４とが対応する位置となるように構成されている。

プローブ部２００と配線部３００とは、図１３に示すように、互いに対応し合うバンプ４６とバンプ６４とを銀ペースト等の導電性の接着部材７０で接続される。このとき、接着部材７０が完全に硬化する前にプローブ部２００と配線部３００との相対位置を微調整してアライメントを行うことが好ましい。アライメントを行った後、熱処理等により接着部材７０を硬化させてプローブ部２００と配線部３００とを完全に接着する。

次に、シリコン基板１０、シリコン酸化膜１２、シリコン層１４、エッチング保護膜１６及び拡散防止膜３４を除去してコンタクト層３６でコーティングされた金属層４０を露出させる。この金属層４０の支持部４４から突き出した部分がカンチレバー部８２となり、トレンチ穴３２に埋め込み形成されたコンタクト層３６及び金属層４０が接触端子部８０となる。エッチング処理は、エッチング方法としては、例えば、フッ化水素酸（ＨＦ），フッ化アンモニウム（ＮＨ₄Ｆ）等を用いたウエットエッチング法や反応性イオンエッチング等のドライエッチングを適用することができる。また、エッチングの前に機械的な研磨を行ってもよい。このようにして、本実施の形態におけるプローブカード１００を製造することができる。

以上のように、本実施の形態によれば、被測定対象物の微細化に応じたプローブカードの微細化を実現することできる。特に、従来のプローブカードの製造方法では困難であったプローブカードのコンタクタの幅に対する高さの比を２倍以上とすることができる。

本発明の実施の形態におけるプローブカードの構成を示す図である。 本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す平面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す平面図である。 本発明の実施の形態におけるプローブ部の製造方法を示す拡大断面図である。 本発明の実施の形態における配線部の製造方法を示す断面図である。 本発明の実施の形態における配線部の製造方法を示す断面図である。 本発明の実施の形態におけるプローブカードの製造方法を示す断面図である。 本発明の実施の形態におけるプローブカードの製造方法を示す断面図である。 本発明の実施の形態におけるプローブカードの製造方法を示す断面図である。

符号の説明

１０ シリコン基板、１２ シリコン酸化膜、１４ シリコン層、１６ エッチング保護膜、１８ レジスト膜、２０ プローブ部、２０ エッチング保護膜、２２ 補強層、２４ レジスト膜、２６ エッチング保護膜、２８ レジスト膜、３０ 穴、３２ トレンチ穴、３４ 拡散防止膜、３６ コンタクト層、３８ レジスト膜、４０ 金属層、４２ 支持部、４４ コンタクト層、４５ レジスト膜、４６ バンプ、５０ シリコン基板、５２ 絶縁膜、５４ 配線層、５６ レジスト膜、５８ 支持部、６０ コンタクト層、６２ レジスト膜、６４ バンプ、７０ 接着部材、８０ 接触端子部、８２ カンチレバー部、１００ プローブカード、２００ プローブ部、３００ 配線部。

Claims (9)

1. 支持部と、
   前記支持部に形成された導通部と、
   前記導通部に一部が電気的に接続され、前記支持部から突出するように延伸された梁部と、
   前記梁部の端部に形成された接触端子部と、を備え、
   前記接触端子部の高さは、前記接触端子部の最大幅の２倍以上であることを特徴とするコンタクタ。
2. 請求項１に記載のコンタクタであって、
   前記接触端子部の最大幅は２０μｍ以下であることを特徴とするコンタクタ。
3. 請求項１又は２に記載のコンタクタであって、
   前記梁部と前記接触端子部は、少なくとも同一の導電性金属層を含むことを特徴とするコンタクタ。
4. 請求項３に記載のコンタクタであって、
   前記導電性金属層は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物であることを特徴とするコンタクタ。
5. 支持部と、
   前記支持部に形成された複数の導通部と、
   前記支持部から突出するように延伸され、前記複数の導通部の各々に対応するように前記複数の導通部の各々に電気的に接続された複数の梁部と、
   前記複数の梁部の各々の端部に形成された接触端子部と、を備え、
   前記接触端子部の高さは、前記接触端子部の最大幅の２倍以上であることを特徴とするプローブカード。
6. 犠牲半導体層の表面上にエッチング耐性層を形成する第１の工程と、
   前記第１の工程で形成された前記エッチング耐性層をパターンニングする第２の工程と、
   前記第２の工程におけるパターンニングで前記エッチング耐性層が除去された領域の前記犠牲半導体層を反応性イオンエッチングによりエッチングする第３の工程と、
   前記第３の工程後、前記第１の工程で形成された前記エッチング耐性層を除去する第４の工程と、
   前記第４の工程後、前記犠牲半導体層の表面形状に沿って金属層を形成する第５の工程と、
   を備えることを特徴とするプローブカードの製造方法。
7. 請求項６に記載のプローブカードの製造方法であって、
   前記第３の工程におけるエッチング処理の深さは、エッチングされる領域の最大幅の２倍以上であることを特徴とするプローブカードの製造方法。
8. 請求項６又は７に記載のプローブカードの製造方法であって、
   前記第３の工程におけるエッチングされる領域の最大幅は２０μｍ以下であることを特徴とするプローブカードの製造方法。
9. 請求項６〜８のいずれか１つに記載のプローブカードの製造方法であって、
   前記第５の工程で形成される金属層は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステンのうち少なくとも１つの金属、又は、その合金、又は、その化合物であることを特徴とするプローブカードの製造方法。