KR101004855B1 - 프로브 기판 제조 방법 - Google Patents

Abstract

본 발명은 프로브 기판 제조 방법에 관한 것으로서, 본 발명의 일 실시 형태는, 내부에 형성된 도전성 비아 및 내부전극과, 상면 및 하면 중 적어도 하나의 면에 형성되며 상기 도전성 비아 및 내부전극과 전기적으로 연결된 패드를 구비하는 세라믹 소결체를 마련하는 단계와, 기판 본체와, 도전성 물질로 이루어진 탐침부를 구비하는 기판을 마련하는 단계와, 상기 세라믹 소결체의 상면 및 하면 중 상기 패드가 형성된 면을 덮도록 보호층을 형성하는 단계와, 상기 패드에 상기 탐침부를 접합시키는 단계 및 상기 기판에서 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계를 포함하는 프로브 기판 제조 방법을 제공한다.

본 발명에 따르면, 탐침을 세라믹 소결체에 접착하는 과정에서 세라믹 소결체를 보호할 수 있는 보호층을 채용함으로써 내화학성 및 내습성이 향상되며, 나아가, 세라믹 소결체와 탐침의 접착력이 향상된 프로브 기판의 제조방법을 제공할 수 있다.

세라믹 기판, LTCC, 저온 동시 소성, 프로브 기판, 탐침, 보호층, 테프론

Description

프로브 기판 제조 방법{Method for Manufacturing of Probe Board}

본 발명은 프로브 기판 제조 방법에 관한 것으로서, 보다 구체적으로, 세라믹 소결 본체부와 탐침 간의 접착력이 향상된 프로브 기판 제조 방법에 관한 것이다.

일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance board), 프로브 카드(Probe card), 척(Chuck) 및 프로버(Prober)를 구비하여, 웨이퍼(Wafer)에 제조된 칩(Chip)들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호(Signal)를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드(Pad)들로 전달하는 역할 및, 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.

도 1은 종래 프로브 카드의 일 예를 도시한 단면도이다. 도 1을 참조하면, 종래 프로브 카드(10)는 중앙부에 개구부가 형성되며 신호선이 형성된 프로브 기판(11), 프로브 기판(11)의 개구부에 결합되는 탐침고정대(12) 및, 탐침고정대(12)의 밑면에 고정되는 탐침(15)으로 구성되어 있다. 이때, 탐침(15)은 프로브 기 판(11)의 밑면 중앙부를 기준으로 밑면 양측에 마련되는 긴 직선형 침 형상으로, 그 가장자리부 측에서부터 그 중앙부 측으로 하향 경사지게 형성되어 있다.

프로브 기판(11)의 중앙부 측에 마련된 탐침(15)의 일측단(15a)은 칩의 패드에 접촉되도록 대략 수직방향으로 굴절되어 있고, 탐침(15)의 타측단(15c)은 프로브 기판(11)의 신호선에 납땜되어 있으며, 탐침(15)의 중앙부(15b)는 에폭시(Epoxy) 등에 의해 탐침고정대(12)의 밑면에 고정되어 있다. 따라서, 테스터에서 발생한 신호는 퍼포먼스 보드를 통해 프로브 기판(11)의 신호선으로 전달되고, 이 전달되는 신호는 프로브 기판(11)의 신호선에 납땜된 탐침(15)을 통해 칩의 패드들로 전달된다. 그리고, 칩의 패드들로부터 출력되는 신호는 탐침(15)과 프로브 기판(11)의 신호선 및 퍼포먼스 보드를 통해 다시 테스터로 전달된다. 이에 따라, 반도체 테스트 장치는 이와 같은 신호의 입출력에 의해 웨이퍼에 제조된 칩들의 양ㆍ불량을 선별하게 되는 것이다.

종래 이러한 프로브 기판(11)은 최근 테스트되는 칩의 사이즈가 작아지며 이에 구비되는 칩에 구비되는 패드 또한 소형화되므로 이를 테스트하기 위한 탐침도 소형화되기에 이르렀다. 그러나 프로브 기판과 탐침의 접착력이 그 기능을 수행하는 데에 문제가 없을 정도로 강하지 못하며, 특히, 탐침(15)의 크기가 작은 경우, 낮은 접착력으로 인한 문제는 더 커질 수 있다. 따라서, 당 기술 분야에서는 프로브 기판과 탐침의 접착력을 향상시킬 수 있는 방안이 요구된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 세라믹 소결체와 탐침의 접착력을 향상시킬 수 있는 프로브 기판 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,

내부에 형성된 도전성 비아 및 내부전극과, 상면 및 하면 중 적어도 하나의 면에 형성되며 상기 도전성 비아 및 내부전극과 전기적으로 연결된 패드를 구비하는 세라믹 소결체를 마련하는 단계와, 기판 본체와, 도전성 물질로 이루어진 탐침부를 구비하는 기판을 마련하는 단계와, 상기 세라믹 소결체의 상면 및 하면 중 상기 패드가 형성된 면을 덮도록 보호층을 형성하는 단계와, 상기 패드에 상기 탐침부를 접합시키는 단계 및 상기 기판에서 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계를 포함하는 프로브 기판 제조 방법을 제공한다.

이 경우, 상기 보호층을 형성하는 단계는 상기 패드의 측면을 덮도록 실행되는 것이 바람직하다. 더 나아가, 상기 보호층을 형성하는 단계는 상기 패드의 상면을 덮도록 실행될 수 있다. 또한, 상기 패드와 상기 탐침부를 전기적으로 연결되도록 접합시키는 단계는, 상기 패드와 상기 탐침부 사이에 솔더를 개재하는 단계 및 상기 솔더를 용융시킴으로써 상기 패드의 상면에 형성된 보호층을 제거하는 단계를 포함하여 구성될 수 있다.

한편, 상기 보호층은 테프론, 섬유강화 플라스틱, 폴리 염화비닐 및 우레탄으로 구성된 그룹으로부터 선택된 물질을 포함하는 것이 바람직하다. 이와 달리, 상기 보호층은 Al₂O₃, SiO₂, ZnO 및 TiO₂으로 구성된 그룹으로부터 선택된 물질을 포함할 수도 있다.

바람직하게는, 상기 보호층의 두께는 상기 패드의 두께보다 크거나 같은 것일 수 있다. 구체적인 수치를 제시하자면, 상기 보호층의 두께는 5 ~ 20㎛일 수 있다.

한편, 상기 기판 본체는 실리콘 웨이퍼인 것이 바람직하다. 이 경우, 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계는 상기 기판 본체를 습식 에칭함으로써 실행될 수 있다.

본 발명의 경우, 반드시 고온 동시 소성 세라믹 소결체를 사용하지 않더라도 프로브 기판의 제조가 가능하므로, 상기 세라믹 소결체는 저온 동시 소성 세라믹 소결체일 수 있다.

본 발명에 따르면, 탐침을 세라믹 소결체에 접착하는 과정에서 세라믹 소결체를 보호할 수 있는 보호층을 채용함으로써 내화학성 및 내습성이 향상되며, 나아가, 세라믹 소결체와 탐침의 접착력이 향상된 프로브 기판의 제조방법을 제공할 수 있다. 세라믹 소결체와 탐침의 접착력이 향상됨에 따라 누설 저항을 감소시킬 수 있으므로, 전기적 특성이 향상되고, 임피턴스 매칭에 대한 설계 등을 쉽게 구현할 수 있다. 또한, 본 발명의 경우, 반드시 고온 동시 소성 세라믹 소결체를 사용하지 않더라도 프로브 기판의 제조가 가능하므로, 저온 동시 소성 세라믹 소결체를 이용할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2a 내지 도 2e는 본 발명의 일 실시 형태에 따른 프로브 기판 제조방법을 설명하기 위한 공정별 단면도를 나타낸다.

우선, 도 2a에 도시된 바와 같이, 상면에는 패드(120)가 형성되고, 내부에는 도전성 비아(V) 및 내부전극(110)이 형성된 세라믹 소결체(130)를 마련한다. 상기 패드(120)는 Ag, Al 등의 도전성 물질로 이루어지며, 후술할 바와 같이, 프로브 팁에 해당하는 탐침부와의 접합 영역으로 제공된다. 다만, 이러한 기능 외에도 상기 패드(120)는 외부전극으로 기능 할 수도 있다. 상기 도전성 비아(V) 및 내부전극(110)은 세라믹 소결체(130) 내부에서의 전기 도통 구조로서 상기 패드(120)와 전기적으로 연결되며, Ag, Cu, Ni 등의 페이스트를 소성 하여 형성될 수 있다.

본 발명에서 필수적인 사항은 아니나, 상기 세라믹 소결체(130)는 그 내부에 저항, 인덕턴스, 콘덴서 등의 수동소자(160)를 더 구비할 수도 있다. 또한, 본 실시 형태에서는, 세라믹 소결체(130)의 상면에만 패드(120) 형성된 것을 설명하였으나, 세라믹 소결체(130)의 하면에도 패드가 형성될 수 있으며, 후술할 공정에서 채용되는 보호층 역시 상기 상면 및 하면 중 적어도 하나의 면에 형성될 수 있다.

한편, 본 실시 형태의 경우, 상기 세라믹 소결체(130)는 저온 동시 소성 세라믹(이하, LTCC) 소결체일 수 있다. 이를 위해, 닥터 블레이드 공정과 같은 당해 기술 분야에서 공지된 방법으로 세라믹 그린 시트를 마련한 후, 상기 세라믹 그린 시트에 도전성 비아, 내부전극을 적절히 형성한 후 이들을 적층 하여 세라믹 적층체를 형성한다. 이후 세라믹 적층체를 약 700 ~ 900℃에서 소성 하여 세라믹 소결 체(130)를 얻을 수 있다.

프로브 기판으로 제공되는 세라믹 소결체의 경우, 탐침부와의 접합 과정에서 강산이나 강염기 등에 의해 화학적으로 영향을 받을 수 있으며, 이를 방지하기 위해 고온 동시 소성 세라믹(이하, HTCC) 소결체를 사용함이 일반적이지만, 본 실시 형태에서는 후술할 바와 같이 보호층을 채용함으로써 LTCC 소결체를 사용할 수 있다. 즉, HTCC의 경우 약 1500 ~ 1700℃에서 소성이 진행되어, 도전성 물질로서 W, Mo 등을 사용함으로써 높은 공정 비용을 초래하며, 대면적의 정밀 패턴에 대한 치수 정밀도를 구현하기 어려운 문제가 있으므로, 본 실시 형태에서는, LTCC 공정을 적용하여 이러한 문제를 해결함과 동시에 프로브 기판에 채용하는 경우에도 세라믹 소결체의 화학적 피해를 최소화할 수 있는 것이다.

다음으로, 도 2b에 도시된 바와 같이, 상기 세라믹 소결체(130)의 상면을 덮도록 보호층(140)을 형성한다. 상기 보호층(140)은 탐침부를 패드(120)에 접합하는 과정에서 사용되는 강산이나 강염기로부터 세라믹 소결체(130)를 보호하기 위하여 채용된 것이다. 이를 위해, 상기 보호층(140)은 테프론, 섬유강화 플라스틱, 폴리 염화비닐, 우레탄 등의 물질로 이루어질 수 있다. 여기서 테프론은 PTFE(테트라플로로에틸렌수지)를 말하며, 내화학성과 부식성, 내습성 등이 우수하여 보호층(140)으로 사용하기 적합하다.

상기와 같은 고분자 재료 외에도, 상기 보호층(140)은 세라믹 재료로 이루어질 수도 있다. 즉, 상기 보호층(140)은 Al₂O₃, SiO₂, ZnO, TiO₂ 등을 포함하는 세라믹층으로서 적절한 압력과 온도를 가하여 상기 세라믹 소결체(130)에 접착하여 형성될 수 있다. 다만, 따로 도시하지는 않았으나, 보호층(140)이 세라믹 재료로 이루어지는 경우에는 세라믹 소결체(130)에 접착하는 방법 외에도 소성 전부터 세라믹 적층체의 상면에 형성되어 세라믹 적층체와 함께 소성 됨으로써 형성될 수도 있을 것이다.

한편, 세라믹 소결체(130)의 보호 기능을 수행하기 위하여 상기 보호층(140)의 두께(d)는 상기 패드(120)의 두께보다 크거나 같은 것이 바람직하며, 상기 패드(120)의 일반적인 두께를 고려하였을 때, 예를 들어, 5 ~ 20㎛ 정도의 두께를 갖는 것이 바람직하다. 도 2b와 같이, 본 실시 형태의 경우는 보호층(140)과 패드(120)가 서로 같은 두께를 갖도록 설정되었으며, 패드(120)의 상면은 탐침부와의 접착을 위해 개방된다.

이어서, 도 2c에 도시된 바와 같이, 내부에 탐침부(220)를 구비하는 기판(200)을 마련한다. 상기 기판(200)은 탐침부(220)를 제외한 나머지 부분인 기판 본체(210)가 실리콘을 포함하는 물질로 이루어짐이 바람직하다. 즉, 도 2c에 도시된 기판(200)은 실리콘 웨이퍼 내부에 Ag, Ni 등으로 이루어진 탐침부(220)가 포함 된 구조로 이해할 수 있다. 탐침부(220)를 구비하는 기판(200)은 당해 기술 분야에서 공지된 방법, 예컨대, MEMS(Micro Electro Mechanical System) 공정으로 만들 수 있다. 즉, 실리콘 웨이퍼를 원하는 모양을 갖도록 적절히 식각한 후 도전성 물질을 충진함으로써 탐침부를 형성할 수 있다.

한편, 도 2c에서는 탐침부(220)가 기판(200) 내부에만 형성된 구조를 도시하였으나, 경우에 따라, 상기 탐침부(220)의 일부는 기판(200)의 외부에 형성될 수 있다. 또한, 탐침부(220)를 구비하는 기판(200)의 마련을 도 2b에 이어 보호층의 형성 후에 실행하는 것처럼 설명하였으나, 상기 기판(200)은 후술할 접합 공정 전이라면 세라믹 소결체의 마련과 관계없이 언제든지 마련될 수 있다.

다음으로, 도 2d에 도시된 바와 같이, 상기 기판(200)과 상기 세라믹 소결체(120)를 접합한다. 이 경우, 상기 패드(120)에 상기 탐침부(220)가 접합시켜 하여 양자를 전기적으로 연결하며, 이에 따라, 세라믹 소결체(130), 즉, LTCC 기판에 프로브 팁(탐침부)이 부착된 구조를 얻을 수 있다. 본 단계의 경우, 도전성 물질, 주로, Ag 등의 금속으로 이루어진 구조를 서로 전기적 연결할 수 있는 어떠한 방법도 사용될 수 있으며, 상기 탐침부(220)와 상기 패드(120) 사이에 Au/Sn 등의 공융 물질로 이루어진 솔더를 개재한 후 이를 용융시키는 방법을 예로 들 수 있다.

다음으로, 도 2e에 도시된 바와 같이, 기판 본체(210)를 제거하여 탐침 부(220)를 외부로 노출시켜 프로브 기판의 전체 구조를 완성한다. 기판 본체(210)의 경우, 상술한 바와 같이, 실리콘 웨이퍼일 수 있으며, HF, HCl 등의 강산이나 KOH, TMAH(tri Methyl Ammonium Anhydroxide) 등의 강염기를 사용하여 제거할 수 있다. 이와 같이, 기판 본체(210)를 제거하기 위해서는 강산이나 강염기의 사용이 요구되며, 이러한 물질이 세라믹 소결체(130)의 내부, 특히, 내부전극(110)이나 도전성 비아(V)에 도달하는 경우에는 프로브 기판의 물리적·전기적 특성이 크게 저하될 수 있다. 이를 막기 위해, 강산이나 강염기에 거의 반응하지 않거나 이들이 세라믹 소결체(130) 내부까지 도달하지 못할 정도의 두께를 갖는 보호층(140)을 형성한 것이다.

도 3a 및 도 3b를 참조하여, 본 발명의 다른 실시 형태에서 채용될 수 있는 보호층의 형태를 설명한다. 도 3a 및 도 3b는 각각 본 발명의 다른 실시 형태에 따른 보호층의 구조를 나타내는 단면도이다. 보호층 외의 다른 구조는 도 2에서 설명한 것과 동일하므로, 이에 대한 설명은 생략한다.

우선, 도 3a의 경우, 보호층(140`)이 패드(120)의 상면까지 덮도록 형성된다. 이와 같이 보호층(140`)이 덮는 면적이 패드(120)의 상면까지 확대될 경우, 강산 및 강염기에 의한 화학적 피해 방지 효과가 더욱 향상될 수 있다. 특히, 본 실시 형태에서는 상기 패드(120)의 피해와 상기 패드(120) 및 세라믹 소결체(130)의 틈새를 통하여 침투하는 화학 물질의 양을 최소화할 수 있다. 도 4는 도 3a의 실 시 형태에서 채용된 보호층이 제거되면서 탐침부와 패드가 전기적으로 접합 되는 모습을 나타내는 단면도이다. 도 4에 도시된 바와 같이, 상기 보호층(140`)의 상면 중 상기 패드(120) 상부에 해당하는 영역에 Au/Sn 등의 솔더(410)를 개재한 후 이를 용융시킨다. 이에 따라, 상기 보호층(140`)의 일부가 제거되면서 상기 탐침부(220)와 패드(120)가 접합 될 수 있다. 이 경우, 솔더(410) 용융과 함께 보호층(140`)이 제거되기 위해서는 상기 보호층(140`)은 고분자 물질로 이루어짐이 바람직하다.

다음으로, 도 3b에 도시된 실시 형태의 경우, 도 3a의 경우와 달리, 보호층(140``)이 패드(120) 영역에서 볼록하지 않고, 전체 영역에서 평면 형상을 갖는다. 이를 위해 보호층(140``)의 두께가 보다 증가 되어 탐침부(220)와 패드(120)의 접합을 위해 소요되는 시간이 길어질 수 있으나, 화학 물질에 의한 침투 가능성은 더욱 낮아질 수 있다.

본 발명자는 본 발명의 우수한 효과를 보이기 위한 실험을 수행하였으며, 이하에서는, 종래기술과 본 발명에 의해 제조된 프로브 카드를 비교하여 설명한다.

도 5a 및 도 5b는 각각 종래 기술과 본 발명에서 탐침부와 패드의 접합 후 세라믹 소결체의 표면을 SEM 이미지이다. 탐침부와 패드의 접합 과정에서 기판 본체의 제거를 위하여 KOH 45wt% 용액을 사용하였으며, 공정 온도는 85℃로 하였다. 도 5a와 도 5b를 서로 비교하면, 종래 기술의 경우 KOH 용액에 의해 세라믹 소결체가 화학적으로 변화된 부분이 본 발명에 비하여 현저하게 많은 것을 볼 수 있다. 본 발명에 경우, 세라믹 소결체의 표면이 균일한 것을 볼 수 있었으며, 이는 보호층에 의해 내화학성이 크게 향상된 것으로 이해할 수 있다.

도 6a 및 도 6b는 각각 보호층을 형성하지 않은 경우와 형성한 경우 패드의 도금 상태를 나타내는 광학 이미지이다. 본 실험의 경우, 탐침부를 접합하여 프로브 기판을 만드는 것과 별도로 패드에 Ni/Au 도금을 하여 도금 과정에서 사용되는 강산이나 강염기에 의한 영향을 살펴본 것이다. 도 5a에 도시된 광학 사진을 보면, 도금 패턴에서 번진 부분을 많이 찾아볼 수 있다. 이와 달리, 보호층을 형성한 도 5b의 광학 사진을 보면, 도금 패턴의 번짐이 거의 없으며, 보호층이 없는 경우에 비하여 도금 특성이 크게 향상됨을 알 수 있다.

한편, 도 5a 및 도 5b에서 도금층들의 두께를 살펴본 결과, 보호층을 형성하지 않은 경우에는 Ni/Au 도금층에서 Ni층이 6.47㎛이며, Au층이 0.78㎛였다. 이와 비교하여, 보호층을 형성한 경우에는 Ni층이 7.28㎛이며, Au층이 0.96㎛인 것으로 조사되었다. 이는 보호층에 의한 내화학성 향상의 또 다른 예로 이해할 수 있다. 마지막 실험으로, 상기 조건에 따라 세라믹 소결체와 패드의 고착 강도를 조사하였다. 보호층을 형성하지 않은 경우, 세라믹 소결체와 패드의 박리가 일어나는 전단 응력이 약 26N/㎟이며, 보호층을 형성한 경우에는 약 30N/㎟로 조사되어, 보호층의 채용을 통한 세라믹 소결체와 패드 간의 고착 강도 향상을 확인할 수 있었다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 1은 종래 프로브 카드의 일 예를 도시한 단면도이다.

도 2a 내지 도 2e는 본 발명의 일 실시 형태에 따른 프로브 기판 제조방법을 설명하기 위한 공정별 단면도를 나타낸다.

도 3a 및 도 3b는 각각 본 발명의 다른 실시 형태에 따른 보호층의 구조를 나타내는 단면도이다.

도 4는 도 3a의 실시 형태에서 채용된 보호층이 제거되면서 탐침부와 패드가 전기적으로 접합 되는 모습을 나타내는 단면도이다.

도 5a 및 도 5b는 각각 종래 기술과 본 발명에서 탐침부와 패드의 접합 후 세라믹 소결체의 표면을 SEM 이미지이다.

도 6a 및 도 6b는 각각 보호층을 형성하지 않은 경우와 형성한 경우 패드의 도금 상태를 나타내는 광학 이미지이다.

<도면의 주요부분에 대한 부호의 설명>

110: 내부전극 120: 패드

130: 세라믹 소결체 140, 140`, 140``: 보호충

160: 수동소자 210: 기판 본체

220: 탐침부 410: 솔더

V: 도전성 비아

Claims (11)

1. 내부에 형성된 도전성 비아 및 내부전극과, 상면 및 하면 중 적어도 하나의 면에 형성되며 상기 도전성 비아 및 내부전극과 전기적으로 연결된 패드를 구비하는 세라믹 소결체를 마련하는 단계;

   기판 본체와, 도전성 물질로 이루어진 탐침부를 구비하는 기판을 마련하는 단계;

   상기 기판 본체의 제거시 상기 세라믹 소결체를 보호하기 위하여 상기 세라믹 소결체의 상면 및 하면 중 상기 패드가 형성된 면에 상기 패드의 상면을 덮도록 보호층을 형성하고, 상기 보호층의 상면 중 상기 패드의 상부에 해당하는 영역에 솔더를 개재하는 단계;

   상기 패드와 상기 탐침부를 접합시키는 단계;

   상기 솔더를 용융시킴으로써, 상기 패드의 상면에 형성된 보호층을 제거하여 상기 패드와 상기 탐침부를 전기적으로 연결되도록 접합시키는 단계; 및

   상기 기판에서 상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계;

   를 포함하는 프로브 기판 제조 방법.
2. 제1항에 있어서,

   상기 보호층을 형성하는 단계는 상기 패드의 측면을 덮도록 실행되는 것을 특징으로 하는 프로브 기판 제조 방법.
3. 삭제
4. 삭제
5. 제1항에 있어서,

   상기 보호층은 테프론, 섬유강화 플라스틱, 폴리 염화비닐 및 우레탄으로 구성된 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 프로브 기판 제조 방법.
6. 제1항에 있어서,

   상기 보호층은 Al₂O₃, SiO₂, ZnO 및 TiO₂으로 구성된 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 프로브 기판 제조 방법.
7. 제1항에 있어서,

   상기 보호층의 두께는 상기 패드의 두께보다 크거나 같은 것을 특징으로 하 는 프로브 기판 제조 방법.
8. 제1항에 있어서,

   상기 보호층의 두께는 5 ~ 20㎛인 것을 특징으로 하는 프로브 기판 제조 방법.
9. 제1항에 있어서,

   상기 기판 본체는 실리콘 웨이퍼인 것을 특징으로 하는 프로브 기판 제조 방법.
10. 제1항에 있어서,

    상기 기판 본체를 제거하여 상기 탐침부를 외부로 노출시키는 단계는 상기 기판 본체를 습식 에칭함으로써 실행되는 것을 특징으로 하는 프로브 기판 제조 방법.
11. 제1항에 있어서,

    상기 세라믹 소결체는 저온 동시 소성 세라믹 소결체인 것을 특징으로 하는 프로브 기판 제조 방법.

Images