KR100992269B1 - 도금층 형성 방법 - Google Patents

도금층 형성 방법 Download PDF

Info

Publication number
KR100992269B1
KR100992269B1 KR1020080051807A KR20080051807A KR100992269B1 KR 100992269 B1 KR100992269 B1 KR 100992269B1 KR 1020080051807 A KR1020080051807 A KR 1020080051807A KR 20080051807 A KR20080051807 A KR 20080051807A KR 100992269 B1 KR100992269 B1 KR 100992269B1
Authority
KR
South Korea
Prior art keywords
layer
plating
forming
plating layer
substrate
Prior art date
Application number
KR1020080051807A
Other languages
English (en)
Other versions
KR20090125611A (ko
Inventor
김용석
오용수
장병규
유원희
박성열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080051807A priority Critical patent/KR100992269B1/ko
Priority to JP2008244535A priority patent/JP2009293119A/ja
Priority to US12/243,067 priority patent/US20090294297A1/en
Publication of KR20090125611A publication Critical patent/KR20090125611A/ko
Application granted granted Critical
Publication of KR100992269B1 publication Critical patent/KR100992269B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0076—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명은 도금층 형성 방법에 관한 것으로서, 본 발명의 일 실시 형태는, 기판 상에 시드층을 형성하는 단계와, 상기 시드층 상에 열가소성 수지로 이루어지며 오픈 영역을 구비하는 패턴층을 형성하는 단계와, 상기 오픈 영역을 통하여 상기 시드층 상에 도금층을 형성하는 단계; 및 상기 패턴층에 열을 가하여 상기 패턴층을 제거하는 단계를 포함하는 도금층 형성 방법을 제공한다.
본 발명에 따르면, 충분한 도금 두께를 확보하면서 도금 과정에서 기판, 특히, 세라믹 기판에 생길 수 있는 화학적 피해를 최소화할 수 있는 도금층을 얻을 수 있다. 또한, 본 발명에 따른 도금층 형성 방법에 의해 형성된 도금층은 종래에 비하여 그 두께가 균일할 수 있다.
도금, 전해, 세라믹, 폴리머, 패턴, 열가소성

Description

도금층 형성 방법{Forming method for plating layer}
본 발명은 도금층 형성 방법에 관한 것으로서, 보다 구체적으로, 충분한 도금 두께를 확보하면서 도금 과정에서 기판, 특히, 세라믹 기판에 생길 수 있는 화학적 피해를 최소화할 수 있는 도금층 형성 방법에 관한 것이다.
일반적으로, 다층 세라믹 기판은 반도체 IC 칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 보다 구체적으로, 상기 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.
이러한 다층 세라믹 기판의 외부전극은 세라믹 소결체 표면에 인쇄된 금속 패턴 상에 Ni/Au 도금층을 각각 무전해/전해 도금 공정을 통하여 형성하는 것이 일반적이다. 그러나, 이러한 방식에 의해 형성된 외부전극의 경우, 상기 Ni/Au 도금층의 두께가 충분치 못하며, 기판 전체에 균일한 전류의 공급이 쉽지 않은 관계로 도금층의 두께 균일도가 높지 않다. 이에 따라, 상기 외부전극에 프로브 팁 등을 접합시킬 경우, 접합력이 떨어지며 전기 저항은 높아지게 된다. 또한, 도금 과정에서 도금액이 세라믹 기판 내부에 침투하는 경우 세라믹 기판의 탈색 및 침식을 가져오며, 이는 강도의 저하로 이어진다.
이러한 문제들은 다층 세라믹 기판의 신뢰성을 저하를 가져오는바, 당 기술 분야에서는 도금층이 균일한 두께를 가지면서도 두께를 충분히 확보할 수 있는 방안이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 충분한 도금 두께를 확보하면서 도금 과정에서 기판, 특히, 세라믹 기판에 생길 수 있는 화학적 피해를 최소화할 수 있는 도금층 형성 방법을 제공하는 데에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
기판 상에 시드층을 형성하는 단계와, 상기 시드층 상에 열가소성 수지로 이루어지며 오픈 영역을 구비하는 패턴층을 형성하는 단계와, 상기 오픈 영역을 통하여 상기 시드층 상에 도금층을 형성하는 단계 및 상기 패턴층을 제거하는 단계를 포함하는 도금층 형성 방법을 제공한다.
이 경우, 상기 패턴층은 폴리에틸렌(Poly Ethylene), 폴리비닐덴수지(Poly Vinylidene Fluoride, PVDF), LCP(Liquid Crystal Polymer) 및 그 조합으로 구성된 그룹으로부터 선택된 하나의 물질로 이루어질 수 있다. 상기 도금층의 두께가 충분한 수준이 되도록 상기 패턴층의 두께는 20 ~30㎛인 것이 바람직하다.
바람직하게는, 상기 패턴층을 제거하는 단계는 상기 패턴층에 열을 가하여 실행될 수 있다. 이 경우, 구체적인 공정 조건으로서, 상기 패턴층을 제거하는 단계는 상기 패턴층을 200 ~ 300℃의 온도에서 2 ~ 3 시간 동안 가열하여 실행될 수 있다.
상기 시드층은 Ti, Cr, ZnO 및 그 조합으로 구성된 그룹으로부터 선택된 하나의 물질로 이루어진 제1층 및 상기 제1층 상에 형성되며 Cu를 포함하는 제2층을 구비하는 구조일 수 있다. 이 경우, 상기 제1층의 두께는 0.05 ~ 0.3㎛일 수 있으며, 상기 제2층의 두께는 0.3 ~ 1㎛일 수 있다.
바람직하게는, 상기 시드층을 형성하는 단계는 스퍼터링 또는 전자빔 증착 공정에 의해 실행될 수 있다.
본 발명에서 상기 도금층을 형성하는 방법이 특별히 제한될 필요는 없으나, 상기 도금층을 형성하는 단계는 전해 도금 방식으로 실행되는 것이 바람직하다.
이 경우, 상기 기판 상에 시드층을 형성하는 단계는 상기 기판 상면 전체 영역에 시드층을 형성하는 단계일 수 있다.
바람직하게는, 상기 도금층을 형성하는 단계는 Cu층, Ni층 및 Au층을 순차적으로 형성하는 단계일 수 있다.
또한, 상기 기판은 그 내부에 상기 도금층과 전기적으로 연결된 내부전극 및 도전성 비아를 구비하는 세라믹 기판인 것이 바람직하다.
본 발명에 따르면, 충분한 도금 두께를 확보하면서 도금 과정에서 기판, 특히, 세라믹 기판에 생길 수 있는 화학적 피해를 최소화할 수 있는 도금층을 얻을 수 있다. 또한, 본 발명에 따른 도금층 형성 방법에 의해 형성된 도금층은 종래에 비하여 그 두께가 균일할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1a 내지 1d는 본 발명의 일 실시 형태에 따른 도금층 형성 방법을 설명하기 위한 공정별 단면도를 나타낸다.
우선, 도 1a에 도시된 바와 같이, 기판(101)을 마련하여 상기 기판(101) 상면에 시드층(102)을 형성한다. 상기 기판(101)은 그 내부에 형성된 도전성 비아 및 내부전극을 구비할 수 있으며, 특히, 저온 또는 고온 동시 소성 세라믹과 같은 세라믹 기판이 채용될 수 있으나, 본 발명은 이에 제한되지 않고, 외부전극으로서 도 금층이 필요한 어떠한 기판도 사용될 수 있다. 상기 시드층(102)은 후술할 공정에 의해 형성되는 도금층을 위한 시드로서 기능 하며, 본 실시 형태의 경우, 스크린 인쇄법이 아닌 소결된 기판(101)의 상면 전체에 스퍼터링 또는 전자빔 증착 공정을 이용하여 형성될 수 있다. 이와 같이, 상기 시드층(102)은 상기 기판(101)의 상면 전체에 박막 형태로 형성되며, 이에 따라, 후술할 바와 같이, 도금층을 전해 도금 방식으로 용이하게 형성할 수 있다.
도 2는 도 1에 도시된 시드층을 보다 상세히 나타낸 단면도이다. 도 2를 참조하면 상기 시드층(102)은 2층 구조로서 제1층은 Ti를 포함하여 이루어지는 Ti층(102a)이며, 제2층은 Cu를 포함하여 이루어지는 Cu층(102b)이다. 이 경우, 상기 Ti층(102a)은 세라믹 등으로 이루어진 기판(101)과 도금층과의 밀착력 향상을 위한 것으로 그 두께(ta)는 약 0.05 ~ 0.3㎛으로 채용할 수 있다. 다만, 실시 형태에 따라서는 제1층으로서 Ti외에 Cr이나 ZnO를 사용할 수 있으며, 상기 물질들을 서로 혼합하여 사용할 수도 있다. 상기 Cu층(102b)은 실질적인 시드로서 기능하며, 이러한 시드 기능을 고려하였을 때, 그 두께(tb)는 약 0.3 ~ 1.0㎛으로 채용할 수 있다. 한편, 따로 도시하지는 않았으나, 상기 시드층(102)과 기판(101) 사이에는 Ag 등으로 이루어진 금속패드층이 더 포함될 수도 있다.
다음으로, 도 1b에 도시된 바와 같이, 상기 시드층(102) 상에 패턴층(103)을 형성한다. 이 경우, 상기 패턴층(103)의 오픈 영역(O)은 도금층의 형성을 위한 영 역으로 제공된다. 특히, 본 실시 형태에서, 상기 패턴층(103)은 열에 의해 제거될 수 있도록 열가소성 수지로 이루어진다. 이에 따라, 후술할 바와 같이, 도금층을 형성한 후에 상기 패턴층(103)은 손쉽게 제거될 수 있으며, 제거 과정에서 기판(101), 도금층 등에 미치는 손상을 최소화할 수 있다. 상기 패턴층(103)으로 사용할 수 있는 물질로는 폴리에틸렌(Poly Ethylene), 폴리비닐덴수지(Poly Vinylidene Fluoride, PVDF), LCP(Liquid Crystal Polymer) 등을 예로 들 수 있다.
상기 패턴층(103)의 두께(t1)는 얻고자하는 도금층의 두께를 고려하여 정할 수 있으며, 본 실시 형태에서는 전해 도금에 의해 두꺼운 도금층을 얻는 것을 목적으로 하는바, 이를 고려하였을 때, 상기 두께(t1)는 20 ~ 30㎛의 범위를 갖는 것이 바람직하다. 한편, 상기 패턴층(103)은 열가소성 수지로 이루어진 패턴을 형성하기 위한 다양한 방법, 예컨대, 마스크 공정 후 스핀 코팅하는 방법 등을 이용하여 형성될 수 있다.
다음으로, 도 1c에 도시된 바와 같이, 상기 오픈 영역(O)을 통하여 상기 시드층(102) 상에 도금층(104)을 형성한다. 구체적으로 도시하지는 않았으나, 본 도금 공정은 시드층(102) 및 패턴층(103)이 형성되어 있는 기판(101)을 도금액이 담겨있는 도금조에 담근 후 전기 화학 반응을 일으키는 전해 도금 방식에 의해 실행될 수 있다. 전해 도금 방식이 가능한 것은 상술한 바와 같이, 상기 기판(101)의 전면에 박막 형태로 시드층(102)이 형성되어 있기 때문으로 이해할 수 있다. 이와 같이, 본 실시 형태에서는 패턴층(103)들의 사이 공간을 통하여 전해 도금 방식으로 도금층(104)을 두껍게 형성할 수 있으며, 상기 기판(101)과 도금층(104)의 접착력도 우수하게 된다. 이 경우, 상기 도금층(104)은 시드층(102)의 구성 물질에 따라 달라지기는 하나, Cu/Ni/Au의 3층 구조를 갖도록 형성될 수 있다.
다음으로, 도 1d에 도시된 바와 같이, 기판(101)으로부터 상기 패턴층(103)을 제거한다. 상술한 바와 같이, 상기 패턴층(103)은 폴리 에틸렌 등의 열가소성 수지로 이루어지며, 적절한 가열 공정에 의해 용이하게 제거된다. 이 경우, 바람직한 가열 공정 조건으로서, 가열 온도는 300 ~ 400℃이며, 가열 시간은 2 ~ 3 시간 정도면 상기 패턴층(103)을 제거할 수 있다. 또한, 상기 가열 공정은 상기 도금층(104)의 피해가 최소화되도록 상기 도금층(104)을 세라믹 기판 등으로 가린 상태로 실행될 수 있다.
상술한 바와 같이, 상기 패턴층(103)은 화학적 방법이 아닌 열에 의해 손쉽게 제거될 수 있으므로, 상기 도금층(104), 기판(101) 등은 화학적 피해를 입지 않는다. 만약, 상기 패턴층(103)을 감광성 물질로 형성한 경우라면 이를 제거하기 위해서는 강산 또는 강염기의 사용이 요구되며, 이에 의해 상기 도금층(104), 기판(101) 등은 화학적 손상을 입을 수 있으나, 본 실시 형태의 경우에는 이러한 피해를 거의 입지 않을 수 있는 것이다. 따라서, 도금층(104)과 기판(101)의 접착력이 향상되며, 또 다른 전기적 소자를 상기 도금층(104)과 접합하는 경우의 접착력 도 향상될 수 있다.
한편, 본 발명의 다른 실시 형태에서는 도 3에 도시된 바와 같이, 시드층(102)을 일부 제거하여 도금층(104)의 형상과 같도록 함으로써 원하는 전극 구조를 얻을 수 있다. 도 3은 도 1의 실시 형태에서 바람직하게 추가될 수 있는 공정을 나타낸 것이다. 이 경우, 상기 시드층(102)은 적절한 마스크를 사용하여 당해 기술분야에서 공지된 공정에 의해 제거될 수 있다.
본 발명자는 본 발명의 우수한 효과를 보이기 위한 실험을 수행하였으며, 이하에서는, 종래기술과 본 발명에 의해 형성된 도금층을 비교하여 설명한다.
우선, 열가소성 패턴을 사용하지 않고 Cu/Ni/Au 3층 구조의 도금층을 형성한 종래 기술과, 본 발명에 의해 형성된 Cu/Ni/Au 3층 구조의 도금층을 비교하였다. 이 경우, 종래 기술에서는 Ni를 무전해 도금으로 Au를 전해 도금으로 형성하였으며, 본 발명에서는 모두 전해 도금을 이용하였다. 종래 기술과 본 발명에 따라 형성된 도금층의 두께를 비교한 결과, 종래 기술의 경우, 평균적으로 Cu층, Ni층, Au층이 각각 3.2㎛, 6.4㎛, 0.69㎛를 얻었으며, 본 발명의 경우, 평균적으로 Cu층, Ni층, Au층이 각각 8.2㎛, 4.1㎛, 2.1㎛를 얻었다. 이와 같이, 본 발명에 의한 도금층은 종래 기술에 비하여 두껍게 형성될 수 있으며, 나아가, 두께의 균일성도 높았다.
다음으로, 종래 기술과 본 발명의 고착 강도를 비교한 결과, 본 발명에 따라 도금층을 형성하고 이를 프로브 팁 등과 접합시킬 경우 고착 강도가 크게 향상됨을 확인할 수 있었다. 즉, 종래 기술의 경우, 도금층 및 이와 접착된 프로브 팁을 분리하기까지 필요한 전단 응력이 평균적으로 약 36N/㎟ 였으며, 본 발명은 이보다 2배 이상 높은 82N/㎟였다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1a 내지 1d는 본 발명의 일 실시 형태에 따른 도금층 형성 방법을 설명하기 위한 공정별 단면도를 나타낸다.
도 2는 도 1에 도시된 시드층을 보다 상세히 나타낸 것이다.
도 3은 도 1의 실시 형태에서 바람직하게 추가될 수 있는 공정을 나타낸 것이다.
<도면의 주요부분에 대한 부호의 설명>
101: 기판 102: 시드층
103: 패턴층 104: 도금층
160: 수동소자 102a: Ti층
102b: Cu층

Claims (13)

  1. 기판 상에 시드층을 형성하는 단계;
    상기 시드층 상에 열가소성 수지로 이루어지며 오픈 영역을 구비하는 패턴층을 형성하는 단계;
    상기 오픈 영역을 통하여 상기 시드층 상에 도금층을 형성하는 단계; 및
    상기 패턴층에 열을 가하여 상기 패턴층을 제거하는 단계;
    를 포함하는 도금층 형성 방법.
  2. 제1항에 있어서,
    상기 패턴층은 폴리에틸렌(Poly Ethylene), 폴리비닐덴수지(Poly Vinylidene Fluoride, PVDF), LCP(Liquid Crystal Polymer) 및 그 조합으로 구성된 그룹으로부터 선택된 하나의 물질로 이루어진 것을 특징으로 하는 도금층 형성 방법.
  3. 제1항에 있어서,
    상기 패턴층의 두께는 20 ~30㎛인 것을 특징으로 하는 도금층 형성 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 패턴층을 제거하는 단계는 상기 패턴층을 200 ~ 300℃의 온도에서 2 ~ 3 시간 동안 가열하여 실행되는 것을 특징으로 하는 도금층 형성 방법.
  6. 제1항에 있어서,
    상기 시드층은 Ti, Cr, ZnO 및 그 조합으로 구성된 그룹으로부터 선택된 하나의 물질로 이루어진 제1층 및 상기 제1층 상에 형성되며 Cu를 포함하는 제2층을 구비하는 것을 특징으로 하는 도금층 형성 방법.
  7. 제6항에 있어서,
    상기 제1층의 두께는 0.05 ~ 0.3㎛인 것을 특징으로 하는 도금층 형성 방법.
  8. 제6항에 있어서,
    상기 제2층의 두께는 0.3 ~ 1㎛인 것을 특징으로 하는 도금층 형성 방법.
  9. 제1항에 있어서,
    상기 시드층을 형성하는 단계는 스퍼터링 또는 전자빔 증착 공정에 의해 실행되는 것을 특징으로 하는 도금층 형성 방법.
  10. 제1항에 있어서,
    상기 도금층을 형성하는 단계는 전해 도금 방식으로 실행되는 것을 특징으로 하는 도금층 형성 방법.
  11. 제1항에 있어서,
    상기 기판 상에 시드층을 형성하는 단계는 상기 기판 상면 전체 영역에 시드층을 형성하는 단계인 것을 특징으로 하는 도금층 형성 방법.
  12. 제1항에 있어서,
    상기 도금층을 형성하는 단계는 Cu층, Ni층 및 Au층을 순차적으로 형성하는 단계인 것을 특징으로 하는 도금층 형성 방법.
  13. 제1항에 있어서,
    상기 기판은 그 내부에 상기 도금층과 전기적으로 연결된 내부전극 및 도전성 비아를 구비하는 세라믹 기판인 것을 특징으로 하는 도금층 형성 방법.
KR1020080051807A 2008-06-02 2008-06-02 도금층 형성 방법 KR100992269B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080051807A KR100992269B1 (ko) 2008-06-02 2008-06-02 도금층 형성 방법
JP2008244535A JP2009293119A (ja) 2008-06-02 2008-09-24 メッキ層の形成方法
US12/243,067 US20090294297A1 (en) 2008-06-02 2008-10-01 Method of forming plating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051807A KR100992269B1 (ko) 2008-06-02 2008-06-02 도금층 형성 방법

Publications (2)

Publication Number Publication Date
KR20090125611A KR20090125611A (ko) 2009-12-07
KR100992269B1 true KR100992269B1 (ko) 2010-11-05

Family

ID=41378424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051807A KR100992269B1 (ko) 2008-06-02 2008-06-02 도금층 형성 방법

Country Status (3)

Country Link
US (1) US20090294297A1 (ko)
JP (1) JP2009293119A (ko)
KR (1) KR100992269B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764144B1 (ko) * 2015-10-06 2017-08-03 주식회사 에스에프에이반도체 재배선층을 이용한 반도체 패키지 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471386B1 (ko) * 2012-12-21 2014-12-11 포항공과대학교 산학협력단 기판 레벨 패키지 및 그 제조방법
CN104877152B (zh) * 2015-05-08 2017-07-07 陕西科技大学 一种制备铜基纳米氧化锌‑聚偏氟乙烯复合材料的方法
CN105624749B (zh) * 2016-03-28 2018-07-10 上海申和热磁电子有限公司 一种陶瓷基板表面金属化的方法
CN106783554A (zh) * 2016-12-13 2017-05-31 深圳顺络电子股份有限公司 一种电子元器件电极的制作方法及电子元器件
TWI658763B (zh) 2017-10-11 2019-05-01 欣興電子股份有限公司 製造導線之方法
CN110419562B (zh) * 2019-09-02 2022-08-16 四川长虹电器股份有限公司 可改变接入平行板面积的射频解冻装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294539A (ja) 2004-03-31 2005-10-20 Hitachi Cable Ltd 半導体装置用テープキャリア及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2728693A (en) * 1953-08-24 1955-12-27 Motorola Inc Method of forming electrical conductor upon an insulating base
US4315985A (en) * 1972-11-30 1982-02-16 International Business Machines Corporation Fine-line circuit fabrication and photoresist application therefor
US4016050A (en) * 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
JP2666404B2 (ja) * 1988-08-31 1997-10-22 ぺんてる株式会社 装飾体の製造方法
JPH03191083A (ja) * 1989-12-20 1991-08-21 Mitsubishi Electric Corp 粗し加工面への黒色めつき方法
JPH04277696A (ja) * 1991-03-06 1992-10-02 Hitachi Ltd 多層配線基板及びその製造方法
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
US6117784A (en) * 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
JP3869566B2 (ja) * 1998-11-13 2007-01-17 三菱電機株式会社 フォトレジスト膜除去方法および装置
US6320137B1 (en) * 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
US20020045028A1 (en) * 2000-10-10 2002-04-18 Takayuki Teshima Microstructure array, mold for forming a microstructure array, and method of fabricating the same
JP4229103B2 (ja) * 2001-10-29 2009-02-25 住友電気工業株式会社 金属微細構造体の製造方法
JP3750646B2 (ja) * 2001-10-29 2006-03-01 住友電気工業株式会社 金属微細構造体の製造方法
US7517462B2 (en) * 2003-06-27 2009-04-14 Microfabrica Inc. Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294539A (ja) 2004-03-31 2005-10-20 Hitachi Cable Ltd 半導体装置用テープキャリア及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764144B1 (ko) * 2015-10-06 2017-08-03 주식회사 에스에프에이반도체 재배선층을 이용한 반도체 패키지 제조방법

Also Published As

Publication number Publication date
KR20090125611A (ko) 2009-12-07
US20090294297A1 (en) 2009-12-03
JP2009293119A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
KR100992269B1 (ko) 도금층 형성 방법
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
KR101586857B1 (ko) 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
EP2313900B1 (en) Substrate with embedded patterned capacitance
KR100878414B1 (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
US20110214913A1 (en) Electro device embedded printed circuit board and manufacturng method thereof
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
US20130162278A1 (en) Probe pin, probe card using the probe pin, and method of manufacturing the probe card
JP2006228919A (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP2018516464A (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
JP5982381B2 (ja) 回路の製造方法
JP2002100533A (ja) キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板
EP4319512A1 (en) Wiring board manufacturing method and wiring board
KR100711377B1 (ko) 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치
WO2008072845A1 (en) Heat sink and method of manufacturing the same
JP4963131B2 (ja) ウエハ一括コンタクトボード
JP2005150349A (ja) 積層型電子部品の製造方法
KR101004855B1 (ko) 프로브 기판 제조 방법
JP2003234379A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2000003975A (ja) 基板、その製造方法、およびその製造装置、並びにその基板を用いた半導体デバイス
JPH09213834A (ja) セラミック基板のＮｉメッキ処理方法
JP2000208942A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180914

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10