CN106783554A - 一种电子元器件电极的制作方法及电子元器件 - Google Patents

一种电子元器件电极的制作方法及电子元器件 Download PDF

Info

Publication number
CN106783554A
CN106783554A CN201611145965.5A CN201611145965A CN106783554A CN 106783554 A CN106783554 A CN 106783554A CN 201611145965 A CN201611145965 A CN 201611145965A CN 106783554 A CN106783554 A CN 106783554A
Authority
CN
China
Prior art keywords
electrode
photoresist
electronic component
preparation
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611145965.5A
Other languages
English (en)
Inventor
余瑞麟
戴春雷
王亚珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sunlord Electronics Co Ltd
Original Assignee
Shenzhen Sunlord Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sunlord Electronics Co Ltd filed Critical Shenzhen Sunlord Electronics Co Ltd
Priority to CN201611145965.5A priority Critical patent/CN106783554A/zh
Publication of CN106783554A publication Critical patent/CN106783554A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种电子元器件电极的制作方法及电子元器件，制作方法包括以下步骤：S1，在用于制作电子元器件的薄膜生带上沉积导电聚合物，形成一层厚度≤1μm的导电层；S2，在所述导电层上铺光阻剂；S3，对光阻剂进行曝光、显影，根据曝光时所使用的掩膜板中的电极图案去除所述导电层上的部分光阻剂，在所述导电层上保留的光阻剂之间形成电极沟槽；S4，电镀处理，在所述导电层上的所述电极沟槽中电镀沉积金属材料，形成电极；S5，去除光阻剂及光阻剂底部的导电聚合物，保留电极底部的导电聚合物，从而在薄膜生带上制得电极。本发明的制作方法可制得精细化的电极，且制得的电极的电导率较高。

Description

一种电子元器件电极的制作方法及电子元器件
【技术领域】
本发明涉及一种电子元器件电极的制作方法及电子元器件。
【背景技术】
随着电子元器件产品小型化的发展趋势以及高性能的发展要求，要求电极制作越来越精细，并且电导率要求越来越高。目前行业内有两种普遍的电极制作方式，一种为网版印刷工艺，一种为黄光工艺。印刷工艺受网版的限制以及印刷浆料印刷特性的限制，无法制作精细电极，目前可达到极限水平为线宽/线间距＝30μm/30μm。黄光工艺虽然可达到线宽/线间＝14μm/11μm的电极水平，但是由于受光刻银浆本身特性的影响，工艺本身无法继续制作更精细电极。另外，上述两种工艺中由银浆制得电极，银浆烧结后电阻率较高，无法满足元器件日益对于高电导率电极的需求。
【发明内容】
本发明所要解决的技术问题是：弥补上述现有技术的不足，提出一种电子元器件电极的制作方法及电子元器件，可制得精细化的电极，且制得的电极的电导率较高。
本发明的技术问题通过以下的技术方案予以解决：
一种电子元器件电极的制作方法，包括以下步骤：S1，在用于制作电子元器件的薄膜生带上沉积导电聚合物，形成一层厚度≤1μm的导电层；S2，在所述导电层上铺光阻剂；S3，对光阻剂进行曝光、显影，根据曝光时所使用的掩膜板中的电极图案去除所述导电层上的部分光阻剂，在所述导电层上保留的光阻剂之间形成电极沟槽；S4，电镀处理，在所述导电层上的所述电极沟槽中电镀沉积金属材料，形成电极；S5，去除光阻剂及光阻剂底部的导电聚合物，保留电极底部的导电聚合物，从而在薄膜生带上制得电极。
一种电子元器件，包括电极，所述电极为根据如上所述的制作方法制得的。
本发明与现有技术对比的有益效果是：
本发明的制作方法中，先沉积一层较薄的导电聚合物，然后在其上采用光阻剂曝光显影的方式由光阻剂与光阻剂之间形成电极沟槽，通过电镀方式在沟槽中沉积金属材料，去除多余的光阻剂以及导电聚合物后制得电极。由于光阻剂解析度较高，因此可以实现形成精细化的电极图案，例如线宽、线间距均≤10μm的电极图案，而且采用光阻剂构造电极沟槽，通过控制光阻剂的厚度，则可以制作出1:1甚至更大深宽比的电极沟槽。所以，本发明可以制作出厚度与宽度之比至少为1:1的电极。另外，由于本发明实现通过电镀的方法沉积金属材料作为电极，所以电极的导电率可以接近纯金属的电导率，制得的电极的电导率也较高。
【附图说明】
图1是本发明具体实施方式的电极制作方法的工艺流程图。
【具体实施方式】
下面结合具体实施方式并对照附图对本发明做进一步详细说明。
具体实施方式一
如图1所示，为本发明的具体实施方式的电极的制作方法，包括以下步骤：
S1，在用于制作电子元器件的薄膜生带100上沉积导电聚合物，形成一层厚度≤1μm的导电层200。
一般地，用于制作电子元器件的薄膜生带100包括PET膜和附着在所述PET膜上的生坯(图中示意的为一个整体)。将陶瓷粉料制作成浆料流延在PET膜上，可得到薄膜生带100。生带100的厚度设计为10μm。
本具体实施方式中，沉积导电聚合物时，将薄膜生带100放入盛有导电聚合物溶液的容器中，放置5分钟后取出并进行烘干，测得导电聚合物层的厚度在0.3～0.5μm的范围。测试导电聚合物层电阻率，电阻率为3～5Ω*cm。
S2，在所述导电层上铺光阻剂300。
光阻剂300可为感光胶或者感光干膜。光阻剂为感光干膜时，可通过压膜的方式在所述导电层上均匀平铺感光干膜。为感光胶时，铺设时，可通过旋涂法在导电层200上均匀平铺感光胶。旋涂法可以通过调整转速调整感光胶平铺在导电层200上的厚度。旋涂感光胶时，设置旋涂机转速2000转/min，旋涂时间30s。将陶瓷生带吸附在转台上，并在导电层200的表面倒上一定量的感光胶，启动旋涂机。感光胶旋涂后进行烘焙，测得感光胶厚度在10±1μm。
S3，对光阻剂进行曝光、显影，根据曝光时所使用的掩膜板中的电极图案去除所述导电层上的部分光阻剂，在所述导电层上保留的光阻剂之间形成电极沟槽400。
曝光时，将已铺光阻剂300的陶瓷生带100放置于曝光平台上，设置好曝光能量后进行曝光。掩膜板是指带有电极图案的掩膜板，优选地，电极图案的线宽、线间距均≤10μm，并且可根据产品需要进行设计。根据光阻剂为正型胶或者负型胶可以选择图案为透光或者不透光。如果光阻剂为正型胶，则电极图案部分透光，经透光曝光的部分光阻剂体分解，可以被有机溶剂、酸性或弱碱性溶液溶解或腐蚀而去除形成沟槽以便后续形成电极。未曝光部分可以耐受所述溶液的浸泡而不溶解或腐蚀。如果光阻剂为负型胶，则电极图案部分为不透光。经电极图案遮挡的部分未被曝光可以被溶液溶解或腐蚀而去除，以形成沟槽以便后续形成电极。而曝光的部分光阻剂体固化，能耐受有机溶剂、酸性或弱碱性溶液的浸泡而不溶解或腐蚀。
优选地，掩膜板中的电极图案的线宽、线间距均≤10μm。这样，形成的电极沟槽较精细，后续制得的电极也更精细。本具体实施方式中，掩膜板上电极图案的线宽、线间距为10μm、10μm。
显影是指将已经曝光好的薄膜生带放置于显影机中并用显影液对部分光阻剂进行溶解并冲洗干净。本具体实施方式中，光阻剂300为曝光后产生胶链固化的感光乳剂，电极图案部分选择为不透光，被图案遮挡的部分会被溶解，而透光曝光后的部分可以耐受有机溶剂、酸性以及弱碱性溶液的浸泡，不会溶解也不会从导电层上脱离。配制0.4％浓度的碳酸钠溶液对光阻剂进行显影溶解。显影溶解后，在导电层200上保留的光阻剂之间形成电极沟槽400。
S4，电镀处理，在所述导电层上的所述电极沟槽中电镀沉积金属材料，形成电极500。
前述步骤S1中沉积有导电层，步骤S3中显影后露出导电层，因此该步骤中可通过电镀在导电层上实现金属材料的沉积。电镀的材料可以是银、铜等金属材料，通过电镀的方式在光阻剂与光阻剂之间、导电层上的沟槽中沉积银或者铜等金属材料。由于采用电镀方式成型电极，依靠金属离子沉积，电镀后的电极致密接近纯金属，所以制得的电极的电导率接近金属。
S5，去除光阻剂及光阻剂底部的导电聚合物，保留电极底部的导电聚合物，从而在薄膜生带上制得电极。
该步骤中，可先采用脱膜液，例如强碱性溶液去除所述光阻剂，再将去除光阻剂后裸露出来的导电聚合物去除。本具体实施方式中，配制3～4％浓度的氢氧化钠溶液作为脱膜液，将薄膜生带放入配制的脱膜液中，浸泡时间35±5s，去除光阻剂。配制腐蚀液，将裸露出来的导电聚合物，也即电极周围多余的导电聚合物蚀刻掉。通过去除光阻剂及其底部的导电聚合物，电极底部的导电聚合物则分散成独立的个体，彼此不会导通，不会引起电极短路，从而发挥电极的作用。
本具体实施方式的制作方法，制得的电极，是通过显影形成的沟槽由电镀方式制得。由于光阻剂的高解析度，显影形成的沟槽可以实现形成精细化的电极沟槽，例如线宽、线间距均≤10μm。而传统的网版印刷方式，一方面受工艺中蚀刻方式的影响，蚀刻时无法形成精细化的图案。同时，受印刷浆料印刷特性的限制，银浆也很难通过印刷的方式填入精细化的沟槽中，因此印刷工艺制得的电极多为较粗的电极。而本具体实施方式制得的电极的线宽、线间距均较细，可达到≤10μm。同时，制作过程中通过调控光阻剂的厚度，可控制制得的电极的厚度，进而电极的厚度与线宽的比例可达到较大，可大于等于1。此外，传统的电极制作工艺均采用银浆制作电极，银浆由于需要有印刷特性，需由银粉、各种胶体混合而成，无法做到百分之百的银含量，目前最高是90％的银含量，烧结后一般电阻率均较高。同时由于受烧结过程各种条件影响，无法烧结致密，难以满足元器件日益对于高电导率电极的需求。而通过本具体实施方式制得电极，通过电镀沉积金属材料作为电极，所以电极的导电率接近纯金属的电导率，制得精细化电极的同时，其电导率也较高。
将形成有电极的薄膜生带进行层层对位叠压形成具有一定厚度的生坯，生坯进行切割，倒角，排胶，烧结，沾银，烧银，电镀，最终完成电子元器件的制作，例如可制得公制0402封装精细电极的贴片电感。
具体实施方式二
一种公制0402封装的贴片铁氧体磁珠的制作方法，其电极的制作过程同具体实施方式一。区别在于：薄膜生带材料由铁氧体变为铁粉，电极图案线宽、线间距设计均为10μm，厚度也为10μm。采用本具体实施方式的电极制作工艺，较比传统制作工艺，可制得上述精细化电极图案，且电极电导率高，可以实现较低DCR的制作。同时，由于可以制作单层多圈电极，所以可以制作更大阻抗的磁珠产品。
具体实施方式三
一种公制0605封装的贴片共模扼流器的制作方法，其电极的制作过程同具体实施方式一。区别在于高频电感产品里面有一组电极线圈，共模扼流器产品中两组互相独立的线圈。线圈线宽线间距设计为10μm/5μm，电极厚度10μm。采用本具体实施方式的电极制作工艺，较比传统制作工艺，可制得上述精细化电极图案，且电极电导率高。由于可以实现单层更多圈电极的制作，可以制作更大共模阻抗的产品，同时由于线间距更小，使得产品的差模损耗更小，截止频率更大。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下做出若干替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (10)

1.一种电子元器件电极的制作方法，其特征在于：包括以下步骤：S1，在用于制作电子元器件的薄膜生带上沉积导电聚合物，形成一层厚度≤1μm的导电层；S2，在所述导电层上铺光阻剂；S3，对光阻剂进行曝光、显影，根据曝光时所使用的掩膜板中的电极图案去除所述导电层上的部分光阻剂，在所述导电层上保留的光阻剂之间形成电极沟槽；S4，电镀处理，在所述导电层上的所述电极沟槽中电镀沉积金属材料，形成电极；S5，去除光阻剂及光阻剂底部的导电聚合物，保留电极底部的导电聚合物，从而在薄膜生带上制得电极。
2.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：步骤S1中，所述薄膜生带包括PET膜和附着在所述PET膜上的生坯。
3.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：步骤S2中，所述光阻剂的厚度大于等于10μm。
4.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：步骤S2中，所述光阻剂为感光胶，通过旋涂法在所述导电层上均匀平铺感光胶；或者，所述光阻剂为感光干膜，通过压膜的方式在所述导电层上均匀平铺感光干膜。
5.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：步骤S3中，曝光时使用的掩膜板中的电极图案的线宽、线间距均≤10μm。
6.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：步骤S4中，所述金属材料为银或者铜。
7.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：步骤S5中，先采用脱膜液去除所述光阻剂，再采用溶剂将裸露出来的导电聚合物溶解去除并进行清洗。
8.根据权利要求7所述的电子元器件电极的制作方法，其特征在于：所述脱膜液为强碱性溶液。
9.根据权利要求1所述的电子元器件电极的制作方法，其特征在于：制得的电极的线宽、线间距均≤10μm，电极的厚度与线宽的比例大于等于1。
10.一种电子元器件，包括电极，其特征在于：所述电极为根据权利要求1～9任一项所述的制作方法制得的。
CN201611145965.5A 2016-12-13 2016-12-13 一种电子元器件电极的制作方法及电子元器件 Pending CN106783554A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611145965.5A CN106783554A (zh) 2016-12-13 2016-12-13 一种电子元器件电极的制作方法及电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611145965.5A CN106783554A (zh) 2016-12-13 2016-12-13 一种电子元器件电极的制作方法及电子元器件

Publications (1)

Publication Number Publication Date
CN106783554A true CN106783554A (zh) 2017-05-31

Family

ID=58880728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611145965.5A Pending CN106783554A (zh) 2016-12-13 2016-12-13 一种电子元器件电极的制作方法及电子元器件

Country Status (1)

Country Link
CN (1) CN106783554A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108315786A (zh) * 2018-01-15 2018-07-24 江西芯创光电有限公司 电镀方法
CN108449927A (zh) * 2018-04-10 2018-08-24 苏州维业达触控科技有限公司 一种金属薄膜及其制作方法
CN108738236A (zh) * 2018-07-06 2018-11-02 盐城维信电子有限公司 一种cof单面柔性基板精细线路的制作方法及其产品
CN110195219A (zh) * 2019-05-27 2019-09-03 南京志业光电精密技术有限责任公司 银层pva胶蚀刻分划板的制备方法
CN110735163A (zh) * 2019-10-15 2020-01-31 苏州胜利精密制造科技股份有限公司 一种电镀工艺
CN111370854A (zh) * 2020-03-03 2020-07-03 安徽精卓光显技术有限责任公司 天线及其制作方法、电子设备
WO2021119997A1 (zh) * 2019-12-17 2021-06-24 重庆康佳光电技术研究院有限公司 一种目标转移结构及其制造方法、以及发光二极管固定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266078A (ja) * 2003-02-28 2004-09-24 Sony Corp 導体パターン形成方法
CN1809252A (zh) * 2005-01-14 2006-07-26 日东电工株式会社 配线电路基板的制造方法
US20090294297A1 (en) * 2008-06-02 2009-12-03 Samsung Electro-Mechanics Co. Ltd. Method of forming plating layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266078A (ja) * 2003-02-28 2004-09-24 Sony Corp 導体パターン形成方法
CN1809252A (zh) * 2005-01-14 2006-07-26 日东电工株式会社 配线电路基板的制造方法
US20090294297A1 (en) * 2008-06-02 2009-12-03 Samsung Electro-Mechanics Co. Ltd. Method of forming plating layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108315786A (zh) * 2018-01-15 2018-07-24 江西芯创光电有限公司 电镀方法
CN108449927A (zh) * 2018-04-10 2018-08-24 苏州维业达触控科技有限公司 一种金属薄膜及其制作方法
CN108738236A (zh) * 2018-07-06 2018-11-02 盐城维信电子有限公司 一种cof单面柔性基板精细线路的制作方法及其产品
CN108738236B (zh) * 2018-07-06 2020-02-07 盐城维信电子有限公司 一种cof单面柔性基板精细线路的制作方法及其产品
CN110195219A (zh) * 2019-05-27 2019-09-03 南京志业光电精密技术有限责任公司 银层pva胶蚀刻分划板的制备方法
CN110735163A (zh) * 2019-10-15 2020-01-31 苏州胜利精密制造科技股份有限公司 一种电镀工艺
WO2021119997A1 (zh) * 2019-12-17 2021-06-24 重庆康佳光电技术研究院有限公司 一种目标转移结构及其制造方法、以及发光二极管固定方法
CN111370854A (zh) * 2020-03-03 2020-07-03 安徽精卓光显技术有限责任公司 天线及其制作方法、电子设备
CN111370854B (zh) * 2020-03-03 2023-10-20 安徽精卓光显技术有限责任公司 天线及其制作方法、电子设备

Similar Documents

Publication Publication Date Title
CN106783554A (zh) 一种电子元器件电极的制作方法及电子元器件
CN101896036B (zh) 多层基板及其制造方法
US20160163444A1 (en) Multilayer seed pattern inductor, manufacturing method thereof, and board having the same
CN106783120B (zh) 一种电子元件电极的制作方法及电子元件
CN102510668A (zh) 一种超厚铜pcb板制作方法及其电路板
WO2010001554A1 (ja) 電子回路部品およびその製造方法
TW200541432A (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
CN106604560A (zh) 电路板加工方法
CN1767719B (zh) 多层基板及其制造方法
TW201101419A (en) Thin-film capacitor structures embedded in semiconductor packages and methods of making
WO1998027795A1 (fr) Carte de circuit possedant un composant electrique et son procede de fabrication
CN113056116A (zh) 一种镀孔铜的方法及电路板的加工方法
CN104582321A (zh) 印刷电路板及其制备方法
JP2017098422A (ja) 配線基板及び配線基板の製造方法
CN106816425A (zh) 线路板结构及其制作方法
TWI387983B (zh) 平面磁性元件
JP4407781B2 (ja) セラミック回路基板の製造方法
CN106941760A (zh) 一种基于感光材料的多层陶瓷电路及其制备方法
JP3383378B2 (ja) 積層インダクタ部品の製造方法
JPH08186373A (ja) プリント配線板の製造方法
TWI735019B (zh) 電路板以及電路板的製備方法
US20050067188A1 (en) Thin film circuit integrating thick film resistors thereon and method of fabricating the same
CN108024455A (zh) 一种1.5mil线路板的制作方法
JP2009200294A (ja) 積層基板およびその製造方法
CN116685079A (zh) 一种改善印刷电路板中树脂研磨暴露基板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531