KR100967024B1 - 프로브 기판 제조 방법 - Google Patents

Abstract

본 발명은 프로브 기판 제조 방법에 관한 것으로서, 복수 개의 세라믹 시트가 적층 된 구조로서, 내부에 도전성 비아 및 내부전극을 구비하는 세라믹 적층체를 마련하는 단계와, CNT 또는 CNT 합금을 포함하는 물질로 이루어진 탐침부를 내부에 구비하는 탐침부용 세라믹 시트를 마련하는 단계와, 상기 도전성 비아 및 내부전극에 상기 탐침부가 전기적으로 연결되도록 상기 세라믹 적층체에 상기 탐침부용 세라믹 시트를 적층하는 단계와, 상기 세라믹 적층체를 소성 하여 세라믹 소결체로 만드는 단계 및 상기 탐침부용 세라믹 시트 중 상기 탐침부를 제외한 부분을 제거하여 상기 탐침부를 외부로 노출시키는 단계를 포함하는 프로브 기판 제조 방법을 제공한다. 본 발명에 따르면, 세라믹 적층체 소성 공정을 이용하여 프로브 기판에 탐침부를 형성함으로써 소형화된 탐침부를 기판과 일체로 구현할 수 있다. 특히, 탐침부를 CNT를 포함하는 물질로 제조함으로써 수명이 길고, 접촉 저항, 열전도율, 탄성율 등이 우수한 탐침부를 갖는 프로브 기판을 얻을 수 있다.

세라믹 기판, LTCC, 프로브 기판, 탐침, CNT

Description

프로브 기판 제조 방법{Method for Manufacturing of Probe Board}

본 발명은 프로브 기판 제조 방법에 관한 것으로서, 보다 구체적으로, 세라믹 소결 본체부와 탐침 간의 접착력이 향상된 프로브 기판 제조 방법에 관한 것이다.

일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance board), 프로브 카드(Probe card), 척(Chuck) 및 프로버(Prober)를 구비하여, 웨이퍼(Wafer)에 제조된 칩(Chip)들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호(Signal)를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드(Pad)들로 전달하는 역할 및, 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.

도 1은 종래 프로브 카드의 일 예를 도시한 단면도이다. 도 1을 참조하면, 종래 프로브 카드(10)는 중앙부에 개구부가 형성되며 신호선이 형성된 프로브 기판(11), 프로브 기판(11)의 개구부에 결합되는 탐침고정대(12) 및, 탐침고정대(12)의 밑면에 고정되는 탐침(15)으로 구성되어 있다. 이때, 탐침(15)은 프로브 기 판(11)의 밑면 중앙부를 기준으로 밑면 양측에 마련되는 긴 직선형 침 형상으로, 그 가장자리부 측에서부터 그 중앙부 측으로 하향 경사지게 형성되어 있다.

프로브 기판(11)의 중앙부 측에 마련된 탐침(15)의 일측단(15a)은 칩의 패드에 접촉되도록 대략 수직방향으로 굴절되어 있고, 탐침(15)의 타측단(15c)은 프로브 기판(11)의 신호선에 납땜되어 있으며, 탐침(15)의 중앙부(15b)는 에폭시(Epoxy) 등에 의해 탐침고정대(12)의 밑면에 고정되어 있다. 따라서, 테스터에서 발생한 신호는 퍼포먼스 보드를 통해 프로브 기판(11)의 신호선으로 전달되고, 이 전달되는 신호는 프로브 기판(11)의 신호선에 납땜된 탐침(15)을 통해 칩의 패드들로 전달된다. 그리고, 칩의 패드들로부터 출력되는 신호는 탐침(15)과 프로브 기판(11)의 신호선 및 퍼포먼스 보드를 통해 다시 테스터로 전달된다. 이에 따라, 반도체 테스트 장치는 이와 같은 신호의 입출력에 의해 웨이퍼에 제조된 칩들의 양ㆍ불량을 선별하게 되는 것이다.

종래 이러한 프로브 기판(11)은 최근 테스트되는 칩의 사이즈가 작아지며 이에 구비되는 칩에 구비되는 패드 또한 소형화되므로 이를 테스트하기 위한 탐침도 소형화되기에 이르렀다. 그러나 프로브 기판(11)과 탐침(15)의 접착력이 그 기능을 수행하는 데에 문제가 없을 정도로 강하지 못하며, 특히, 탐침(15)의 크기가 작은 경우, 낮은 접착력으로 인한 문제는 더 커질 수 있다.

또한, 종래에는 탐침(15)을 프로브 기판(11)에 접착하기 위하여 실리콘 웨이퍼에 식각 및 도금 공정 등으로 탐침용 패턴을 형성한 후 이를 프로브 기판(11)의 패드 부분과 접착하고 실리콘 웨이퍼를 제거하는 방식을 사용하였다. 그러나, 실리콘 웨이퍼를 제거하기 위해서는 강산이나 강염기를 사용하여야 하며, 이에 의해 프로브 기판(11) 및 그 내부의 배선 구조가 화학적인 손상을 입는 문제가 있었다.

따라서, 당 기술 분야에서는 프로브 기판과 탐침의 접착력이 향상되면서도 프로브 기판 및 그 내부의 배선 구조의 화학적 손상을 최소화할 수 있는 방안이 요구된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 세라믹 소결체와 탐침부 간의 접착력 및 내화학성이 향상되며, 특히, 소형화된 탐침부를 프로브 기판에 일체로 형성할 수 있는 프로브 기판 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,

복수 개의 세라믹 시트가 적층 된 구조로서, 내부에 도전성 비아 및 내부전극을 구비하는 세라믹 적층체를 마련하는 단계와, CNT 또는 CNT 합금을 포함하는 물질로 이루어진 탐침부를 내부에 구비하는 탐침부용 세라믹 시트를 마련하는 단계와, 상기 도전성 비아 및 내부전극에 상기 탐침부가 전기적으로 연결되도록 상기 세라믹 적층체에 상기 탐침부용 세라믹 시트를 적층하는 단계와, 상기 세라믹 적층체를 소성 하여 세라믹 소결체로 만드는 단계 및 상기 탐침부용 세라믹 시트 중 상기 탐침부를 제외한 부분을 제거하여 상기 탐침부를 외부로 노출시키는 단계를 포함하는 프로브 기판 제조 방법을 제공한다.

이 경우, 상기 탐침부용 세라믹 시트를 마련하는 단계는, 각각 관통홀을 갖는 복수의 세라믹 시트를 마련하는 단계와, 상기 복수의 세라믹 시트의 관통홀 각 각에 CNT 또는 CNT 합금을 포함하는 페이스트를 충진하여 비아홀을 형성하는 단계 및 상기 비아홀들이 서로 접착되어 탐침부를 형성하도록 상기 복수의 세라믹 시트를 적층 하는 단계를 포함하여 구성될 수 있다.

바람직하게는, 상기 세라믹 적층체를 구성하는 세라믹 시트는 저온소성 세라믹 시트일 수 있다. 이와 달리, 상기 탐침부용 세라믹 시트는 고온소성 세라믹 시트인 것이 바람직하다. 상기 세라믹 적층체를 소성 하여 세라믹 소결체로 만드는 단계 중에, 상기 CNT 또는 CNT 합금을 포함하는 물질로 이루어진 탐침부가 소성 될 수 있다. 한편, 상기 CNT 합금은 CNT에 Ni 또는 Cu가 포함된 것일 수 있다.

바람직하게는, 상기 탐침부를 외부로 노출시키는 단계 후 상기 탐침부의 표면에 도금하는 단계를 더 포함할 수 있다. 또한, 상기 탐침부용 세라믹 시트 중 상기 탐침부를 제외한 부분을 제거하여 상기 탐침부를 외부로 노출시키는 단계는 상기 탐침부용 세라믹 시트에 초음파를 인가하여 실행되는 것이 바람직하다.

본 발명에 따르면, 세라믹 적층체 소성 공정을 이용하여 프로브 기판에 탐침부를 형성함으로써 소형화된 탐침부를 기판과 일체로 구현할 수 있다. 특히, 탐침부를 CNT를 포함하는 물질로 제조함으로써 수명이 길고, 접촉 저항, 열전도율, 탄성율 등이 우수한 탐침부를 갖는 프로브 기판을 얻을 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2a 내지 도 2d는 본 발명의 일 실시 형태에 따른 프로브 기판의 제조 방법을 설명하기 위한 공정별 단면도이다.

우선, 도 2a에 도시된 바와 같이, 세라믹 적층체(100)를 마련한다. 상기 세라믹 적층체(100)는 복수 개의 세라믹 시트(110)가 적층된 구조이며, 그 내부에는 전기 도통 구조인 도전성 비아(120)와 내부전극(130)이 구비된다. 상기 도전성 비아(120) 및 내부전극(130)은 전기전도율이 우수한 은(Ag), 구리(Cu) 등의 물질로 이루어질 수 있다. 상기 세라믹 시트(110)는 글라스, 바인더, 세라믹 필러 등이 포함된 것으로서, 본 기술 분야에서 공지된 공정, 예컨대 닥터 블레이드 공정 등에 의해 마련될 수 있다.

이 경우, 글라스 성분으로는 SiO₂, B₂O₃, CaO, MgO 등을 포함할 수 있으며, 세라믹 필러는 알루미나(Al₂O₃) 혹은 Ba계, Bi계 세라믹이나 등을 원하는 유전 특성에 따라 적절히 사용할 수 있다. 본 실시 형태에서는 후술할 바와 같이, 저온 동시 소성 세라믹(LTCC) 공정을 이용하므로, 상기 세라믹 시트(110)는 소성 온도가 약 700 ~ 900℃인 저온소성 세라믹 시트인 것이 바람직하다. 한편, 따로 도시하지는 않았으나, 세라믹 적층체(100)의 상면에는 프로브 기판의 탐침부와의 접합 영역으로 제공되는 패드를 더 구비할 수 있으며, 상기 패드는 상기 도전성 비아(120) 및 내부전극(130)과 전기적으로 연결된다.

이어서, 도 2b에 도시된 바와 같이, 탐침부용 세라믹 시트(200)를 마련한다. 상기 탐침부용 세라믹 시트(200)는 2개의 세라믹 시트(200a, 200b)가 적층된 구조이며, 상기 세라믹 시트(200a, 200b) 각각은 CNT 또는 CNT 합금을 포함하는 물질로 이루어진 비아홀(210a, 210b)을 구비한다. 본 단계는 소성 되기 전이므로, 상기 비아홀(210a, 210b)은 CNT 또는 CNT 합금의 페이스트 상태에 해당한다.

상기 비아홀(210a, 210b)은 프로브 기판에서 탐침부에 해당한다. 종래의 경우, 실리콘 웨이퍼를 식각하고 도금하는 방법 등으로 내부에 탐침부 패턴을 형성하였으나, 본 실시 형태에서는 세라믹 시트에 형성된 비아홀들(210a, 210b)을 적층하여 탐침부(210)를 형성한다. 이에 따라, 탐침부(210)의 위치나 형상 등의 설계 변 경이 종래에 비하여 용이하며, 특히, 원하는 3차원 형상의 탐침부를 손쉽게 만들 수 있다. 따라서, 본 실시 형태에서는 2층을 적층하여 탐침부를 형성하였으나, 원하는 형상에 따라 적층 횟수를 증감시킬 수 있을 것이다.

탐침부로 제공되는 상기 비아홀(210a, 210b)은 상술한 바와 같이, CNT 또는 CNT 합금을 포함하는 물질로 이루어진다. CNT(Carbon Nano Tube)는 Cu, Ni 등에 비하여 고유 저항, 열전도율, 탄성 계수 등이 높고, 특히, 인장 강도는 45 ~ 50GPa 정도로서, 970 ~ 1310MPa 정도인 Ni에 비하여 월등히 우수하다. 이와 같이, 프로브 기판의 탐침부를 CNT 또는 CNT 합금으로 사용함으로써 수명이 길고, 접촉 저항, 열전도율, 탄성율 등이 우수한 탐침부를 갖는 프로브 기판을 얻을 수 있다. 한편, CNT 합금의 경우에는 CNT에 Cu 또는 Ni 등을 첨가하여 얻을 수 있다.

본 실시 형태에서 제안하는 상기 비아홀(210a, 210b) CNT 페이스트는 다음과 같다. 본 실시 형태의 경우, CNT 페이스트는 CNT 40 ~ 50wt%, 바인더 20 ~ 30wt%, 용매 20 ~ 30wt%, 분산제 0.2 ~ 0.5wt%가 포함되어 구성될 수 있다. 여기서, CNT는 단일벽(Single-Wall) CNT 또는 다중벽(Multi-Wall) CNT의 파우더이며, 여기에 Ni 또는 Cu가 혼합된 파우더일 수도 있다. 바인더로는 PVB(Poly Vinyl Butyral), 에틸 셀룰로오스, 폴리에스테르 등을 사용할 수 있다. 용매로는 에틸알콜, 톨루엔 등의 단일 용매를 사용하거나 에틸알콜과 톨루엔이 6:4로 혼합된 용매를 사용할 수 있다. 분산제로는 글리세린, 오일피쉬, DOP(Dioctyl phtahalate) 등을 사용할 수 있 다.

상기 탐침부용 세라믹 시트(200)는 세라믹 적층체(100)의 세라믹 시트(110)와 달리 고온소성 세라믹 시트로 채용될 수 있다. 즉, 상기 탐침부용 세라믹 시트(200)는 700 ~ 900℃ 정도에서 완전 소성 되지 않는 알루미나, 바륨티타네이트, 알루미늄나이트라이드 등의 물질로 이루어지며, 글라스가 거의 포함되지 있지 않다. 이에 따라, 상기 탐침부용 세라믹 시트(200)는 후속되는 소성 과정에서 세라믹 적층체(100)의 면 방향 수축을 억제하는 구속용 시트로도 기능 할 수 있으며, 이와 관련된 상세한 사항은 후술한다. 한편, 탐침부용 세라믹 시트(200)의 마련을 도 2a에서 설명한 세라믹 적층체의 마련 후에 실행하는 것처럼 설명하였으나, 그 이전에라도 얼마든지 본 단계가 실행될 수 있을 것이다.

다음으로, 도 2c에 도시된 바와 같이, 세라믹 적층체(100) 상에 탐침부용 세라믹 시트(200)를 적층한다. 이 경우, 탐침부(210)가 세라믹 적층체(100)의 도전성 비아(120) 및 내부전극(130)과 전기적으로 연결되기 위하여 상기 탐침부(210)의 위치는 세라믹 적층체(100) 상면의 패드(미도시)에 위치하도록 한다. 탐침부를 형성하기 위하여, 종래에는 탐침부 제작 공정, 예컨대, MEMS(Micro Electro Mechanical System) 공정과 기판 본체에 해당하는 세라믹 소결체의 제조를 위한 LTCC 또는 HTCC 공정을 별개로 실행해야 한다. 이와 달리, 본 실시 형태의 경우, 도 2c와 같이, 탐침부 패턴을 세라믹 시트의 내부에 형성하고, 이를 세라믹 적층체(100)와 일 체가 되도록 적층 하여 공정을 간소화하였다.

이어서, 상기 세라믹 적층체(100)를 소성 하여 세라믹 소결체로 만든다. 상술한 바와 같이, 탐침부용 세라믹 시트(200)는 고온소성 세라믹 시트로 이루어지고, 본 소성 단계는 저온 동시 소성 공정으로서 약 700 ~ 900℃에서 실행되므로, 상기 탐침부용 세라믹 시트(200)는 소성 되지 않는다. 이와 달리, 상기 세라믹 적층체(100)는 저온소성 세라믹 시트로서, 그 내부 포함된 도전성 비아(120) 및 내부전극(130)과 함께 소성 되며, 나아가, CNT를 포함하는 탐침부(210) 역시 소성 될 수 있다.

상기 탐침부용 세라믹 시트(200)가 소성 되지 않음에 따라 상기 세라믹 적층체(100)에 비하여 수축률이 크지 않아 상기 세라믹 적층체(100)의 면 방향 수축을 억제할 수 있다. 즉, 상기 탐침부용 세라믹 시트(200)는 탐침부(210)의 형성 기능 외에도 구속용 시트로서 기능 할 수도 있다. 이와 같이, 탐침부용 세라믹 시트(200)가 구속용 시트로 이용될 수 있어 탐침부(210) 위치의 정밀도가 유지되며, 공정에 드는 비용이 저렴하여 원가 절감에 유리할 수 있다. 이 경우, 수축 억제 기능을 보강하기 위하여, 상기 세라믹 적층체(100)의 하면에 더미 세라믹 시트를 더 부가할 수도 있을 것이다.

이어서, 도 2d에 도시된 바와 같이, 탐침부용 세라믹 시트(200)를 제거하여 탐침부(210)를 외부에 노출시킨다. 상기 탐침부용 세라믹 시트(200)는 예컨대, 초음파 세척 등에 의해 제거될 수 있다. 이후, 탐침부용 세라믹 시트(200)가 제거된 영역은 제거에 사용된 수분, 유기물 등이 제거되도록 건조 단계를 거칠 수 있다. 또한, 필수적으로 요구되는 공정은 아니지만, 노출된 상기 탐침부(210)의 표면을 Ni/Au 등으로 도금할 수 있다.

이와 같이, 본 실시 형태에서는 탐침부(210)와 세라믹 적층체(100)가 일체로 형성된 상태에서 소성 한다. 실리콘 웨이퍼를 사용하여 탐침부를 만드는 경우에는 강산이나 강염기를 이용하여 실리콘 웨이퍼를 제거하며, 이 과정에서 세라믹 소결체와 그 내부는 피해를 받게 된다. 이에 비하여, 본 실시 형태에서는 실리콘 웨이퍼가 아닌 세라믹 시트에 일체로 탐침부를 형성하며, 알루미나 등의 세라믹 시트는 초음파 세척 등으로 보다 용이하게 제거될 수 있으므로, 강산이나 강염기에 의해 피해를 최소화할 수 있다. 나아가, 탐침부(210)의 재료로서 CNT 또는 CNT 합금을 사용하여 물리적·전기적 특성이 우수하며, 고주파 측정에 유리할 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 1은 종래 프로브 카드의 일 예를 도시한 단면도이다.

도 2a 내지 도 2d는 본 발명의 일 실시 형태에 따른 프로브 기판의 제조 방법을 설명하기 위한 공정별 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100: 세라믹 적층체 110: 세라믹 시트

120: 도전성 비아 130: 내부전극

200a, 200b: 탐침부용 세라믹 시트 210a, 210b: 비아홀

210: 탐침부

Claims (8)

1. 복수 개의 세라믹 시트가 적층 된 구조로서, 내부에 도전성 비아 및 내부전극을 구비하는 세라믹 적층체를 마련하는 단계;

   CNT 또는 CNT 합금을 포함하는 물질로 이루어진 탐침부를 내부에 구비하는 탐침부용 세라믹 시트를 마련하는 단계;

   상기 도전성 비아 및 내부전극에 상기 탐침부가 전기적으로 연결되도록 상기 세라믹 적층체에 상기 탐침부용 세라믹 시트를 적층하는 단계;

   상기 세라믹 적층체를 소성하여 세라믹 소결체로 만들고, 상기 소성 중에 상기 탐침부를 소성하는 단계; 및

   상기 탐침부용 세라믹 시트 중 상기 탐침부를 제외한 부분을 제거하여 상기 탐침부를 외부로 노출시키는 단계;

   를 포함하는 프로브 기판 제조 방법.
2. 제1항에 있어서,

   상기 탐침부용 세라믹 시트를 마련하는 단계는,

   각각 관통홀을 갖는 복수의 세라믹 시트를 마련하는 단계;

   상기 복수의 세라믹 시트의 관통홀 각각에 CNT 또는 CNT 합금을 포함하는 페이스트를 충진하여 비아홀을 형성하는 단계; 및

   상기 비아홀들이 서로 접착되어 탐침부를 형성하도록 상기 복수의 세라믹 시트를 적층 하는 단계를 포함하는 것을 특징으로 하는 프로브 기판 제조 방법.
3. 제1항에 있어서,

   상기 세라믹 적층체를 구성하는 세라믹 시트는 상기 탐침부용 세라믹 시트보다 낮은 온도에서 소성되는 세라믹 시트인 것을 특징으로 하는 프로브 기판 제조 방법.
4. 제1항에 있어서,

   상기 탐침부용 세라믹 시트는 상기 세라믹 적층체를 구성하는 세라믹 시트보다 높은 온도에서 소성되는 세라믹 시트인 것을 특징으로 하는 프로브 기판 제조 방법.
5. 삭제
6. 제1항에 있어서,

   상기 CNT 합금은 CNT에 Ni 또는 Cu가 포함된 것을 특징으로 하는 프로브 기판 제조 방법.
7. 제1항에 있어서,

   상기 탐침부를 외부로 노출시키는 단계 후 상기 탐침부의 표면에 도금하는 단계를 더 포함하는 것을 특징으로 하는 프로브 기판 제조 방법.
8. 제1항에 있어서,

   상기 탐침부용 세라믹 시트 중 상기 탐침부를 제외한 부분을 제거하여 상기 탐침부를 외부로 노출시키는 단계는 상기 탐침부용 세라믹 시트에 초음파를 인가하여 실행되는 것을 특징으로 하는 프로브 기판 제조 방법.

Images