JPH11150357A - 層間絶縁膜の形成方法および絶縁膜形成装置 - Google Patents
層間絶縁膜の形成方法および絶縁膜形成装置Info
- Publication number
- JPH11150357A JPH11150357A JP9317499A JP31749997A JPH11150357A JP H11150357 A JPH11150357 A JP H11150357A JP 9317499 A JP9317499 A JP 9317499A JP 31749997 A JP31749997 A JP 31749997A JP H11150357 A JPH11150357 A JP H11150357A
- Authority
- JP
- Japan
- Prior art keywords
- film
- parylene
- insulating film
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000011229 interlayer Substances 0.000 title claims abstract description 13
- 229920000052 poly(p-xylylene) Polymers 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000007789 gas Substances 0.000 claims abstract description 36
- 239000011261 inert gas Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 5
- GUHKMHMGKKRFDT-UHFFFAOYSA-N 1785-64-4 Chemical compound C1CC(=C(F)C=2F)C(F)=C(F)C=2CCC2=C(F)C(F)=C1C(F)=C2F GUHKMHMGKKRFDT-UHFFFAOYSA-N 0.000 claims description 3
- VRBFTYUMFJWSJY-UHFFFAOYSA-N 28804-46-8 Chemical compound ClC1CC(C=C2)=CC=C2C(Cl)CC2=CC=C1C=C2 VRBFTYUMFJWSJY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000032798 delamination Effects 0.000 abstract 1
- 239000000539 dimer Substances 0.000 description 25
- 239000000178 monomer Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 238000000354 decomposition reaction Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 238000000859 sublimation Methods 0.000 description 4
- 230000008022 sublimation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- -1 parylene-D Chemical compound 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 パリレン膜による層間絶縁膜を成膜する際の
ハガレや密着性不良を防止し、信頼度の高い半導体装置
を製造する。 【解決手段】 パリレン膜を半導体基板上に成膜後、真
空中あるいは不活性ガス雰囲気中において、膜中未反応
ガスを放出させるエ程を行う。特に膜中未反応ガス放出
工程を300℃以上の温度を用いて行うことにより優れ
た効果が得られる。また、この膜中未反応ガス放出工程
を、成膜後、大気開放なしに行うことにより、膜中に大
気中の水分を取り込み不安定な膜に変化することなく、
未反応ガスを取り除くことができる。
ハガレや密着性不良を防止し、信頼度の高い半導体装置
を製造する。 【解決手段】 パリレン膜を半導体基板上に成膜後、真
空中あるいは不活性ガス雰囲気中において、膜中未反応
ガスを放出させるエ程を行う。特に膜中未反応ガス放出
工程を300℃以上の温度を用いて行うことにより優れ
た効果が得られる。また、この膜中未反応ガス放出工程
を、成膜後、大気開放なしに行うことにより、膜中に大
気中の水分を取り込み不安定な膜に変化することなく、
未反応ガスを取り除くことができる。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置製造
方法および半導体製造装置に係り、特に半導体装置の配
線層の層間絶縁膜の形成方法および絶縁膜形成装置に関
する。
方法および半導体製造装置に係り、特に半導体装置の配
線層の層間絶縁膜の形成方法および絶縁膜形成装置に関
する。
【0002】
【従来の技術】近年、半導体集積回路は集積化が進み、
配線の間隔も非常に狭まってきている。配線間に生じる
寄生容量も配線間隔の縮小に伴い増加し、半導体集積回
路の演算処理スピードを遅らせる原因になってきてい
る。そこで、配線間に生ずる寄生容量低減のために、配
線間の絶縁膜に誘電率の低い絶縁膜を用いることが必要
になってきている。
配線の間隔も非常に狭まってきている。配線間に生じる
寄生容量も配線間隔の縮小に伴い増加し、半導体集積回
路の演算処理スピードを遅らせる原因になってきてい
る。そこで、配線間に生ずる寄生容量低減のために、配
線間の絶縁膜に誘電率の低い絶縁膜を用いることが必要
になってきている。
【0003】この誘電率の低い絶縁膜としてパリレン膜
を用いることが提案されている(例えば1988年 V
LSI Multi Level lnterconne
ction Conference Proceedin
g p.299 )。
を用いることが提案されている(例えば1988年 V
LSI Multi Level lnterconne
ction Conference Proceedin
g p.299 )。
【0004】このパリレン膜を用いた半導体装置絶縁膜
の形成方法を図6を用いて説明する。まず、ダイマーパ
リレン(固体ソース)601を気化部602において1
Torrの真空中で250℃に加熱昇華し、ダイマーパ
リレンガスを形成する。このダイマーパリレンガスを分
解室603において680℃に加熱し、モノマーパリレ
ンガス606を分解形成する。その時の圧力は0.5T
orrである。さらにモノマーパリレンガス606を半
導体基板605の設置された成膜室604に導入し、ポ
リマーパリレン膜を基板上に成膜する。基板の温度は2
5℃以下に、成膜室604の圧力は0.1Torrに保
つ。ここで、基板温度が低いほど、また成膜圧力が高い
ほど大きな成膜速度が得られる。
の形成方法を図6を用いて説明する。まず、ダイマーパ
リレン(固体ソース)601を気化部602において1
Torrの真空中で250℃に加熱昇華し、ダイマーパ
リレンガスを形成する。このダイマーパリレンガスを分
解室603において680℃に加熱し、モノマーパリレ
ンガス606を分解形成する。その時の圧力は0.5T
orrである。さらにモノマーパリレンガス606を半
導体基板605の設置された成膜室604に導入し、ポ
リマーパリレン膜を基板上に成膜する。基板の温度は2
5℃以下に、成膜室604の圧力は0.1Torrに保
つ。ここで、基板温度が低いほど、また成膜圧力が高い
ほど大きな成膜速度が得られる。
【0005】図7は、パリレン膜を絶縁膜として用いた
場合の半導体装置の製造方法の例を示す工程手順図であ
る。まず、半導体基板702上に第1層目のアルミ配線
701を形成し(図7(a)参照)、このアルミ配線7
01の形成された半導体基板702上に上述の方法によ
りポリマーパリレン膜703を成膜する(図7(b)参
照)。さらにその上部にシリコン酸化膜704を化学気
相成長法によって形成する(図7(c)参照)。そし
て、シリコン酸化膜を化学的機械研磨法によって研磨
後、ビアホールを形成する。このビアホールをタングス
テン705により埋め込み後(図7(d)参照)、第2
層目のアルミ配線706を形成する(図7(e)参
照)。
場合の半導体装置の製造方法の例を示す工程手順図であ
る。まず、半導体基板702上に第1層目のアルミ配線
701を形成し(図7(a)参照)、このアルミ配線7
01の形成された半導体基板702上に上述の方法によ
りポリマーパリレン膜703を成膜する(図7(b)参
照)。さらにその上部にシリコン酸化膜704を化学気
相成長法によって形成する(図7(c)参照)。そし
て、シリコン酸化膜を化学的機械研磨法によって研磨
後、ビアホールを形成する。このビアホールをタングス
テン705により埋め込み後(図7(d)参照)、第2
層目のアルミ配線706を形成する(図7(e)参
照)。
【0006】以上の手順を繰り返すことにより、多層配
線を有する半導体装置を製造することができる。なお、
以上の技術については、N.Majid ほかにより学
会1988 V−MIC Confにおいて発表されて
いる(発表日 1988年6月13、14日)。
線を有する半導体装置を製造することができる。なお、
以上の技術については、N.Majid ほかにより学
会1988 V−MIC Confにおいて発表されて
いる(発表日 1988年6月13、14日)。
【0007】
【発明が解決しようとする課題】上記のようにポリマー
パリレン膜はダイマーの固体粉末を原料とし、それを昇
華させ500℃以上でモノマーに分解し更にそれを低温
下で結合させ成膜する。したがってダイマーからモノマ
ーに分解する際にすべてのダイマーが分離されるわけで
はなく、徴量のダイマーガスが残存してしまう。またモ
ノマーからポリマーへの反応するまでにモノマーからダ
イマーへの再結合も起きてしまう。このようにして反応
室へモノマーとともに導入されたダイマーパリレンはポ
リマーパリレン膜中に取り込まれてしまう。またモノマ
ーパリレンもすべてポリマーとして結合するのではな
く、遊離モノマーとして膜中に存在してしまうという問
題がある。
パリレン膜はダイマーの固体粉末を原料とし、それを昇
華させ500℃以上でモノマーに分解し更にそれを低温
下で結合させ成膜する。したがってダイマーからモノマ
ーに分解する際にすべてのダイマーが分離されるわけで
はなく、徴量のダイマーガスが残存してしまう。またモ
ノマーからポリマーへの反応するまでにモノマーからダ
イマーへの再結合も起きてしまう。このようにして反応
室へモノマーとともに導入されたダイマーパリレンはポ
リマーパリレン膜中に取り込まれてしまう。またモノマ
ーパリレンもすべてポリマーとして結合するのではな
く、遊離モノマーとして膜中に存在してしまうという問
題がある。
【0008】このように成膜したパリレン膜を用いて半
導体装置を製造した場合に、後工程となるシリコン酸化
膜の形成時やタングステン膜形成時に、400℃程度の
熱処理が半導体基板に加わり、パリレン膜中に含有され
たダイマーパリレンあるいはモノマーパリレンが気化し
てしまう。この気化したガスが層間絶縁膜のハガレや密
着性不良、さらにはデバイスの信頼性を劣化させる原因
となってしまう。
導体装置を製造した場合に、後工程となるシリコン酸化
膜の形成時やタングステン膜形成時に、400℃程度の
熱処理が半導体基板に加わり、パリレン膜中に含有され
たダイマーパリレンあるいはモノマーパリレンが気化し
てしまう。この気化したガスが層間絶縁膜のハガレや密
着性不良、さらにはデバイスの信頼性を劣化させる原因
となってしまう。
【0009】この発明は、以上説明した事情に鑑みてな
されたものであり、パリレン膜による層間絶縁膜を成膜
する際のハガレや密着性不良を防止し、信頼度の高い半
導体装置を製造することを可能にする層間絶縁膜の形成
方法および形成装置を提供することを目的としている。
されたものであり、パリレン膜による層間絶縁膜を成膜
する際のハガレや密着性不良を防止し、信頼度の高い半
導体装置を製造することを可能にする層間絶縁膜の形成
方法および形成装置を提供することを目的としている。
【0010】
【課題を解決するための手段】この発明に係る半導体装
置の層間絶縁膜の形成方法では、パリレン膜を半導体基
板上に成膜後、真空中あるいは不活性ガス雰囲気中にお
いて、膜中未反応ガスを放出させる工程を行うことを特
徴とする。特に膜中未反応ガス放出工程を300℃以上
の温度を用いて行うことにより効果が得られる。また、
この膜中未反応ガス放出工程を成膜後大気開放なしに行
うことにより、膜中に大気中の水分を取り込み不安定な
膜に変化することなく、未反応ガスを取り除くことがで
きる。
置の層間絶縁膜の形成方法では、パリレン膜を半導体基
板上に成膜後、真空中あるいは不活性ガス雰囲気中にお
いて、膜中未反応ガスを放出させる工程を行うことを特
徴とする。特に膜中未反応ガス放出工程を300℃以上
の温度を用いて行うことにより効果が得られる。また、
この膜中未反応ガス放出工程を成膜後大気開放なしに行
うことにより、膜中に大気中の水分を取り込み不安定な
膜に変化することなく、未反応ガスを取り除くことがで
きる。
【0011】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。図1はこの発明の一実施形
態であるパリレン膜の成膜工程内のフローを示すもので
ある。
施の形態について説明する。図1はこの発明の一実施形
態であるパリレン膜の成膜工程内のフローを示すもので
ある。
【0012】まず、従来技術で述べたようにパリレン膜
の固体材料であるダイマーパリレンを気化部において1
Torrの真空中で200℃〜250℃に加熱昇華し、
ダイマーパリレンガスを形成する。このダイマーパリレ
ンガスを分解室において600℃以上に加熱し、モノマ
ーパリレンガスを分解形成する。その時の圧力は0.5
Torrである。更にモノマーパリレンガスを半導体基
板の設置された成膜室に導入し、ポリマーパリレン膜を
基板上に成膜する。基板の温度は−50から50℃に、
成膜室の圧力は0.1Torr 程度に保つ。
の固体材料であるダイマーパリレンを気化部において1
Torrの真空中で200℃〜250℃に加熱昇華し、
ダイマーパリレンガスを形成する。このダイマーパリレ
ンガスを分解室において600℃以上に加熱し、モノマ
ーパリレンガスを分解形成する。その時の圧力は0.5
Torrである。更にモノマーパリレンガスを半導体基
板の設置された成膜室に導入し、ポリマーパリレン膜を
基板上に成膜する。基板の温度は−50から50℃に、
成膜室の圧力は0.1Torr 程度に保つ。
【0013】次に本実施形態における特徴的な工程であ
る未反応ガス放出工程を行う。この工程では、パリレン
膜が成膜された半導体基板を真空中もしくは不活性ガス
雰囲気中において300℃以上500℃以下の温度を用
いて30秒から1時間の範囲でアニールを行う。これに
より膜中に取り込まれたダイマーパリレン、未反応モノ
マーパリレンを取り除くことができる。
る未反応ガス放出工程を行う。この工程では、パリレン
膜が成膜された半導体基板を真空中もしくは不活性ガス
雰囲気中において300℃以上500℃以下の温度を用
いて30秒から1時間の範囲でアニールを行う。これに
より膜中に取り込まれたダイマーパリレン、未反応モノ
マーパリレンを取り除くことができる。
【0014】また、未反応ガス放出工程を、成膜後半導
体基板を大気にさらすことなく行うことによりパリレン
膜への水分の吸収を防止することができる。
体基板を大気にさらすことなく行うことによりパリレン
膜への水分の吸収を防止することができる。
【0015】
【実施例】A.第1の実施例 次に本発明の実施例について図面を参照にして詳細に説
明する。図2にパリレン−N膜を形成する場合を示す。
固体ソースであるダイマーパリレン−N(ジバラキシリ
レン)204を175℃に加熱し昇華する。このとき昇
華室201の圧力は1Torrに保たれ、ダイマーガス
流量はコントロールされる。昇華されたダイマーガスは
分解チャンバー202に導入される。
明する。図2にパリレン−N膜を形成する場合を示す。
固体ソースであるダイマーパリレン−N(ジバラキシリ
レン)204を175℃に加熱し昇華する。このとき昇
華室201の圧力は1Torrに保たれ、ダイマーガス
流量はコントロールされる。昇華されたダイマーガスは
分解チャンバー202に導入される。
【0016】分解チャンバー202に導入されたダイマ
ーガスは650℃に加熱分解されモノマーパリレン20
5となる。更にこのモノマーパリレン205を反応室2
03に導入し、アルミ配線の形成された半導体基板20
6上にパリレン−N膜を形成する。半導体基板206は
0℃に保たれ、成膜速度は5000オングストローム/
分である。パリレン−N膜が成膜された半導体基板20
6は真空中で室温まで温められたのちロードロックを介
して大気圧の雰囲気に戻される。
ーガスは650℃に加熱分解されモノマーパリレン20
5となる。更にこのモノマーパリレン205を反応室2
03に導入し、アルミ配線の形成された半導体基板20
6上にパリレン−N膜を形成する。半導体基板206は
0℃に保たれ、成膜速度は5000オングストローム/
分である。パリレン−N膜が成膜された半導体基板20
6は真空中で室温まで温められたのちロードロックを介
して大気圧の雰囲気に戻される。
【0017】その後、本発明の特徴となる未反応ガス放
出処理を半導体基板206に行う。パリレン−N膜の形
成された半導体基板を縦形拡散炉208の石英ポート2
09に移載し、基板206をボート209に充填後、縦
形拡散炉208に入炉する。この時、空気中の酸素を巻
き込まないように、N2とArの混合ガス(1:1)を
40リットル/分流する。石英ボート209が完全に入
炉後、拡散炉を380℃に保ち30分間のアニールを行
う。N2とArの流量は入炉時と同じである。ボートの
出炉時も入炉と同様に酸素の巻き込みに注意する必要が
ある。
出処理を半導体基板206に行う。パリレン−N膜の形
成された半導体基板を縦形拡散炉208の石英ポート2
09に移載し、基板206をボート209に充填後、縦
形拡散炉208に入炉する。この時、空気中の酸素を巻
き込まないように、N2とArの混合ガス(1:1)を
40リットル/分流する。石英ボート209が完全に入
炉後、拡散炉を380℃に保ち30分間のアニールを行
う。N2とArの流量は入炉時と同じである。ボートの
出炉時も入炉と同様に酸素の巻き込みに注意する必要が
ある。
【0018】その後、380℃アニールを施したパリレ
ン−N膜上に、プラズマCVD法を用い、シリコン酸化
膜を形成する。成膜温度は380℃である。
ン−N膜上に、プラズマCVD法を用い、シリコン酸化
膜を形成する。成膜温度は380℃である。
【0019】380℃アニールを行わずに、パリレン−
N上にシリコン酸化膜を350℃で成膜すると、シリコ
ン酸化膜成膜中にパリレン−N膜からガスが放出され
る。これがシリコン酸化膜の密着性不良を生じさせハガ
レの原因となる。この場合には多層配線を形成すること
ができない。
N上にシリコン酸化膜を350℃で成膜すると、シリコ
ン酸化膜成膜中にパリレン−N膜からガスが放出され
る。これがシリコン酸化膜の密着性不良を生じさせハガ
レの原因となる。この場合には多層配線を形成すること
ができない。
【0020】しかしながら、380℃アニールを行うこ
とにより、シリコン酸化膜も密着性良く形成され、多層
配線が可能となる。このように形成されたパリレン−N
膜は誘電率2.8を有し、配線間の容量低減を可能と
し、高速・高信頼性半導体装置を実現することができ
る。
とにより、シリコン酸化膜も密着性良く形成され、多層
配線が可能となる。このように形成されたパリレン−N
膜は誘電率2.8を有し、配線間の容量低減を可能と
し、高速・高信頼性半導体装置を実現することができ
る。
【0021】以上、パリレン膜としてパリレン−Nを使
用する場合について説明したが、本発明は、パリエン膜
として、パリレン−C、パリレン−D、パリレン−F、
あるいはパリレン膜を主成分とする有機絶縁膜を使用す
る場合にも勿論適用可能である。
用する場合について説明したが、本発明は、パリエン膜
として、パリレン−C、パリレン−D、パリレン−F、
あるいはパリレン膜を主成分とする有機絶縁膜を使用す
る場合にも勿論適用可能である。
【0022】B.第2の実施例 図3を用いて第2の実施例を説明する。パリレン膜は第
1の実施例と同様に成膜される。固体ソースであるダイ
マー(ジバラキシリレン)を200℃に加熱し昇華す
る。このとき昇華室の圧力は2Torrに保たれる。分
解チャンバーに導入されたダイマーガスは680℃に加
熱分解されモノマーパリレンとなる。更にこのモノマー
パリレンを反応室301に導入し、アルミ配線の形成さ
れた半導体基板306上にパリレンーN膜を形成する。
1の実施例と同様に成膜される。固体ソースであるダイ
マー(ジバラキシリレン)を200℃に加熱し昇華す
る。このとき昇華室の圧力は2Torrに保たれる。分
解チャンバーに導入されたダイマーガスは680℃に加
熱分解されモノマーパリレンとなる。更にこのモノマー
パリレンを反応室301に導入し、アルミ配線の形成さ
れた半導体基板306上にパリレンーN膜を形成する。
【0023】次にこの半導体基板306を真空反応室3
04を介して基板加熱室302に導入する。基板加熱室
302は10-3Torr まで真空に引かれる。半導体
基板306をランプ加熱により380℃で2分間加熱す
る。更にこの半導体基板306を真空搬送室304を介
してプラズマCVDチャンバー303に導入する。シリ
コン酸化膜の成膜を6000オングストローム行い、ロ
ードロック室305において大気圧にもどす。このよう
に成膜されたパリレン−N膜とシリコン酸化膜は密着性
が良いばかりでなく、パリレン成膜後の未反応モノマー
と大気中の水分との反応を防ぐことができるため、パリ
レン−N膜の比誘電率を2.5まで抑えることができ
る。これにより配線間の容量をさらに低減することがで
き、高速半導体装置を実現することができる。
04を介して基板加熱室302に導入する。基板加熱室
302は10-3Torr まで真空に引かれる。半導体
基板306をランプ加熱により380℃で2分間加熱す
る。更にこの半導体基板306を真空搬送室304を介
してプラズマCVDチャンバー303に導入する。シリ
コン酸化膜の成膜を6000オングストローム行い、ロ
ードロック室305において大気圧にもどす。このよう
に成膜されたパリレン−N膜とシリコン酸化膜は密着性
が良いばかりでなく、パリレン成膜後の未反応モノマー
と大気中の水分との反応を防ぐことができるため、パリ
レン−N膜の比誘電率を2.5まで抑えることができ
る。これにより配線間の容量をさらに低減することがで
き、高速半導体装置を実現することができる。
【0024】また、上記の基板加熱室302を用いてパ
リレン膜の放出ガス分析をした結果を図4、図5に示
す。ガス分析は四極子質量分析機を用い、10-6Tor
rの真空度で室温から600℃の加熱をして行った。図
4はM/e=208、図5はM/e=105についてし
めしたものである。M/e=208はダイマーパリレン
に起因するものであり、M/e=105はモノマーパリ
レンに起因するものである。図4からダイマーパリレン
は200℃から250℃で放出されるのが分かる。 ま
たモノマーパリレンは300℃と480℃にピークがあ
る。低温側は未反心モノマ−のアウトガスであり、高温
側はポリマーパリレンの分解によるものである。
リレン膜の放出ガス分析をした結果を図4、図5に示
す。ガス分析は四極子質量分析機を用い、10-6Tor
rの真空度で室温から600℃の加熱をして行った。図
4はM/e=208、図5はM/e=105についてし
めしたものである。M/e=208はダイマーパリレン
に起因するものであり、M/e=105はモノマーパリ
レンに起因するものである。図4からダイマーパリレン
は200℃から250℃で放出されるのが分かる。 ま
たモノマーパリレンは300℃と480℃にピークがあ
る。低温側は未反心モノマ−のアウトガスであり、高温
側はポリマーパリレンの分解によるものである。
【0025】このことからパリレン−Nの場合には未反
応ガスの放出処理は膜の分解を避けるために300℃か
ら450℃で行うことが望ましい。分解温度500℃以
上のパリレンの場合には300℃から500℃の熱処理
を行うと有効である。
応ガスの放出処理は膜の分解を避けるために300℃か
ら450℃で行うことが望ましい。分解温度500℃以
上のパリレンの場合には300℃から500℃の熱処理
を行うと有効である。
【0026】以上、パリレン膜としてパリレン−Nを使
用する場合について説明したが、本発明は、パリエン膜
として、パリレン−C、パリレン−D、パリレン−F、
あるいはパリレン膜を主成分とする有機絶縁膜を使用す
る場合にも勿論適用可能である。
用する場合について説明したが、本発明は、パリエン膜
として、パリレン−C、パリレン−D、パリレン−F、
あるいはパリレン膜を主成分とする有機絶縁膜を使用す
る場合にも勿論適用可能である。
【0027】
【発明の効果】以上説明したように、この発明によれ
ば、成膜時にパリレン膜に含まれる残存ダイマーおよび
未反応モノマーを300℃以上の熱処理によって放出さ
せるため、非常に安定したパリレン膜を層間膜として形
成することができ、信頼性の高い配線層間膜、さらには
信頼性の高い高速半導体装置を形成することができると
いう効果がある。
ば、成膜時にパリレン膜に含まれる残存ダイマーおよび
未反応モノマーを300℃以上の熱処理によって放出さ
せるため、非常に安定したパリレン膜を層間膜として形
成することができ、信頼性の高い配線層間膜、さらには
信頼性の高い高速半導体装置を形成することができると
いう効果がある。
【図1】 この発明の一実施形態であるパリレン膜の成
膜工程内フローを示す図である。
膜工程内フローを示す図である。
【図2】 この発明の第1の実施例に係わるパリレン成
膜装置断面図、縦形拡散炉断面図および工程フローであ
る。
膜装置断面図、縦形拡散炉断面図および工程フローであ
る。
【図3】 この発明の第2の実施例に係わるパリレン膜
およびシリコン酸化膜成膜システムの水平方向断面図で
ある。
およびシリコン酸化膜成膜システムの水平方向断面図で
ある。
【図4】 同実施例に係わるパリレン膜の質量M/e=
208ガス放出特性グラフである。
208ガス放出特性グラフである。
【図5】 同実施例に係わるパリレン順の質量M/e=
105ガス放出特性グラフである。
105ガス放出特性グラフである。
【図6】 従来例に係わるパリレン成膜装置断面図およ
び工程フローである。
び工程フローである。
【図7】 パリレン膜を絶縁膜としてもちいた場合の半
導体装置製造例の工程手順断面図である。
導体装置製造例の工程手順断面図である。
201・・・昇華室、202・・・分解チャンバー、2
03・・・反応室、204・・・ダイマーパリレン−
N、205・・・モノマーパリレン、206・・・半導
体基板、207・・・ヒ一ター、208・・・縦形拡散
炉、209・・石英ポート。、301・・・パリレン反
応室、302・・・基板加熱室、303・・・プラズマ
CVDチャンバー、304・・・真空反応室、305・
・・ロードロック室、306・・・半導体基板。601
・・・ダイマーパリレン、602・・・気化部、603
・・・分解室、604・・・成膜室、605・・・半導
体基板、606・・・モノマーパリレン、701・・・
第1アルミ配線、702・・・半導体基板、703・・
・ポリマーパリレン膜、704・・・シリコン酸化膜、
705・・・タングステンプラグ、706・・・第2ア
ルミ配線。
03・・・反応室、204・・・ダイマーパリレン−
N、205・・・モノマーパリレン、206・・・半導
体基板、207・・・ヒ一ター、208・・・縦形拡散
炉、209・・石英ポート。、301・・・パリレン反
応室、302・・・基板加熱室、303・・・プラズマ
CVDチャンバー、304・・・真空反応室、305・
・・ロードロック室、306・・・半導体基板。601
・・・ダイマーパリレン、602・・・気化部、603
・・・分解室、604・・・成膜室、605・・・半導
体基板、606・・・モノマーパリレン、701・・・
第1アルミ配線、702・・・半導体基板、703・・
・ポリマーパリレン膜、704・・・シリコン酸化膜、
705・・・タングステンプラグ、706・・・第2ア
ルミ配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/46 H05K 3/46 B H01L 21/90 S
Claims (5)
- 【請求項1】 配線層の層間絶縁膜の少なくとも一部と
してパリレン膜を半導体装置に形成する方法において、 前記パリレン膜を半導体基板上に成膜後、真空中あるい
は不活性ガス雰囲気中において、膜中未反応ガスを放出
させる工程を有することを特徴とする半導体装置の層間
絶縁膜の形成方法。 - 【請求項2】 前記パリレン膜成膜後、前記半導体基板
を大気開放することなく前記膜中未反応ガスを放出させ
る工程を行うことを特徴とする請求項1に記載の層間絶
縁膜の形成方法。 - 【請求項3】 前記膜中未反応ガスを放出させる工程を
300℃以上の温度において行うことを特徴とする請求
項1に記載の層間絶縁膜の形成方法。 - 【請求項4】 前記パリレン膜がパリレン−N、パリレ
ン−C、パリレン−D、パリレン−F、あるいはパリレ
ン膜を主成分とする有機絶縁膜であることを特徴とする
請求項1に記載の層間絶縁膜の形成方法。 - 【請求項5】 配線層の層間絶縁膜の少なくとも一部と
してパリレン膜を半導体装置に形成する装置において、 前記パリレン膜を半導体基板上に成膜後、該半導体基板
を大気開放することなく、真空中あるいは不活性ガス雰
囲気中において、膜中未反応ガスを放出させる手段を具
備することを特徴とする絶縁膜形成装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31749997A JP3199006B2 (ja) | 1997-11-18 | 1997-11-18 | 層間絶縁膜の形成方法および絶縁膜形成装置 |
KR1019980049229A KR100309055B1 (ko) | 1997-11-18 | 1998-11-17 | 박리없이파릴렌폴리머의층간절연층을형성하는방법및이에사용되는기상증착시스템 |
US09/192,534 US6130171A (en) | 1997-11-18 | 1998-11-17 | Residue removal process for forming inter-level insulating layer of paraylene polymer without peeling |
CN98124791A CN1219764A (zh) | 1997-11-18 | 1998-11-18 | 制备层间绝缘层的工艺和其中使用的汽相淀积系统 |
US09/605,891 US6368412B1 (en) | 1997-11-18 | 2000-06-29 | Apparatus with high temperature gas releasing means for vapor deposition of parylene polymer without peeling |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31749997A JP3199006B2 (ja) | 1997-11-18 | 1997-11-18 | 層間絶縁膜の形成方法および絶縁膜形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150357A true JPH11150357A (ja) | 1999-06-02 |
JP3199006B2 JP3199006B2 (ja) | 2001-08-13 |
Family
ID=18088920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31749997A Expired - Fee Related JP3199006B2 (ja) | 1997-11-18 | 1997-11-18 | 層間絶縁膜の形成方法および絶縁膜形成装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6130171A (ja) |
JP (1) | JP3199006B2 (ja) |
KR (1) | KR100309055B1 (ja) |
CN (1) | CN1219764A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6197704B1 (en) | 1998-04-08 | 2001-03-06 | Nec Corporation | Method of fabricating semiconductor device |
JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機tft素子及びその製造方法 |
JP2004153269A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 基板貫通の相互接続部を形成する方法 |
KR100841134B1 (ko) | 2007-05-02 | 2008-06-24 | (주) 미코티엔 | 프로브 카드용 다층 세라믹 기판 제조 방법 |
WO2011065062A1 (ja) * | 2009-11-30 | 2011-06-03 | シャープ株式会社 | フレキシブル回路基板およびその製造方法 |
JP2017524255A (ja) * | 2014-08-07 | 2017-08-24 | モダ−イノチップス シーオー エルティディー | パワーインダクター |
US10308786B2 (en) | 2014-09-11 | 2019-06-04 | Moda-Innochips Co., Ltd. | Power inductor and method for manufacturing the same |
US10573451B2 (en) | 2014-08-07 | 2020-02-25 | Moda-Innochips Co., Ltd. | Power inductor |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6709715B1 (en) * | 1999-06-17 | 2004-03-23 | Applied Materials Inc. | Plasma enhanced chemical vapor deposition of copolymer of parylene N and comonomers with various double bonds |
US20040255862A1 (en) * | 2001-02-26 | 2004-12-23 | Lee Chung J. | Reactor for producing reactive intermediates for low dielectric constant polymer thin films |
US20030198578A1 (en) * | 2002-04-18 | 2003-10-23 | Dielectric Systems, Inc. | Multi-stage-heating thermal reactor for transport polymerization |
US7192645B2 (en) | 2001-02-26 | 2007-03-20 | Dielectric Systems, Inc. | Porous low E (<2.0) thin films by transport co-polymerization |
US6825303B2 (en) | 2001-02-26 | 2004-11-30 | Dielectric Systems, Inc. | Integration of low ε thin films and Ta into Cu dual damascene |
US6797343B2 (en) * | 2001-12-20 | 2004-09-28 | Dielectric Systems, Inc. | Dielectric thin films from fluorinated precursors |
US6703462B2 (en) * | 2001-08-09 | 2004-03-09 | Dielectric Systems Inc. | Stabilized polymer film and its manufacture |
US7026052B2 (en) * | 2001-02-26 | 2006-04-11 | Dielectric Systems, Inc. | Porous low k(<2.0) thin film derived from homo-transport-polymerization |
US20050274322A1 (en) * | 2001-02-26 | 2005-12-15 | Lee Chung J | Reactor for producing reactive intermediates for low dielectric constant polymer thin films |
US6881447B2 (en) * | 2002-04-04 | 2005-04-19 | Dielectric Systems, Inc. | Chemically and electrically stabilized polymer films |
US20030196680A1 (en) * | 2002-04-19 | 2003-10-23 | Dielectric Systems, Inc | Process modules for transport polymerization of low epsilon thin films |
US20040055539A1 (en) * | 2002-09-13 | 2004-03-25 | Dielectric Systems, Inc. | Reactive-reactor for generation of gaseous intermediates |
KR20040060919A (ko) * | 2001-08-24 | 2004-07-06 | 엠씨엔씨 리서치 앤드 디벨럽먼트 인스티튜트 | 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법 |
JP2004281247A (ja) * | 2003-03-17 | 2004-10-07 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス表示パネル及びその製造方法 |
US7094661B2 (en) * | 2004-03-31 | 2006-08-22 | Dielectric Systems, Inc. | Single and dual damascene techniques utilizing composite polymer dielectric film |
US6962871B2 (en) * | 2004-03-31 | 2005-11-08 | Dielectric Systems, Inc. | Composite polymer dielectric film |
US7309395B2 (en) * | 2004-03-31 | 2007-12-18 | Dielectric Systems, Inc. | System for forming composite polymer dielectric film |
US20060201426A1 (en) * | 2004-05-25 | 2006-09-14 | Lee Chung J | Reactor for Producing Reactive Intermediates for Transport Polymerization |
US20060046044A1 (en) * | 2004-08-24 | 2006-03-02 | Lee Chung J | Porous composite polymer dielectric film |
US20060274474A1 (en) * | 2005-06-01 | 2006-12-07 | Lee Chung J | Substrate Holder |
US20060275547A1 (en) * | 2005-06-01 | 2006-12-07 | Lee Chung J | Vapor Phase Deposition System and Method |
KR100953736B1 (ko) * | 2009-07-27 | 2010-04-19 | 주식회사 아토 | 증착 장치 및 반도체 소자의 제조 방법 |
TWI402012B (zh) | 2010-09-01 | 2013-07-11 | Ind Tech Res Inst | 圖案化可撓式基板的方法 |
US9728500B2 (en) * | 2015-12-17 | 2017-08-08 | Intel Corporation | Integrated circuit surface layer with adhesion-functional group |
KR101996954B1 (ko) * | 2016-12-23 | 2019-10-02 | 김종성 | 셀렉터 스위치가 구비된 절연 트랜스 |
US10224224B2 (en) | 2017-03-10 | 2019-03-05 | Micromaterials, LLC | High pressure wafer processing systems and related methods |
US10847360B2 (en) | 2017-05-25 | 2020-11-24 | Applied Materials, Inc. | High pressure treatment of silicon nitride film |
US10622214B2 (en) | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
JP7190450B2 (ja) | 2017-06-02 | 2022-12-15 | アプライド マテリアルズ インコーポレイテッド | 炭化ホウ素ハードマスクのドライストリッピング |
US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
JP6947914B2 (ja) | 2017-08-18 | 2021-10-13 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高圧高温下のアニールチャンバ |
CN111095524B (zh) | 2017-09-12 | 2023-10-03 | 应用材料公司 | 用于使用保护阻挡物层制造半导体结构的设备和方法 |
US10643867B2 (en) * | 2017-11-03 | 2020-05-05 | Applied Materials, Inc. | Annealing system and method |
JP7112490B2 (ja) | 2017-11-11 | 2022-08-03 | マイクロマテリアルズ エルエルシー | 高圧処理チャンバのためのガス供給システム |
KR102622303B1 (ko) | 2017-11-16 | 2024-01-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 고압 스팀 어닐링 프로세싱 장치 |
JP2021503714A (ja) | 2017-11-17 | 2021-02-12 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高圧処理システムのためのコンデンサシステム |
KR102649241B1 (ko) | 2018-01-24 | 2024-03-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 고압 어닐링을 사용한 심 힐링 |
EP3762962A4 (en) | 2018-03-09 | 2021-12-08 | Applied Materials, Inc. | HIGH PRESSURE ANNEALING PROCESS FOR METAL-BASED MATERIALS |
US10714331B2 (en) | 2018-04-04 | 2020-07-14 | Applied Materials, Inc. | Method to fabricate thermally stable low K-FinFET spacer |
US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
US10566188B2 (en) | 2018-05-17 | 2020-02-18 | Applied Materials, Inc. | Method to improve film stability |
US10704141B2 (en) | 2018-06-01 | 2020-07-07 | Applied Materials, Inc. | In-situ CVD and ALD coating of chamber to control metal contamination |
US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
US10675581B2 (en) | 2018-08-06 | 2020-06-09 | Applied Materials, Inc. | Gas abatement apparatus |
WO2020092002A1 (en) | 2018-10-30 | 2020-05-07 | Applied Materials, Inc. | Methods for etching a structure for semiconductor applications |
KR20210077779A (ko) | 2018-11-16 | 2021-06-25 | 어플라이드 머티어리얼스, 인코포레이티드 | 강화된 확산 프로세스를 사용한 막 증착 |
WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112336A (ja) * | 1992-09-29 | 1994-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
JPH08139194A (ja) * | 1994-04-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス |
US5641358A (en) * | 1995-10-10 | 1997-06-24 | Stewart; Jeffrey | Modular parylene deposition apparatus having vapor deposition chamber extension |
US5709753A (en) * | 1995-10-27 | 1998-01-20 | Specialty Coating Sysetms, Inc. | Parylene deposition apparatus including a heated and cooled dimer crucible |
US5536321A (en) * | 1995-10-27 | 1996-07-16 | Specialty Coating Systems, Inc. | Parylene deposition apparatus including a post-pyrolysis filtering chamber and a deposition chamber inlet filter |
US5534068A (en) * | 1995-10-27 | 1996-07-09 | Specialty Coating Systems, Inc. | Parylene deposition apparatus including a tapered deposition chamber and dual vacuum outlet pumping arrangement |
US5556473A (en) * | 1995-10-27 | 1996-09-17 | Specialty Coating Systems, Inc. | Parylene deposition apparatus including dry vacuum pump system and downstream cold trap |
US5538758A (en) * | 1995-10-27 | 1996-07-23 | Specialty Coating Systems, Inc. | Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers |
US5958510A (en) * | 1996-01-08 | 1999-09-28 | Applied Materials, Inc. | Method and apparatus for forming a thin polymer layer on an integrated circuit structure |
EP0809291B1 (en) * | 1996-03-22 | 2007-04-04 | Texas Instruments Incorporated | Semiconductor device with intermetal dielectric and method of making |
JPH09326388A (ja) * | 1996-06-05 | 1997-12-16 | Ulvac Japan Ltd | 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置 |
US5711987A (en) | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
JP3601014B2 (ja) * | 1996-10-15 | 2004-12-15 | 前澤工業株式会社 | 浸漬型膜濾過設備における原水濃縮方法およびその装置 |
US5804259A (en) * | 1996-11-07 | 1998-09-08 | Applied Materials, Inc. | Method and apparatus for depositing a multilayered low dielectric constant film |
US5882725A (en) * | 1997-07-01 | 1999-03-16 | Para Tech Coating, Inc. | Parylene deposition chamber including eccentric part tumbler |
US6086679A (en) * | 1997-10-24 | 2000-07-11 | Quester Technology, Inc. | Deposition systems and processes for transport polymerization and chemical vapor deposition |
US6123993A (en) * | 1998-09-21 | 2000-09-26 | Advanced Technology Materials, Inc. | Method and apparatus for forming low dielectric constant polymeric films |
-
1997
- 1997-11-18 JP JP31749997A patent/JP3199006B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-17 KR KR1019980049229A patent/KR100309055B1/ko not_active IP Right Cessation
- 1998-11-17 US US09/192,534 patent/US6130171A/en not_active Expired - Fee Related
- 1998-11-18 CN CN98124791A patent/CN1219764A/zh active Pending
-
2000
- 2000-06-29 US US09/605,891 patent/US6368412B1/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6197704B1 (en) | 1998-04-08 | 2001-03-06 | Nec Corporation | Method of fabricating semiconductor device |
JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機tft素子及びその製造方法 |
JP2004153269A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 基板貫通の相互接続部を形成する方法 |
KR100841134B1 (ko) | 2007-05-02 | 2008-06-24 | (주) 미코티엔 | 프로브 카드용 다층 세라믹 기판 제조 방법 |
WO2011065062A1 (ja) * | 2009-11-30 | 2011-06-03 | シャープ株式会社 | フレキシブル回路基板およびその製造方法 |
JP2017524255A (ja) * | 2014-08-07 | 2017-08-24 | モダ−イノチップス シーオー エルティディー | パワーインダクター |
US10541076B2 (en) | 2014-08-07 | 2020-01-21 | Moda-Innochips Co., Ltd. | Power inductor |
US10541075B2 (en) | 2014-08-07 | 2020-01-21 | Moda-Innochips Co., Ltd. | Power inductor |
US10573451B2 (en) | 2014-08-07 | 2020-02-25 | Moda-Innochips Co., Ltd. | Power inductor |
US10308786B2 (en) | 2014-09-11 | 2019-06-04 | Moda-Innochips Co., Ltd. | Power inductor and method for manufacturing the same |
US10508189B2 (en) | 2014-09-11 | 2019-12-17 | Moda-Innochips Co., Ltd. | Power inductor |
Also Published As
Publication number | Publication date |
---|---|
US6130171A (en) | 2000-10-10 |
KR100309055B1 (ko) | 2001-11-15 |
CN1219764A (zh) | 1999-06-16 |
KR19990045343A (ko) | 1999-06-25 |
US6368412B1 (en) | 2002-04-09 |
JP3199006B2 (ja) | 2001-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3199006B2 (ja) | 層間絶縁膜の形成方法および絶縁膜形成装置 | |
KR100743775B1 (ko) | 확산을 감소시키도록 낮은 유전상수 k의 유전층을 처리하기 위한 방법 및 장치 | |
US10755971B2 (en) | Method of manufacturing semiconductor device | |
EP1898455B1 (en) | Process for producing an interlayer insulating film | |
EP0551306B1 (en) | Multi-level interconnection cmos devices with sog | |
US7129175B2 (en) | Method of manufacturing semiconductor device | |
US5364818A (en) | Sog with moisture resistant protective capping layer | |
US6090702A (en) | Embedded electroconductive layer and method for formation thereof | |
US6071807A (en) | Fabrication method of semiconductor device including insulation film with decomposed organic content | |
KR20020075412A (ko) | 화학 증착된 막을 전자 비임으로 변형하여 저 유전 상수의재료를 형성하는 방법 및 이 방법에 의해 형성되는마이크로일렉트로닉 소자 | |
US20030001278A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
JPH10125782A (ja) | 半導体装置の製造方法 | |
US5447613A (en) | Preventing of via poisoning by glow discharge induced desorption | |
TWI424473B (zh) | 半導體裝置及其製造方法 | |
US6335277B2 (en) | Method for forming metal nitride film | |
JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
JP3486155B2 (ja) | 層間絶縁膜の形成方法 | |
US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
JP3061558B2 (ja) | 半導体装置の絶縁層の形成方法 | |
JP2980645B2 (ja) | 金属薄膜の形成方法 | |
JPH0982802A (ja) | 半導体装置の製造方法 | |
JPH06188205A (ja) | 薄膜形成方法及びその装置 | |
JPH0547720A (ja) | 自然酸化膜の除去方法 | |
US6891269B1 (en) | Embedded electroconductive layer structure | |
JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
LAPS | Cancellation because of no payment of annual fees |