JP2004153269A - 基板貫通の相互接続部を形成する方法 - Google Patents

基板貫通の相互接続部を形成する方法 Download PDF

Info

Publication number
JP2004153269A
JP2004153269A JP2003361648A JP2003361648A JP2004153269A JP 2004153269 A JP2004153269 A JP 2004153269A JP 2003361648 A JP2003361648 A JP 2003361648A JP 2003361648 A JP2003361648 A JP 2003361648A JP 2004153269 A JP2004153269 A JP 2004153269A
Authority
JP
Japan
Prior art keywords
substrate
layer
trench
forming
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003361648A
Other languages
English (en)
Inventor
Arjang Fartash
アリアン・ファタッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004153269A publication Critical patent/JP2004153269A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】表側と裏側を有する基板を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法を提供する。
【解決手段】表側と裏側を有する基板(30)を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部(42)を形成する方法(10)を提供する。この方法は、前記基板(30)の前記表側に回路素子(34)を形成するステップと、前記回路素子(34)に達するトレンチ(38)を前記基板の前記裏側に形成するステップと、ポリマー絶縁材料の一層(40)を前記トレンチ(38)内に形成するステップと、前記回路素子(34)を少なくとも一部露出させるに足るポリマー材料を、前記ポリマー絶縁材料の前記層(40)から除去するステップと、前記回路素子(34)と電気的に通じている導電相互接続層(42)を前記トレンチ(38)内に形成するステップと、を有する。
【選択図】 図6

Description

本発明は、マイクロエレクトロニクス・デバイス用の基板において、基板の裏と表を接続するような貫通タイプの相互接続部を形成する方法に関し、さらに、貫通タイプの相互接続部を有するマイクロエレクトロニクス・デバイス用の基板に関する。
単一基板上にますます多くの回路素子を取り付けることが可能になるにつれて、それに対応してさらに多くの相互接続部を、この基板上に形成して、これらの回路素子を、基板から離れた回路に接続することもある。従来の相互接続部は、この基板のうち、回路素子と同じ側(この基板の「表側」)に形成されることが多く、その基板表側の外周の周りに形成されたコンタクト・パッドで終端する。単一基板上の回路素子の数が増すたびに、コンタクト・パッドと相互接続部は、基板の外周の周りにさらに密集することが多くなる。時折、相互接続部のサイズを縮小して、それらの相互接続部を利用可能なスペースに押し込む。相互接続部のサイズをこのように縮小すると、小型化による製造費用の増大だけでなく、相互接続部の断面積が小さいことに起因する高い相互接続抵抗などの様々な問題がもたらされることがある。
様々な具体的な実施例では、基板表側に相互接続部を配置すると、他の問題も発生することがある。例えば、印刷装置のプリントヘッド・ダイ中のファイアリング機構(firing mechanism)を外部回路に接続する相互接続部が、この基板のうち、流体噴出ノズルと同じ側に形成されることが多い。したがって、これらの相互接続部は、プリントヘッドの使用中に、印刷流体にさらされることがあり、これは、相互接続部に損傷を及ぼして、結局、プリントヘッドに障害をもたらすことになる。さらに、これらの相互接続部を電気的に絶縁して、保護するのに用いられる包封ビード(encapsulent bead)の厚さのために、印刷媒体からこのプリントヘッドを離して位置づけることがある。この場合、プリントヘッドから噴出された印刷流体のドロップレットが好ましくない量だけ広がった後に印刷媒体に達することになる。印刷流体のドロップレットが過度に広がると、精密印刷がさらに困難となる可能性がある。
いくつかの実施形態は、表側と裏側を有する基板を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法を提供する。
この方法は、この基板の表側に回路素子を形成すること、回路素子に達するトレンチを基板の裏側に形成すること、ポリマー絶縁材料の一層をトレンチ内に形成すること、回路素子を少なくとも一部露出させるに足るポリマー材料を、このポリマー絶縁材料の層から除去すること、および、回路素子と電気的に通じている導電相互接続層をトレンチ内に形成することを含む。
発明を実施する為の最良の形態
本発明の一実施形態は、マイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法として、全体が図1中の10に示されている。方法10は、ステップ12において、基板の表側に回路素子を形成することを含む。次に、方法10は、ステップ14において、回路素子を露出させるくらい深く基板に入るトレンチを、基板中に基板の裏側から形成することを含む。ステップ14において、基板の裏側にトランチを形成した後で、ステップ16において、ポリマー絶縁材料の一層をトレンチ内に形成する。次に、ステップ18において、回路素子を裏側から露出させるに足る量のポリマー絶縁材料を除去する。最後に、ステップ20において、導電相互接続層が回路素子と電気的に通じるように、トレンチ内に導電層を形成する。ステップ20において形成された導電相互接続層はまた、基板の裏側に形成されたコンタクト・パッドに電気的に接続されることもある。これにより、基板マウント(しばしば、流体噴出ヘッド・キャリッジまたは流体カートリッジ)上に形成された相補形のコンタクトにコンタクト・パッドを接続することができる。したがって、この実施形態では、基板表側に接続される外部リードはない。
本発明による基板貫通の相互接続部は、基板の表側の回路素子を基板の裏側のコンタクト・パッドに接続することに加えて、他の潜在的な用途を持つことがある。例えば、これらの相互接続部はまた、基板の裏側に形成された回路素子を、基板の表側に形成された回路素子に接続するために用いられることもあり、したがって、基板の両面を回路素子を形成するのに使用できるようにすることがある。
方法10に示される全体のステップは、任意の所望のやり方で実施されることがある。方法10の第1の模範的な実施例は、図2〜図8に示されている。これらの図は、この実施例の選択されたステップを実行した後の基板30の断面図を示している。
図2を参照すると、絶縁層32と導電回路素子34が、まず最初に、基板30の表側に形成される。絶縁層32は、基板バルク36から回路素子34を電気的に絶縁する。絶縁層32はまた、この回路素子からの材料が、基板バルク中に拡散しないようにするために、拡散バリヤ・ゲッタリング層として役立つこともある。追加拡散バリヤ層(図示されてない)は、絶縁層32の上か下のいずれかに形成されることがある。さらに、絶縁層32は、要望があれば、省略することもできる。絶縁層32は、任意の適切な絶縁材料から形成されることがある。例えば、基板30がシリコンから形成される場合には、絶縁層32に二酸化珪素を使用することがある。本発明のいくつかの実施形態では、回路素子34と基板バルク36間の電流漏洩はさらに少ないか、あるいは、回路素子34を形成するのに用いられる材料で基板バルクが汚染される危険性はほとんどないこともある。これらの実施形態では、絶縁層32を使用せずに、基板30上に直接に回路素子34を形成することもある。
回路素子34は、任意の適切な形式を取ることがある。図2に示される実施形態では、回路素子34は、電流を、基板表側に形成された他の回路素子に、かつ/または、そのような他の回路素子から流す導電層として、包括的に示されている。しかしながら、この回路素子は、さらに複雑な構造を持つ場合があり、また、この示された単一層の導体よりも多くの個々の材料層から形成されることがあると理解されよう。
次に、図3を参照すると、総合デバイス製造プロセス中のその後の或る時点において、絶縁層32を露出させる(あるいは、絶縁層が用いられない場合には、回路素子34を露出させる)くらい深く基板30の裏側に入るトレンチ38を、基板30の裏側に形成する。任意の適切な方法を用いて、トレンチ38を形成することがある。トレンチ38の深さは、トレンチの幅よりも著しく大きい場合があるので、適切な方法には、比較的大きいアスペクト比を持つ形態を形成できる方法が含まれる。適切な方法の例は、レーザ・アブレーションや深い反応性イオン・エッチングを含むが、ただし、それらには限定されない。
トレンチ38を形成した後で、そのトレンチの壁面に、トレンチ形成後の図4中の40に示される適切なポリマー絶縁層を塗布する。トレンチ38の壁面に、適切なポリマー絶縁層を塗布することは、トレンチ30の壁面内のどんな凸凹も滑らかにし、また、どんな亀裂および/または突出部も覆うのに役立つことがある。
適切なポリマー絶縁材料は、いくつかの望ましい物理的性質のどれでも含むことがある。例えば、適切なポリマー絶縁材料は、優れた絶縁性を得るために、比較的に大きい絶縁破壊強さを持つもの、および/または、高周波用途での電気損を避けるために、比較的に小さい誘電率を持つものを含むことがある。さらに、適切なポリマー材料は、被着後または蒸着後、加熱されて、表面の凹凸を滑らかにする熱可塑性材料を含むこともある。これは、トレンチ38の壁面の凸凹が、絶縁層40の表面に移されないようにするのに役立つ。さらに、適切なポリマー絶縁材料は、商業的に実施できるやり方で基板30を処理し易くするために、気相反応によって蒸着されたものや、比較的に速い蒸着速度(被着速度)で蒸着されたものを含むことがある。適切なポリマー材料は、これらの性質の任意の1つ、これらの性質の任意の組合せ、および/または、本明細書に記述されてない他の任意の有利な物理的性質を含むことがあると理解されよう。
一種類の適切なポリマー材料の一例として、パリレン基のポリマーがある。パリレン・ポリマーは、ポリ−パラ・キシリレンに基づくポリマーであって、気相プロセスにより、固相二量体(ダイマー)ジ・パラ・キシリレンからの薄膜として被着(蒸着)されることがある。ジ・パラ・キシリレンは、まず最初に、この二量体を昇華させるために加熱され、次に、さらに高い温度で熱分解されて、気相パラ・キシリレン単量体(モノマー)を形成する。次に、この単量体は、基板が入っている室温成長室に運ばれて、そこで、この単量体は、その基板の表面に吸着し、重合して、パリレン膜を形成する。この被着は、適度の真空でのみ行われ、そこで、これらの実施形態において、比較的に速く、かつ単純なプロセスを通じて、ほぼピンホールのない、陰影なしのコンフォーマルポリマー・コーティング(表面形状に沿った態様でのポリマー・コーティング)を得ることができる。さらに、パリレン膜は、実質的に酸化膜または窒化膜よりも速い被着速度で被着されることがある。さらに、パリレン・ポリマーは、熱可塑性のものであるために、被着後、加熱されて、ポリマー層の表面を滑らかにすることもある。さらに、膜厚がほんの数ミクロン(μm)程度のパリレン膜は、直流で何百ボルト台の絶縁破壊電圧を持ち、かつ、そのパリレン膜を高周波の用途に適させるのに充分小さい比誘電率(およそ、2.5〜3.2)を持つことが多い。さらに、パリレン膜は、応力なしに成長することが多く、窒化膜または酸化膜よりも可撓性があり、したがって、熱に起因する応力から損傷を受けにくくなる。さらに、パリレン重合反応は、室温もしくは室温近くで行われることがあるために、室温被着が行われる実施形態では、処理の間に、他のデバイス層中に、熱的な劣化または損傷を起こす危険性が最小となっている。
パリレンは、シリコンに充分に接合する可能性があるために、いくつかの実施形態では、シリコン基板への使用に適することがある。銀、銅、アルミニウムなどの多くの低抵抗の金属も、パリレンに充分に接合する可能性があり、後で被着させる導電層用の材料の選択を可能にする。さらに、パリレンは、感光性(photo−definable)のものであって、いくつかの実施形態では、エキシマ・レーザおよび/または酸素プラズマ・エッチングを用いて、選択的にエッチングされることがある。さらに、パリレン・ポリマー膜は、疎水性があり、かつ耐湿性があることもあり、したがって、高湿、高温の条件のもとで、漏洩電流を、まず、あるいはまったく通さない。
任意の適切なパリレン・ポリマーを用いて、ポリマー絶縁層40を形成することがある。適切なパリレン・ポリマーの例は、パリレンN、パリレンC、パリレンDを含むが、ただし、それらには限定されない。さらに、ポリマー層40を形成するのに用いられるパリレン層は、任意の適切な膜厚を持つこともある。滑らかなコンフォーマルコーティングを得るために、トレンチ38の表面上の傷の大きさのほぼ1倍〜4倍の膜厚、あるいは、それよりも厚い膜厚さえも持つパリレン膜が、トレンチ表面上のあらゆる傷を覆うように、施されることがある。例えば、比較的速いエッチング/アブレーション速度を用いて、トレンチ38を形成する場合には、このトレンチの壁面は、約5ミクロン(μm)の規模の凸凹を持つことがある。このような状況では、トレンチ38の直径などのファクタに応じて、約15ミクロン(μm)〜25ミクロン(μm)の膜厚を持つパリレン膜が用いられることがある。パリレン絶縁層40は、その寸法よりも厚かろうと薄かろうと、トレンチ38の壁面をコンフォーマルコーティングして、その壁面を滑らかにするに足る他の任意の適切な厚さを持つことがあると理解されよう。
いくつかの実施形態では、パリレン層40は約300°Cまで加熱して、他の材料の層が被着される表面をさらに滑らかに形成することで、簡単に熱処理されることがある。熱処理パリレン層40はまた、パリレン中において、パリレン層の表面付近に、外部拡散バリヤ領域も形成させることがある。パリレン層40が熱処理されない実施形態では、拡散バリヤ層(しばしば、金属酸化物または金属窒化物)は、被着された後に、任意の導電層を、パリレンを覆うように被着させても、下層にある材料の中に銅などの導電層金属が拡散しないようにする。しかしながら、パリレン層40が、被着後に加熱される実施形態では、その結果として、拡散バリヤ層がこのパリレンの表面領域に形成される。こうして、追加の拡散バリヤ層を被着させる工程を省略できるようにするのに充分な保護を提供できる。これらの実施形態におけるパリレン層40の外部パリレン拡散バリヤ領域が、250°Cもの高温での銅などの拡散に対して不透過性であるからである。図5A中の41に示される追加拡散バリヤ層は、パリレン層40上に形成されて、要望があれば、パリレン層40および基板バルク36中への不純物の拡散に対して、追加の保護対策となる。追加拡散バリヤ層41を形成するのに適した材料の例は、タンタル、窒化タンタル、チタン、窒化チタン、タンタル/窒化タンタルの二重層、および、チタン/窒化チタンの二重層を含むが、ただし、それらには限定されない。
ポリマー絶縁層40を形成した後で、ポリマー絶縁層40の少なくとも一部と、ポリマー絶縁層40のその部分に近い電気絶縁層32は、図5の実施形態に示されるように、トレンチ38から除去されて、回路素子の裏側を露出させることがある。ポリマー絶縁層40のうち、回路素子34付近の部分は、任意の適切な方法で除去されることがある。適切な方法の例は、レーザ・アブレーションや酸素プラズマ・エッチングを含むが、ただし、それらには限定されない。レーザ・アブレーションを用いて、ポリマー絶縁層40のうち、回路素子34付近の部分を除去すると、いくつかの実施形態では、酸素プラズマ・エッチング以上の、選択性と精度を上げることができる可能性がある。
次に、図6を参照すると、ポリマー絶縁層40のうち、回路素子34に近い部分を除去した後で、導電相互接続層42が、ポリマー絶縁層40の表面と、回路素子34の上記露出部分に形成されて、基板30を貫いて回路素子に至る導電通路を完成する。この相互接続層は、任意の適切な構造を持つことがある。図6に示される模範的な導電層42は、ポリマー絶縁層40の表面上に形成された導電シード層42aと、このシード層上に形成されたやや厚い導電オーバ・レイヤ42bを含む。
この実施形態では、シード層42aは、強力にポリマー絶縁層40に接合し、また、さらに厚いオーバ・レイヤ42bを成長させるのに適した表面を提供するようなやり方で形成される。シード層42aは、任意の適切な材料から形成されることがある。適切な材料は、アルミニウム、銀、金、銅などの導電金属を含むが、ただし、それらには限定されない。
シード層42aは、任意の適切な方法によって形成されることがある。適切な方法は、ポリマー絶縁層40とシード層42aとの間に強力な接合部を形成するものと、大きいアスペクト比の形態に塗布するのに利用できるものを含む。シード層42aを形成する適切な方法の一例は、イオン化物理的蒸着法(I−PVD)である。I−PVDは、トレンチ38などの大きいアスペクト比を持つ形態に塗布することができる。さらに、I−PVDを用いて、アルミニウム、銀、金、銅などの金属をパリレンに被着(蒸着)させると、この金属層は、衝突・エネルギーが高くなるために、下層にあるパリレン層に強力に接着することがある。しかしながら、いくつかの実施形態では、これらの材料用のI−PVD蒸着速度は、他の被着技法用の速度よりもいくらか遅いことがある。それゆえ、シード層42aが被着されると、さらに厚いオーバ・レイヤ42bは、さらに速い被着速度をもたらす方法によって、被着されることがある。オーバ・レイヤ42bを形成するのに使用できる方法の例は、電気めっきまたは無電解めっきを含む。オーバ・レイヤ42bは、任意の適切な材料(1つまたは複数)から形成され、また、シード層42aと同じ材料、あるいはシード層42aとは異なる材料から形成されることもある。シード層42aおよびオーバ・レイヤ42bに適した材料の例は、アルミニウム、銀、金、銅などの導電金属を含むが、ただし、それらには限定されない。
相互接続層42が形成されると、トレンチ38は、図7および図8中の44に示されるフィラー層でほぼ満たされることがある。フィラー層44は、いくつかの機能のどれでも実行するように形成されることがある。例えば、フィラー層44を用いて、汚染物質またはその後の処理工程からの相互接続層42への損傷を防止するのに役立てることがある。さらに、フィラー層44は、トレンチ38内の残りのどんなスペースも満たすことで、基板30の裏側を滑らかにするのに役立つこともあり、したがって、基板裏側で、コンパクト・パッドまたは回路素子などの追加構造体を形成し易くすることがある。
フィラー層44は、任意の適切な材料(1つまたは複数)から形成されることがある。例えば、いくつかの実施形態では、フィラー層44は、銅などの導電材料から形成されることがある。導電材料のフィラー層44の形成は、回路素子34に供給される電流量を増やすのに役立つ場合がある。別法として、フィラー層44は、酸化物または窒化物などの電気絶縁材料から形成される場合もある。同様に、フィラー層44は、パリレン・ポリマーなどのポリマー絶縁材料から形成されることもある。パリレン膜を成長させる速度が比較的に速いために、パリレン・ポリマーからのフィラー層44の形成は、このフィラー層を形成するのに必要な時間を減らすのに役立つこともある。さらに、パリレン膜が、表面をコンフォーマルコーティングするために、パリレン・ポリマーを用いて、フィラー層44を形成する場合、フィラー層44中に、どんなボイドも発生しにくくなる。
図7〜図8は、パリレン・フィラー層44の成長の一実施形態を示している。まず最初に、図7は、部分的に形成されたフィラー層44の図を示している。パリレンは、均等に表面上に堆積するために、パリレン層の厚さは、相互接続層42の全表面上で一様な速度で増大して、ボイドを形成させない。フィラー層44の成長は、図8に示されるように、あらゆる方向に均等に続進し、やがて、事実上完全にトレンチ38を満たすことになる。
フィラー層44の形成中に、或るフィラー材料(図示されてない)が、基板30の裏側において、トレンチ38を取り巻く領域内に被着されることがある。フィラー材料が金属酸化物または金属窒化物であるいくつかの実施形態では、余分のフィラー材料は、適切なウェット・エッチングまたはドライ・エッチングのプロセスによって除去されることがある。このフィラー材料がパリレン・ポリマーである場合には、余分のパリレンは、メカニカル・ポリシングによって除去されることもある。このフィラー材料が導電性のものである場合には、隣り合った相互接続部間に短絡を発生させないようにするために、基板裏側において、できるだけ多くの余分のフィラーを除去することが望ましい場合がある。しかしながら、このフィラー材料が電気的に絶縁するものである実施形態では、基板30の裏側にフィラー材料が残っていても、基板30の裏側で、隣り合った相互接続部間には短絡が生じないであろう。
図9〜図12は、ポリマー絶縁層のうち、回路素子に近い部分が、基板裏側ではなくて、基板表側から除去される、方法10の第2の模範的な実施例を示している。まず最初に、図9は、図4のものと同様な基板130を示している。ただし、基板の表側の絶縁層132および回路素子134を貫く開口150を設けて、基板表側から、ポリマー絶縁層140の一部を露出させている。開口150は、任意の適切なやり方で形成されることがある。例は、共通のウェット・エッチングとドライ・エッチングのプロセスを含むが、ただし、それらには限定されない。
次に、開口150を形成した後で、ポリマー絶縁層140のうち、露出された部分を除去して、図10に示されるように、基板の表側から、基板130を貫いてバイアを開放することもある。任意の適切な方法を用いて、ポリマー絶縁層140のうち、回路素子134付近の部分を除去することがある。例は、酸素プラズマ・エッチングとレーザ・アブレーションを含む。
ポリマー絶縁層140のうち、回路素子134に近い部分が除去されると、図11に示されるように、ポリマー絶縁層140の表面上に、導電相互接続層142が形成されることがある。相互接続層142は、任意の適切な構造を持つこともある。この示された相互接続層142は、シード層142aと、このシード層の上に形成された、さらに厚い導電オーバ・レイヤ142bを含む。層142aと層142b用の材料および形成方法は、上で図2〜図8の実施例について述べられた層42aおよび層42bと同様である場合もある。相互接続層142は、開口150の端縁で回路素子134と接触し、それにより、電流は、この相互接続層から、この回路素子に流れることができる。
次に、図12を参照すると、相互接続層142を形成した後で、相互接続層142の上に(または、中に)、フィラー層144が形成されることもある。上に図2〜図8の実施例の層44について述べられるように、いくつかの実施形態では、このフィラー層に望まれる電気特性に応じて、導電形か絶縁形のいずれかのフィラー層144が用いられることもある。パリレンなどの絶縁ポリマーを用いて、フィラー層144を形成する場合には、基板130の表側または裏側に被着した、いかなる余分の材料も、これらの表面上に任意の追加構造体を形成する前に、ポリシングで除去されることがある。
本明細書に開示された方法は、任意の適切な寸法、および/または、基板30上に形成された他の形態に関するアスペクト比を持つ基板貫通の相互接続部を形成するために利用されることがある。例えば、トレンチ38は、数ミクロン(μm)から数百ミクロン(μm)までの直径を持ち(通常、アスペクト比が20以下である)、パリレン層40は、サブミクロン(μm)から何十ミクロン(μm)までの厚さを持ち、さらに、導電層42は、サブミクロン(μm)から何十ミクロン(μm)までの厚さ(あるいは、スルーホールを満たすために、それよりも大きい厚さ)を持つことがある。さらに、これらの範囲は、単に模範的なものにすぎないことと、これらの構造体は、これらの範囲外の寸法を持つ場合があることも理解されよう。
本発明の方法により構築された基板貫通の相互接続部は、いくつかの異なるタイプの電子デバイス例えば、大容量記憶装置や固体メモリ素子のどれにでも実装されることがある。他の例には、検出器または電子放出源のアレイ、マイクロ・メカニカル・デバイス、光スイッチ、および、流体噴出デバイス用の流体噴出ヘッド(例えば、印刷装置)がある。模範的な印刷装置は、全体が図13中の210に示されている。流体噴出カートリッジが、212に図式的に示されている。印刷装置210は、デスクトップ・プリンタとして示されているが、本発明により組み立てられた流体噴出カートリッジは、ファックス機またはコピー機などの他の任意の印刷装置にも用いられることがあると理解されよう。さらに、印刷装置210は、任意の所望のサイズ(大きいフォーマット、または小さいフォーマット)であることもある。
流体噴出カートリッジ212は、複数の流体噴出デバイス(図示されてない)が形成されている流体噴出ヘッド214を含む。流体噴出デバイスは、流体噴出カートリッジ212の真下に位置づけられた流体受取り媒体の上に流体を噴出するように構成されることがある。上述のように、流体噴出ヘッド214の相互接続部は、基板を貫いて、基板の裏側に形成されたコンタクト・パッドに達する。したがって、流体噴出ヘッド214は、従来のプリントヘッドよりも流体受取り媒体に接近させて位置づけられることがあり、したがって、さらに高い解像度の印刷が可能となる。さらに、このような相互接続部は、流体にさらされず、したがって、さらに長い寿命が得られる可能性がある。さらに、この相互接続部により、流体噴出ヘッド214の裏側にコンタクト・パッドを配置することができるために、流体にさらされるリードを最小限に抑え、したがって、このリードは、従来の流体噴出ヘッドと比較して、流体によるリードの汚染に起因する障害を受けにくくなる可能性がある。
この開示は、特定の実施形態を含むとはいえ、特定の実施形態は、多数の変形が可能であるために、限定する意味で考察されるべきではない。この開示の主題は、本明細書に開示された様々な要素、特徴、機能、および/または性質の新規および非自明な組合せや小組合せをすべて含む。併記の特許請求の範囲は、新規で、かつ非自明であると見なされるいくつかの組合せや小組合せを特に指摘する。この特許請求の範囲は、「1つの」要素、または「第1の」要素、あるいは、それらと同等なものをさすこともある。このような特許請求の範囲は、1つまたは複数の上記要素の組入れを含むと解されるべきであり、2つ以上の上記要素を必要としないし、また除外もしない。特徴、機能、要素、および/または性質の他の組合せや小組合せは、この特許請求の範囲の補正を通じて、あるいは、本願または関連出願への新たな特許請求の範囲の提示を通じて、要求されることがある。このような特許請求の範囲はまた、もとの特許請求の範囲と比べて、範囲が広くとも、狭くとも、等しくとも、または異なろうとも、この開示の主題の範囲内に含まれると見なされる。
本発明は、以下の実施態様を含んでいる。
<1> 表側と裏側を有する基板(30)を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部(42)を形成する方法(10)であって、前記基板(30)の前記表側に回路素子(34)を形成するステップと、前記回路素子(34)に達するトレンチ(38)を前記基板の前記裏側に形成するステップと、ポリマー絶縁材料の一層(40)を前記トレンチ(38)内に形成するステップと、前記回路素子(34)を少なくとも一部露出させるに足るポリマー材料を、前記ポリマー絶縁材料の前記層(40)から除去するステップと、前記回路素子(34)と電気的に通じている導電相互接続層(42)を前記トレンチ(38)内に形成するステップと、
を有する方法(10)。
<2> 前記トレンチ(38)を前記基板(30)の裏側に形成するステップは、レーザ・アブレーションと深い反応性イオン・エッチングから成るグループから選択された技法によって前記トレンチ(38)を形成するステップを有することを特徴とする上記<1>に記載の方法(10)。
<3> ポリマー絶縁材料の前記層(40)を前記トレンチ(38)内に形成するステップは、パリレン(40)の一層を前記トレンチ(38)内に形成するステップを有することを特徴とする上記<1>に記載の方法(10)。
<4> パリレン(40)の前記層を前記トレンチ(38)内に形成した後で、前記基板(30)を約300°Cまで加熱して、パリレン(40)の前記層の外部領域内に拡散バリヤ層を形成するステップをさらに有することを特徴とする上記<3>に記載の方法(10)。
<5> フィラー層(44)を、前記トレンチ(38)内で、前記導電相互接続層(42)の上に形成するステップをさらに有することを特徴とする上記<1>に記載の方法(10)。
<6> 前記フィラー層(44)は、パリレンから形成されることを特徴とする上記<5>に記載の方法(10)。
<7> 前記フィラー層(44)は、導電材料から形成されることを特徴とする上記<5>に記載の方法(10)。
<8> 表側と裏側を有する基板(30)を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部(42)を形成する方法(10)であって、前記基板の前記表側に導電回路素子(34)を形成するステップと、前記回路素子(34)に達する、内面を含むトレンチ(38)を前記基板裏側に形成するステップと、前記回路素子(34)の少なくとも一部を、前記トレンチ(38)を通じて露出させるように、パリレン(40)の一層を前記トレンチ(38)の前記内面に形成するステップと、前記回路素子(34)と電気的に通じている導電相互接続層(42)をパリレン(40)の前記層内に形成するステップと、を有する方法(10)。
<9> 表側、裏側、バルク領域(36)を有する基板(30)と、前記基板(30)の前記表側に形成された回路素子(34)と、前記基板(30)の前記裏側から、前記基板(30)の前記表側へ、前記基板(30)の前記バルク領域(36)を貫通している基板貫通の相互接続部(42)と、を備え、前記基板貫通の相互接続部(42)は、ポリマー誘電体層(40)によって、前記基板(30)の前記バルク領域(36)から隔てられる導電相互接続層を有することを特徴とするマイクロエレクトロニクス・デバイス。
<10> 表側と、裏側と、および、電流を基板(30)の前記裏側から、前記基板(30)を通って前記基板(30)の前記表側に形成された回路素子(34)へ流すように構成された基板貫通の相互接続部(42)とを有する基板(30)を含む、流体受取り媒体上に流体を噴出するように構成された流体噴出ヘッド(214)を備える流体噴出カートリッジ(212)であって、前記基板貫通の相互接続部(42)は、前記基板(30)を貫通するトレンチ(38)と、前記トレンチ(38)内に形成されたポリマー誘電体材料(40)の一層と、前記トレンチ(38)内で、ポリマー誘電体材料(40)の前記層の上に形成された導電体(42)の一層であって、前記回路素子(34)と電気的に通じている導電体の一層と、を具備する流体噴出カートリッジ(212)。
インクカートリッジの流体噴出ヘッド用基板におけるバイア(via)の形成方法として利用できる。
本発明による基板貫通の相互接続部を形成する第1の方法の流れ図を示す。 図1の第1の模範的な実施例により、基板表側に絶縁層と回路素子を形成した後の基板の断面図を示す。 基板裏側にトレンチを形成した後の図2の基板の断面図を示す。 トレンチ内にポリマー絶縁層を形成した後の図3の基板の断面図を示す。 トレンチからポリマー絶縁層の一部を除去した後の図4の基板の断面図を示す。 図1の実施形態の代替実施例により、ポリマー絶縁層の上に拡散バリヤ層を形成した後の図5の基板の断面図を示す。 ポリマー絶縁層の上に導電相互接続層を形成した後の図5の基板の断面図を示す。 導電層の上にフィラー層(filler layer)を一部形成した後の図6の基板の断面図を示す。 導電層の上にフィラー層をほぼ完全に形成した後の図7の基板の断面図を示す。 図1の実施形態の他の模範的な実施例により、回路素子と絶縁層に開口を設けてポリマー絶縁層を露出させた後の図4の基板の断面図を示す。 ポリマー絶縁層の一部を除去した後の図9の基板の断面図を示す。 ポリマー絶縁層の上に導電相互接続層を形成した後の図10の基板の断面図を示す。 導電相互接続層の上にフィラー層を形成した後の図11の基板の断面図を示す。 本発明の一実施形態により構築された構造体を組み込んだ印刷装置を示す。
符号の説明
30 基板
34 回路要素
38 トレンチ
40 ポリマー絶縁材料の層
42 基板貫通の相互接続層
44 フィラー層

Claims (10)

  1. 表側と裏側を有する基板を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法であって、
    前記基板の前記表側に回路素子を形成するステップと、
    前記回路素子に達するトレンチを前記基板の前記裏側に形成するステップと、
    ポリマー絶縁材料の一層を前記トレンチ内に形成するステップと、
    前記回路素子を少なくとも一部露出させるに足るポリマー材料を、前記ポリマー絶縁材料の前記層から除去するステップと、
    前記回路素子と電気的に通じている導電相互接続層を前記トレンチ内に形成するステップと、
    を有する方法。
  2. 前記トレンチを前記基板の裏側に形成するステップは、レーザ・アブレーションと深い反応性イオン・エッチングから成るグループから選択された技法によって前記トレンチを形成するステップを有することを特徴とする請求項1に記載の方法。
  3. ポリマー絶縁材料の前記層を前記トレンチ内に形成するステップは、パリレンの一層を前記トレンチ内に形成するステップを有することを特徴とする請求項1に記載の方法。
  4. パリレンの前記層を前記トレンチ内に形成した後で、前記基板を約300°Cまで加熱して、パリレンの前記層の外部領域内に拡散バリヤ層を形成するステップをさらに有することを特徴とする請求項3に記載の方法。
  5. フィラー層を、前記トレンチ内で、前記導電相互接続層の上に形成するステップをさらに有することを特徴とする請求項1に記載の方法。
  6. 前記フィラー層は、パリレンから形成されることを特徴とする請求項5に記載の方法。
  7. 前記フィラー層は、導電材料から形成されることを特徴とする請求項5に記載の方法。
  8. 表側と裏側を有する基板を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法であって、
    前記基板の前記表側に導電回路素子を形成するステップと、
    前記回路素子に達する、内面を含むトレンチを前記基板裏側に形成するステップと、
    前記回路素子の少なくとも一部を、前記トレンチを通じて露出させるように、パリレンの一層を前記トレンチの前記内面に形成するステップと、
    前記回路素子と電気的に通じている導電相互接続層をパリレンの前記層内に形成するステップと、
    を有する方法。
  9. 表側、裏側、バルク領域を有する基板と、
    前記基板の前記表側に形成された回路素子と、
    前記基板の前記裏側から、前記基板の前記表側へ、前記基板の前記バルク領域を貫通している基板貫通の相互接続部と、
    を備え、
    前記基板貫通の相互接続部は、ポリマー誘電体層によって、前記基板の前記バルク領域から隔てられる導電相互接続層を有することを特徴とするマイクロエレクトロニクス・デバイス。
  10. 表側と、裏側と、および、電流を基板の前記裏側から、前記基板を通って前記基板の前記表側に形成された回路素子へ流すように構成された基板貫通の相互接続部とを有する基板を含む、流体受取り媒体上に流体を噴出するように構成された流体噴出ヘッドを備える流体噴出カートリッジであって、
    前記基板貫通の相互接続部は、
    前記基板を貫通するトレンチと、
    前記トレンチ内に形成されたポリマー誘電体材料の一層と、
    前記トレンチ内で、ポリマー誘電体材料の前記層の上に形成された導電体の一層であって、前記回路素子と電気的に通じている導電体の一層と、
    を具備する流体噴出カートリッジ。
JP2003361648A 2002-10-31 2003-10-22 基板貫通の相互接続部を形成する方法 Pending JP2004153269A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/286,060 US6790775B2 (en) 2002-10-31 2002-10-31 Method of forming a through-substrate interconnect

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011131534A Division JP5548162B2 (ja) 2002-10-31 2011-06-13 基板貫通の相互接続部を形成する方法

Publications (1)

Publication Number Publication Date
JP2004153269A true JP2004153269A (ja) 2004-05-27

Family

ID=32175332

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003361648A Pending JP2004153269A (ja) 2002-10-31 2003-10-22 基板貫通の相互接続部を形成する方法
JP2011131534A Expired - Fee Related JP5548162B2 (ja) 2002-10-31 2011-06-13 基板貫通の相互接続部を形成する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011131534A Expired - Fee Related JP5548162B2 (ja) 2002-10-31 2011-06-13 基板貫通の相互接続部を形成する方法

Country Status (5)

Country Link
US (1) US6790775B2 (ja)
JP (2) JP2004153269A (ja)
CN (1) CN100345275C (ja)
DE (1) DE10331819A1 (ja)
TW (1) TWI260737B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027472A (ja) * 2005-07-19 2007-02-01 Namics Corp 部品内蔵デバイス及び製造方法
JP2007096233A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及び半導体装置の製造方法
JP2010157552A (ja) * 2008-12-26 2010-07-15 Canon Inc 導電層形成方法及び半導体装置
JP2011073440A (ja) * 2009-09-04 2011-04-14 Canon Inc 液体吐出ヘッド用基板の製造方法
JP2012238862A (ja) * 2006-02-03 2012-12-06 Micron Technology Inc 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア
JP2016213247A (ja) * 2015-04-30 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115198A1 (en) * 2000-09-20 2002-08-22 Nerenberg Michael I. Microfabricated ultrasound array for use as resonant sensors
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US7880305B2 (en) * 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US7749445B2 (en) 2005-05-02 2010-07-06 Bioscale, Inc. Method and apparatus for analyzing bioprocess fluids
US7648844B2 (en) 2005-05-02 2010-01-19 Bioscale, Inc. Method and apparatus for detection of analyte using an acoustic device
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7594845B2 (en) * 2005-10-20 2009-09-29 3M Innovative Properties Company Abrasive article and method of modifying the surface of a workpiece
US20070116423A1 (en) * 2005-11-22 2007-05-24 3M Innovative Properties Company Arrays of optical elements and method of manufacturing same
EP2010450A2 (en) * 2006-04-21 2009-01-07 Bioscale, Inc. Microfabricated devices and method for fabricating microfabricated devices
US7755466B2 (en) * 2006-04-26 2010-07-13 Honeywell International Inc. Flip-chip flow sensor
US7955946B2 (en) * 2006-05-22 2011-06-07 Micron Technology, Inc. Methods of determining x-y spatial orientation of a semiconductor substrate comprising an integrated circuit, methods of positioning a semiconductor substrate comprising an integrated circuit, methods of processing a semiconductor substrate, and semiconductor devices
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7626269B2 (en) * 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
WO2008048925A2 (en) * 2006-10-17 2008-04-24 Cufer Asset Ltd. L.L.C. Wafer via formation
US8202491B2 (en) 2006-11-21 2012-06-19 Bioscale, Inc. Apparatus for analyte processing
US20080118402A1 (en) * 2006-11-21 2008-05-22 David Brancazio Method and apparatus for analyte processing
US7999440B2 (en) * 2006-11-27 2011-08-16 Bioscale, Inc. Micro-fabricated devices having a suspended membrane or plate structure
US20080121042A1 (en) * 2006-11-27 2008-05-29 Bioscale, Inc. Fluid paths in etchable materials
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
WO2009033056A1 (en) 2007-09-06 2009-03-12 Bioscale, Inc. Reusable detection surfaces and methods of using same
JP5237607B2 (ja) * 2007-10-25 2013-07-17 新光電気工業株式会社 基板の製造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US20100092790A1 (en) * 2008-10-14 2010-04-15 Gm Global Technology Operations, Inc. Molded or extruded combinations of light metal alloys and high-temperature polymers
US8561292B2 (en) * 2008-11-14 2013-10-22 The Regents Of The University Of Michigan Method for manufacturing an implantable electronic device
DE102008058001A1 (de) * 2008-11-19 2010-05-27 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8148824B2 (en) * 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
US8519538B2 (en) * 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
JP6162145B2 (ja) * 2012-01-13 2017-07-12 エーエスエムエル ネザーランズ ビー.ブイ. 自己組織化可能な重合体及びリソグラフィにおける使用方法
KR20130104728A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP2015524172A (ja) * 2012-06-07 2015-08-20 レンセレイアー ポリテクニック インスティテュート 三次元集積におけるシリコン貫通電極(tsv)応力を低減するためのコンフォーマルコーティング弾性クッションの使用
US9236328B1 (en) * 2014-10-27 2016-01-12 International Business Machines Corporation Electrical and optical through-silicon-via (TSV)
WO2016122584A1 (en) 2015-01-30 2016-08-04 Hewlett Packard Development Company, L.P. Atomic layer deposition passivation for via
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US9786593B1 (en) 2016-04-11 2017-10-10 Nanya Technology Corporation Semiconductor device and method for forming the same
US10770374B2 (en) 2019-01-23 2020-09-08 Globalfoundries Inc. Through-silicon vias for heterogeneous integration of semiconductor device structures
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
WO2023043608A1 (en) * 2021-09-14 2023-03-23 Corning Incorporated Methods and apparatus for manufacturing an electronic apparatus

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202740A (ja) * 1986-03-04 1987-09-07 Toshiba Corp インクジエツト記録装置
JPH11150357A (ja) * 1997-11-18 1999-06-02 Nec Corp 層間絶縁膜の形成方法および絶縁膜形成装置
JPH11297686A (ja) * 1998-04-08 1999-10-29 Nec Corp 半導体装置の製造方法
JP2000357693A (ja) * 1999-06-16 2000-12-26 Nec Corp 半導体装置および半導体基板貫通導体の形成方法
JP2001068618A (ja) * 1999-08-27 2001-03-16 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001189414A (ja) * 1999-12-27 2001-07-10 Seiko Epson Corp 半導体チップの製造方法および半導体チップならびに半導体モジュール、電子機器
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002151518A (ja) * 2000-03-08 2002-05-24 Hitachi Ltd 半導体装置およびその製造方法
JP2002217331A (ja) * 2000-10-23 2002-08-02 Matsushita Electric Ind Co Ltd 半導体チップ、配線基板およびそれらの製造方法ならびに半導体装置
JP2004119659A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425816A (en) * 1991-08-19 1995-06-20 Spectrolab, Inc. Electrical feedthrough structure and fabrication method
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
US5373627A (en) 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JP3918350B2 (ja) * 1999-03-05 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP4212739B2 (ja) * 1999-12-07 2009-01-21 日本特殊陶業株式会社 プリント配線板
JP3548536B2 (ja) * 2000-02-15 2004-07-28 キヤノン株式会社 液体吐出ヘッドの製造方法
JP2001308109A (ja) * 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US6395632B1 (en) 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
US6701593B2 (en) * 2001-01-08 2004-03-09 Nanodynamics, Inc. Process for producing inkjet printhead
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6679587B2 (en) * 2001-10-31 2004-01-20 Hewlett-Packard Development Company, L.P. Fluid ejection device with a composite substrate
US7030010B2 (en) * 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202740A (ja) * 1986-03-04 1987-09-07 Toshiba Corp インクジエツト記録装置
JPH11150357A (ja) * 1997-11-18 1999-06-02 Nec Corp 層間絶縁膜の形成方法および絶縁膜形成装置
JPH11297686A (ja) * 1998-04-08 1999-10-29 Nec Corp 半導体装置の製造方法
JP2000357693A (ja) * 1999-06-16 2000-12-26 Nec Corp 半導体装置および半導体基板貫通導体の形成方法
JP2001068618A (ja) * 1999-08-27 2001-03-16 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001189414A (ja) * 1999-12-27 2001-07-10 Seiko Epson Corp 半導体チップの製造方法および半導体チップならびに半導体モジュール、電子機器
JP2002151518A (ja) * 2000-03-08 2002-05-24 Hitachi Ltd 半導体装置およびその製造方法
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002217331A (ja) * 2000-10-23 2002-08-02 Matsushita Electric Ind Co Ltd 半導体チップ、配線基板およびそれらの製造方法ならびに半導体装置
JP2004119659A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027472A (ja) * 2005-07-19 2007-02-01 Namics Corp 部品内蔵デバイス及び製造方法
JP2007096233A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及び半導体装置の製造方法
JP4593427B2 (ja) * 2005-09-30 2010-12-08 株式会社フジクラ 半導体装置及び半導体装置の製造方法
JP2012238862A (ja) * 2006-02-03 2012-12-06 Micron Technology Inc 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア
JP2010157552A (ja) * 2008-12-26 2010-07-15 Canon Inc 導電層形成方法及び半導体装置
JP2011073440A (ja) * 2009-09-04 2011-04-14 Canon Inc 液体吐出ヘッド用基板の製造方法
KR101435239B1 (ko) * 2009-09-04 2014-08-28 캐논 가부시끼가이샤 액체 토출 헤드 기재를 제조하는 프로세스
JP2016213247A (ja) * 2015-04-30 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE10331819A1 (de) 2004-05-27
CN1499607A (zh) 2004-05-26
TW200406872A (en) 2004-05-01
CN100345275C (zh) 2007-10-24
US20040087126A1 (en) 2004-05-06
JP5548162B2 (ja) 2014-07-16
US6790775B2 (en) 2004-09-14
TWI260737B (en) 2006-08-21
JP2011187992A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
JP5548162B2 (ja) 基板貫通の相互接続部を形成する方法
US6716737B2 (en) Method of forming a through-substrate interconnect
US7432582B2 (en) Method of forming a through-substrate interconnect
KR100225148B1 (ko) 정전척 장치 및 그의 제작방법
JP4906994B2 (ja) 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法
US8728869B2 (en) Method for fabricating a semiconductor device and semiconductor package
US20060055050A1 (en) Semiconductor device and manufacturing method thereof
JP5722223B2 (ja) 選択的な基板領域メッキを可能とする方法
KR101435239B1 (ko) 액체 토출 헤드 기재를 제조하는 프로세스
US6513913B2 (en) Heating element of a printhead having conductive layer between resistive layers
JP2006269968A (ja) 半導体装置およびその製造方法
KR100790605B1 (ko) 소자 기판의 제조 방법 및 액체 토출 소자의 제조 방법
JP5328608B2 (ja) 液体吐出ヘッド用基板、液体吐出ヘッド及びそれらの製造方法
KR19980702598A (ko) 레이져에 의해 제거 가능한 개량 물질
KR100472485B1 (ko) 잉크젯 프린트헤드 및 그 제조방법
KR101096104B1 (ko) 유체 분사 장치의 제조 방법
JP5744549B2 (ja) インクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法
JP2005072489A (ja) 半導体装置の製造方法および半導体装置
TW200305184A (en) Electrode assembly for processing a semiconductor substrate and processing apparatus having the same
Long et al. Wafer Level Fabrication of Embedded Silicon Microcooler on Heating Devices
JP2009006503A (ja) インクジェット記録ヘッド用の基板およびその製造方法
KR20060090704A (ko) 용액 분사 장치 제조 방법, 마이크로 전자 장치용 기판관통 상호 접속부 형성 방법 및 마이크로 전자 장치
JP2005158879A (ja) バリア層形成方法、半導体装置の製造方法及び半導体装置
JP2007035910A (ja) 電子デバイスおよび電子デバイスの製造方法
JP2020097114A (ja) 金属積層膜を有する基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613