KR100309055B1 - 박리없이파릴렌폴리머의층간절연층을형성하는방법및이에사용되는기상증착시스템 - Google Patents

박리없이파릴렌폴리머의층간절연층을형성하는방법및이에사용되는기상증착시스템 Download PDF

Info

Publication number
KR100309055B1
KR100309055B1 KR1019980049229A KR19980049229A KR100309055B1 KR 100309055 B1 KR100309055 B1 KR 100309055B1 KR 1019980049229 A KR1019980049229 A KR 1019980049229A KR 19980049229 A KR19980049229 A KR 19980049229A KR 100309055 B1 KR100309055 B1 KR 100309055B1
Authority
KR
South Korea
Prior art keywords
parylene
gas
polymer layer
polymer
vacuum
Prior art date
Application number
KR1019980049229A
Other languages
English (en)
Other versions
KR19990045343A (ko
Inventor
히데끼 고미
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045343A publication Critical patent/KR19990045343A/ko
Application granted granted Critical
Publication of KR100309055B1 publication Critical patent/KR100309055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

파릴렌의 폴리머는 유전상수가 작기 때문에 층간절연층용으로 바람직하다. 그러나, 파릴렌의 다이머/모노머는 증착시 폴리머층(23) 내부에 흡수되고, 폴리머층상에 걸쳐 실리콘 산화물을 증착하는 동안 잔류 다이머/모노머는 가스(PA3)를 방출하며, 실리콘 산화층은 폴리머층(23)으로부터 박리되는 경향이 있다. 반도체 구조물로부터 실리콘 산화층의 박리를 방지하기 위해, 실리콘 산화물의 증착전에 폴리머층(23)이 어닐되어 폴리머층(23)으로부터 잔류 다이머/모노머 가스(PA3)를 미리 방출한다.

Description

박리없이 파릴렌 폴리머의 층간절연층을 형성하는 방법 및 이에 사용되는 기상증착시스템{PROCESS FOR FORMING INTER-LEVEL INSULATING LAYER OF PARYLENE POLYMER WITHOUT PEELING AND VAPOR PHASE DEPOSITION SYSTEM USED THEREIN}
본 발명은 반도체장치의 제조기술에 관한 것으로, 특히 파릴렌 폴리머의 층간절연층을 갖는 반도체 집적회로 장치를 제조하는 공정 및 이에 사용되는 증착시스템에 관한 것이다.
제조업자들은 집적회로장치의 회로구성부품들의 수를 증가시켜 오고 있으며, 따라서, 축소된 회로 구성부품 및 도전성 스트립이 신호선으로 사용되고 있다. 이 도전성 스트립은 절연층상에서 극히 좁은 간격으로 배열되어 있고, 다른 절연층으로 피복되어 있다. 인접한 2 개의 도전성 스트립 및 그들 사이의 절연층은 기생용량을 형성하고, 이 기생용량은 도전성 스트립을 따른 신호 전파를 지연한다. 이 기생용량은 도전성 스트립간의 갭에 반비례하며, 신호지연은 심각하게 된다.
이 기생용량은 절연층의 유전상수에 비례한다. 도전성 스트립이 극히 좁은 간격으로 배열되어 있어도, 유전상수가 작은 일종의 절연재료는 기생용량을 증가시키지 않는다.
파릴렌은 우수한 재료이고, 파릴렌으로 이루어진 층간절연층은 N. Majid 등에 의한 "Experimental Study of Parylene As Interlayer Dielectric for Wafer Scale Interconnections", 1988 VLSI Multilevel Interconnection Conference Proceedings, 페이지 299 내지 305, 1988, 6월 13,14일에 개시되어 있다. 파릴렌은 폴리(poly)(파라(para)-크실릴렌(xylylene))이다. 도 1은 파릴렌의 절연층용 종래의 증착시스템을 나타낸다. 종래의 증착시스템은 기화기(1), 열분해장치(2), 증착장치(3) 및 기화기(1), 열분해 장치(2) 및 증착장치(3) 사이에 접속된 파이프(4a/4b)를 구비한다. 파릴렌의 다이머 (dimer) 가 1 토르(Torr)와 250 ℃에서 기화기(1)내에서 승화되고, 이 파릴렌의 다이머 가스가 파이프(4a)를 통해 열분해장치(2) 내부로 흘러간다. 이 열분해 장치(2)는 0.5 토르와 680 ℃ 로 유지되고 파릴렌의 다이머 가스는 열분해 장치(2) 내에서 분해된다. 파릴렌의 다이머 가스로부터 파릴렌의 모노머 (monomer) 가스가 생성되어, 열분해 장치(2)로부터 증착장치(3)로 공급된다. 반도체 웨이퍼(5)는 이 증착장치(3)내에 수용되어 있고, 이 증착챔버는 0.1 토르로 유지된다. 반도체 웨이퍼(5)의 표면은 거의 25 ℃ 이고, 파릴렌의 모노머가 반도체 웨이퍼(5)의 표면상에서 중합된다. 그 결과, 파릴렌의 폴리머층이 형성된다.
파릴렌의 폴리머층을 층간절연층으로서 사용하는, 다층배선구조물이 도 2a 내지 도 2e에 도시된 바와 같이 제조된다. 먼저, 반도체 웨이퍼(11)가 준비된다. 도면에 도시되어 있지 않지만, 반도체 웨이퍼(11)의 주면은 절연층으로 피복되어 있다. 알루미늄이 반도체 웨이퍼(11)의 주면상에 증착되고, 이 알루미늄층은 포토리소그래피와 에칭을 사용하여 도 2a에 도시된 바와 같이 하위 도전성스트립(12a/12b)으로 패턴된다.
이 하위 도전성 스트립(12a/12b)은 도 1에 도시된 종래의 증착시스템을 통해 파릴렌의 폴리머로 피복되고, 이 파릴렌의 폴리머층(13)은 도 2b에 도시된 바와 같이 하위 도전성 스트립(12a/12b)상에 걸쳐 연장한다. 실리콘 산화물이 화학기상증착을 사용하여 파릴렌의 폴리머층(13)상에 걸쳐 증착되고, 이 실리콘 산화물층이 화학기계적으로 연마되어, 실리콘 산화물층(14)의 매끄러운 표면이 도 2c에 도시된 바와 같이 생성된다. 파릴렌의 폴리머층(13)과 실리콘 산화물층(14)은 조합되어 층간절연구조물(15)을 형성한다.
콘택홀(15a/15b)이 포토리소그래피 및 에칭을 사용하여 층간절연구조물(15)에 형성되고, 하위 도전성 스트립(12a/12b)은 이 콘택홀(15a/15b)에 노출된다. 이 콘택홀(15a/15b)은 각각 도 2d에 도시된 바와 같이 텅스텐 조각(16a/16b)으로 매립되고, 알루미늄의 상위 도전성 스트립(17)이 증착, 포토리소그래프 및 에칭을 사용하여 층간절연구조물(15)상에 패턴된다. 이 상위 도전성 스트립(17)은 도 2e에 도시된 바와 같이 텅스텐 플러그(16a/16b)를 통해 하위 도전성 스트립(12a/12b)에 전기적으로 접속된다.
당 제조업자는 실리콘 산화물층(14)이 파릴렌의 폴리머층(13)으로부터 박리된다는 종래기술의 문제점에 마주한다. 이러한 박리는 폴리머층(13)내의 파릴렌의 잔류 모노머와 파릴렌의 잔류 다이머 때문이다. 모든 다이머 가스가 모노머 가스로 분해되지는 않기 때문에, 잔류 다이머 가스가 모노머 가스와 함께 증착챔버내에서 수행된다. 게다가, 모노머는 증착챔버내에서 중합될 뿐만 아니라 파릴렌의 다이머로 재결합된다. 이 때문에, 다이머와 모노머가 중합시 폴리머층(13) 내부로 흡수되어, 박리의 원인으로 된다. 이 잔류 다이머와 잔류 모노머는 실리콘 산화물층(14)의 증착과 텅스텐의 증착시 400 ℃ 부근에서 기화되고, 이 다이머 가스와 모노머 가스에 의해 실리콘 산화층(14)이 파릴렌의 폴리머층(13)으로부터 박리된다.
그러므로, 본 발명의 중요한 목적은 다른 층에 단단하게 접착되는 파릴렌의 폴리머층을 구비하는 반도체장치를 제조하는 공정을 제공하는 것이다.
파릴렌의 폴리머층의 성장에 사용되는 증착시스템을 제공하는 것 또한 본 발명의 중요한 목적이다.
이러한 목적을 달성하기 위하여, 본 발명은 폴리머층에 다른 재료를 증착하기 전에 파릴렌의 폴리머층으로부터 잔류 다이머/모노머 가스를 방출시키는 것을 제안한다.
도 1은 문헌에 개시된 종래의 증착시스템을 나타내는 개략도;
도 2a 내지 2e는 다층배선구조물을 제조하는 종래공정을 나타내는 단면도;
도 3a 내지 3f는 본 발명에 따른 반도체장치를 제조하는 공정을 나타내는 단면도;
도 4는 기상증착시스템을 나타내는 개략도;
도 5는 본 발명에 따른 파릴렌의 폴리머층을 성장시키는 조건을 나타내는 흐름도;
도 6은 폴리머층으로부터 방출된 다이머 파릴렌의 양을 온도에 대해 나타낸 그래프;
도 7은 폴리머층으로부터 방출된 모노머 파릴렌의 양을 온도에 대해 나타낸 그래프; 및
도 8은 본 발명에 따른 다른 기상증착시스템을 나타내는 개략도.
*도면의 주요부분에 대한 부호의 설명*
21 : 반도체 구조물 21a : 실리콘 기판
21b : 하위 절연층 22a/22b : 하위 도전성 배선스트립
23 : 폴리머층 46 : 노
46b : 노 챔버 46c : 가열기
46d : 불활성가스 공급시스템 46e : 진공펌프
본 발명의 제 1 태양에 따르면, 제 1층을 갖는 반도체 구조물을 준비하는 단계; 제 1층상에 원료가스를 공급하여 제 1층상에 걸쳐 파릴렌을 포함하는 폴리머를 형성하는 단계; 진공, 불활성가스 함유 분위기 또는 질소가스 함유 분위기에서 파릴렌을 포함하는 폴리머로부터 원료가스의 잔유물을 방출시키는 단계; 및 파릴렌을 포함하는 폴리머를 제 2 층으로 피복하는 단계를 구비하는 반도체장치의 제조공정이 제공된다.
본 발명의 제 2 태양에 따르면, 반도체 구조물이 수용되어 있는 반응챔버를 갖는 반응기; 반응기에 접속되어 반응챔버내에 진공을 생성하는 배출 서브시스템(60); 반응기에 접속되며 반응챔버에 원료가스를 공급하여 반도체 구조물상에 걸쳐 파릴렌을 포함하는 폴리머층을 형성하는 가스공급 서브시스템; 및 진공, 불활성가스 함유 분위기 또는 질소가스 함유 분위기에서 파릴렌을 포함하는 폴리머층으로부터 원료가스의 잔유물을 방출시키는 가스방출수단을 구비하는, 반도체 구조물상에 파릴렌을 포함하는 폴리머층을 형성하는 기상증착시스템이 제공된다.
제 1실시예
도 3a 내지 도 3f는 본 발명을 구체화하는 반도체장치를 제조하는 공정을 나타낸다. 상기 공정은 반도체 구조물(21)을 준비하는 것으로 시작한다. 본 예에서는, 트랜지스터(도시되지 않음)가 실리콘 기판(21a)상에 제조되어, 하위 절연막(21b)으로 피복되어 있다.
알루미늄 또는 알루미늄 합금이 하위 절연막(21b)의 전표면에 걸쳐 증착되고, 포토레지스트 용액이 알루미늄/알루미늄 합금층상에 뿌려진다. 포토레지스트 용액이 베이크 (bake) 되고, 도전성 배선스트립용 잠상(latent image)이 포토마스크(도시되지 않음)로부터 포토레지스트층으로 전사되어 잠상을 형성한다. 이 잠상이 현상되어, 포토레지스트층은 포토레지스트 에칭마스크(도시되지 않음)로 형성된다. 이 포토레지스트 에칭마스크를 사용함으로써, 도 3a에 도시된 바와 같이, 알루미늄/알루미늄 합금층이 선택적으로 제거되어 알루미늄/알루미늄 합금층이 하위 도전성 배선스트립(22a/22b)로 패턴되게 된다. 이 도전성배선스트립(22a/22b)은 트랜지스터에 선택적으로 접속되어 있다.
이어서, 파릴렌-N의 폴리머가 도 3a에 도시된 구조물상에 성장된다. 도 4에는 기상증착시스템이 도시되어 있다. 이 기상 폴리머 성장 시스템은 기화기(41), 기화기(41)에 파이프(43)를 통해 접속된 열분해기(42), 이 열분해기(42)에 파이프(45)를 통해 접속된 증착반응기(44) 및 노(爐; 46)로 구성되어 있다. 노(46)로서는 확산로가 사용될 수 있다. 석영 보트(46a)가 노 챔버(46b)내에 놓여 있고, 가열기(46c)가 노 챔버(46b) 용으로 설치되어 있다. 불활성가스 공급시스템(46d) 및 진공펌프(46e)가 노 챔버(46b)에 접속되어, 노 챔버(46b)를 진공 또는 불활성가스 분위기로 만든다. 불활성가스 공급시스템(46d)은 질소분위기 또는 불활성가스/질소 함유 분위기, 즉, 불활성가스와 질소가스간의 가스혼합물 및 한 종류 이상의 불활성가스간의 가스혼합물을 생성할 수 있다. 질소분위기 및 질소와 불활성가스간의 가스혼합물은 질소 함유 분위기의 범주에 속하고, 불활성가스 분위기, 질소와 불활성가스간의 가스혼합물 및 한 종류 이상의 불활성가스간의 가스혼합물은 불활성가스 함유 분위기의 범주에 속한다.
파릴렌-N 또는 디-파라-크실릴렌(di-para-xylylene)의 고체상 다이머(dimer)가 기화기(41)내에 저장되고, 1 토르, 175 ℃에서 승화되어 다이머 가스를 발생한다. 열분해기(42)는 650 ℃로 유지되며, 압력은 0.5 토르로 조절된다. 이 다이머 가스는 파이프(43)를 통해 열분해기(42)로 흐르고, 흐름제어밸브(47)가 다이머 가스 PA1의 흐름속도를 제어한다. 열분해기(44)에서, 다이머 가스 (PA1) 는 파릴렌-N의 모노머 가스 (PA2) 로 분해된다. 증착반응기(44)는 0.1 토르로 조절되며,도 3a에 도시된 구조물이 증착반응기(44)내에 위치된다. 이 구조물의 표면은 0 ℃로 유지된다. 모노머 가스 (PA2) 가 증착반응기(44)내로 도입되어, 중합된다. 파릴렌-N의 폴리머가 분당 5000 옹스트롬으로 구조물상에 성장되고, 도 3b에 도시된 바와 같이 하위 도전성 배선스트립(22a/22b)은 폴리머층(23)으로 피복된다.
폴리머층(23)이 소정 두께로 성장되면, 도 3b에 도시된 구조물은 진공에서 실온까지 가열되고, 그 후 반응 챔버는 로드로크(load lock; 도시되지 않음)를 통해 대기압으로 회복된다.
이어서, 도 3b에 도시된 구조물이 석영 보트(46a)상에 놓이고, 이 석영 보트(46a)는 대기에 노출됨없이 노 챔버(46b)로 운반된다. 도 3b에 도시된 구조물을 대기로부터 보호하기 위해, 불활성가스 혼합물이 분당 40 리터로 석영 보트(46a)에 분사된다. 이 경우, 불활성가스 혼합물은 질소와 아르곤으로 구성되고, 질소가스와 아르곤 가스는 1:1 로 조절된다.
석영 보트(46a)가 노 챔버내에 놓이면, 노 챔버는 380 ℃로 가열되고, 폴리머층(23)이 30 분동안 어닐된다. 폴리머층(23)이 어닐되는 동안, 질소와 아르곤간의 가스 혼합물이 상기 흐름속도로 석영보트(46a)에 연속적으로 분사되어, 도 3c에 도시된 바와 같이 폴리머층(23)으로부터 파릴렌-N의 잔류 다이머/모노머 (PA3) 가 방출된다.
도 3c에 도시된 구조물은 노 챔버(46b)로부터 플라즈마 화학기상증착 시스템의 증착챔버(47)로 운반되고, 플라즈마 화학기상증착을 통해 380 ℃에서 실리콘 산화물이 폴리머층(23)상에 걸쳐 증착된다. 이 실리콘 산화물은 실리콘 산화층(24)을 형성하고, 화학기계적으로 연마되어 도 3d에 도시된 평탄한 표면을 생성한다.
파릴렌-N 의 폴리머층(23) 및 실리콘 산화물층(24)은 조합되어 층간절연구조물(25)을 형성한다. 파릴렌-N 은 2.8 의 유전상수를 가지며, 층간절연구조물(25)은 하위 도전성 배선스트립(22a/22b)과 후술되는 상위 도전성 배선스트립 사이의 기생용량을 감소시킨다.
포토레지스트 에칭마스크(도시되지 않음)가 실리콘 산화물층(24)상에 형성되고, 실리콘 산화물층(24)과 폴리머층(23)이 선택적으로 에칭되어 콘택홀(26a/26b)을 형성한다. 하위 도전성 배선스트립(22a/22b)은 각각 콘택홀(26a/26b)에 노출되어 있다.
도 3e에 도시된 바와 같이, 콘택홀(26a/26b)은 각각 텅스텐 조각(27a/27b)으로 매립되고, 알루미늄/알루미늄 합금 배선스트립(28)이 도 3f에 도시된 바와 같이 하위 도전성 배선스트립(22a/22b)과 유사하게 실리콘 산화물층(24)상에 패턴된다.
제 1실시예에 있어서, 진공펌프(46e)는 배출 서브시스템으로 기능하고, 기화기(41), 열분해기(42), 파이프(43/45) 및 제어밸브(47)는 전체로서 가스공급서브시스템을 구성한다. 노(46)는 가스방출수단으로 기능한다.
상술에서 알 수 있듯이, 잔류 다이머/모노머가 실리콘 산화물의 증착전에 폴리머층(23)으로부터 방출되어, 실리콘 산화물층(24)은 폴리머층(23)으로부터 박리되지 않는다. 또한, 폴리머층(23)은 그 자체로 하위 절연층(21b)에 대한 접착성을 증가시킨다. 따라서, 제조업자는 잔류 가스의 방출을 통해 폴리머층(23)상에 걸친 층간절연구조물(25)의 신뢰성을 향상시키고, 하위 도전성배선스트립(22a/22b)과 상위 도전성 배선스트립(28) 사이의 기생용량을 효과적으로 감소시킨다.
게다가, 폴리머층(23)은 중합의 완료와 실리콘 산화물의 증착 사이에서 습한(wet) 분위기에 결코 노출되지 않는다. 진공 또는 불활성가스 분위기에 의해 폴리머층(23)은 대기에 함유된 수증기로부터 보호되고, 수분이 폴리머층(23) 내부로 거의 흡입되지 못한다. 수분은 파릴렌의 폴리머의 유전상수를 증가시킨다. 그러나, 본 발명의 폴리머층(23)은 수분을 함유하지 않으므로 작은 유전상수를 갖는다.
다이머/모노머/폴리머는 파릴렌-N 으로 한정되지 않는다. 파릴렌-C, 파릴렌-D, 파릴렌-F 또는 파릴렌으로 주로 구성된 유기절연화합물도 층간절연층(23)으로 활용할 수 있다. 이 때문에, 기화기(41), 열분해기(42), 반응챔버 및 노 챔버(46b)내의 온도는 도 5에 도시된 범위로 떨어진다. 상세하게는, 1 토르와 200 내지 250 ℃ 에서 승화되고, 0.5 토르와 600 ℃ 이상의 고온에서 열분해가 수행된다. 0.1 토르와 -50 내지 50 ℃에서 중합되고, 진공 또는 불활성가스 분위기에서 30 초 내지 1 시간동안 300 내지 500 ℃에서 어닐된다.
본 발명자는 다음과 같이 어닐 온도를 조사했다. 본 발명자는 파릴렌-N 의 폴리머를 증착하고 10-6토르와 실온 내지 600 ℃에서 이 폴리머층을 가열했다. 본 발명자는 4 중극 (quadrupole) 질량분석기를 사용하여 방출가스를 분석했다. 4중극 질량 분석기의 출력강도는 온도에 대해서 도 6과 도 7에 도시된다. M/e=208 은 파릴렌-N 의 다이머를 나타내고, M/e = 105 는 파릴렌-N 의 모노머를 나타내고 있다. 도 6과 도 7로부터, 다이머 파릴렌 가스는 200 내지 250 ℃에서 방출되고, 모노머 파릴렌 가스는 300 ℃와 480 ℃ 부근에서 방출됨을 알 수 있다. 300 ℃ 부근의 모노머 파릴렌 가스는 중합없이 폴리머층 내부로 흡입되었고, 480 ℃ 부근의 모노머 파릴렌은 폴리머 파릴렌의 분해를 통해 생성되었다. 이 때문에, 파릴렌-N 에 대한 적절한 어닐 온도 범위는 300 ℃와 450 ℃ 사이인데, 그 이유는 폴리머 파릴렌이 분해가 방지되기 때문이다. 그러나, 다른 종류의 폴리머 파릴렌은 500 ℃ 이상의 분해온도를 갖는다. 이 때문에, 본 발명자는 어닐 온도를 300 ℃와 500 ℃ 사이로 결정한다.
제 2실시예
제 2실시예를 수행하는 공정은 사용되는 기상증착시스템을 제외하고는 제 1실시예와 유사하다. 도 8은 기상증착시스템을 나타낸다. 이 기상증착시스템은 기화기(51), 열분해기(52) 및 반응챔버(53)를 구비한다. 기화기(51)는 2 토르와 200 ℃에서 디-파라-크실릴렌의 다이머를 가열하고, 그 다음에 이 다이머가 승화된다. 이 다이머 가스는 열분해기(52)로 유도되어, 680 ℃에서 모노머로 열분해된다. 이 모노머 가스가 반응기(53)에 공급되고, 반도체 웨이퍼(54)가 놓여 있는 반응챔버(53)내에서 중합된다. 파릴렌-N의 폴리머층이 반도체 웨이퍼(54)상에 성장된다.
이 기상증착시스템은 어닐챔버(55), 증착챔버(56), 로드로크 (load-lock) 챔버(57), 진공챔버(58), 어닐챔버(55)를 가열하는 램프 가열기(59), 챔버들(53, 55내지 58)에 접속된 배출 서브시스템(60), 증착챔버(56)에 접속된 가스공급 서브시스템(61) 및 운반기구(62)를 추가로 구비한다. 반응챔버(53), 어닐챔버(55), 증착챔버(56) 및 로드로크 챔버(57)는 진공챔버(58) 주변에 배치되어 있고, 진공챔버(58)를 통해 서로 접속될 수 있다. 운반기구(62)는 반도체 웨이퍼(54)를 로드로크 챔버(57)로부터 진공챔버(58)를 통해 반응챔버(53)로, 반응챔버(53)로부터 진공챔버(58)를 통해 어닐챔버(55)로, 어닐챔버(55)로부터 진공챔버(58)를 통해 증착챔버(56)로 및 증착챔버(56)로부터 진공챔버(58)를 통해 로드로크 챔버(57)로 운반한다.
이 반도체 웨이퍼(54)는 로드로크 챔버(57)로 운반되어, 진공챔버(58)를 통해 반응챔버(53)로 운반되며, 파릴렌-N의 폴리머층이 전술된 바와 같이 반응챔버(53)내에서 성장된다. 폴리머층의 성장 후, 반도체 웨이퍼(54)는 반응챔버(53)로부터 진공챔버(58)를 통하여 어닐챔버(55)로 운반된다. 어닐챔버(55)는 10-3토르로 유지되고, 반도체 웨이퍼(54)는 램프 가열기(59)에 의해 380 ℃로 가열된다. 반도체 웨이퍼(54)는 2 분동안 고온진공으로 유지된다.
어닐을 완료하자마자, 반도체 웨이퍼(54)는 어닐챔버(55)로부터 진공챔버(58)를 통해 증착챔버(56)로 운반된다. 가스공급 서브시스템(61)은 적절한 가스혼합물을 증착챔버(56) 내부로 공급하고, 실리콘 산화물이 플라즈마 화학기상증착을 통해 폴리머층상에 6000 옹스트롬의 두께로 성장된다.
실리콘 산화물층의 성장 후, 반도체 웨이퍼(54)는 증착챔버(56)로부터 진공챔버(58)를 통해 로드로크 챔버(57)로 운반되고, 로드로크 챔버(570)로부터 대기중으로 꺼내진다.
따라서, 중합, 어닐 및 화학기상증착이 반도체 웨이퍼(54)를 대기에 노출시키지 않고 진공에서 연속적으로 수행된다. 다이머/모노머의 이러한 잔유물은 어닐 동안 폴리머층으로부터 배출되고, 웨이퍼가 진공챔버(58)를 통해 운반되므로 폴리머층은 잔류 모노머와 수분 사이의 반응으로부터 보호된다. 그 결과, 실리콘 산화물층은 폴리머층으로부터 박리되지 않고, 폴리머의 유전상수는 2.5로 감소된다.
제 2실시예에 있어서, 기화기(51)와 열분해기(52)는 조합되어 가스공급 서브시스템을 형성하며, 어닐 챔버(55)와 램프 가열기(59)는 전체로서 가스 방출수단을 구성한다.
파릴렌-C, 파릴렌-D, 파릴렌-F 및 파릴렌으로 필수 구성된 어떤 종류의 유기화합물도 제 1실시예와 유사하게 폴리머층에 활용될 수 있다. 파릴렌 함유 유기화합물의 예로서 테트라비닐(tetravinyl)-테트라메틸(tetramethyl)-시클로테트라실록산(cyclotetrasiloxane)과 파릴렌-N의 공중합체가 있다.
상술된 바에서 알 수 있듯이, 잔류 모노머와 잔류 다이머는 불활성가스 분위기 또는 진공에서 어닐을 통해 폴리머층으로부터 방출 또는 배출되며, 실리콘 산화층은 폴리머층에 단단하게 접착된다. 불활성가스 분위기 또는 진공이 건조되면, 잔류 모노머는 수분과 반응하지 못하고, 파릴렌의 폴리머는 유전상수가 작게 된다.
본 발명은 특정한 실시예를 통해 도시되고 설명되었지만, 당분야의 당업자에는 본 발명의 다양한 변경 및 변형은 본 발명의 정신과 범위에서 벗어남없이 자명하다.
예를 들어, 불활성가스는 질소와 아르곤간의 가스 혼합물로 결코 제한되지 않는다. 본 발명에 따르면, 어떤 종류의 불활성가스 또는 가스혼합물도 활용될 수 있다. 질소분위기도 어닐용으로 활용될 수 있다. 그러므로, 이러한 분위기는 아르곤, 질소 가스, 불활성가스와 질소가스간의 가스혼합물 및 한 종류 이상의 불활성가스간의 가스혼합물과 같은 불활성가스 중의 어느 하나로도 생성된다. 물론, 불활성가스, 질소 또는 가스혼합물은 건조된 것이다.
이상의 설명에서 알 수 있는 바와 같이, 본 발명에 의하면, 성막시에 파릴렌막에 포함되는 잔류 다이머 및 미반응모노머를 300℃ 이상의 열처리에 의해 방출시키기 때문에, 대단히 안정한 파릴렌막을 층간절연막으로서 형성할 수가 있고, 신뢰성이 높은 배선층간막, 나아가서는 신뢰성이 높은 고속반도체장치를 형성할 수 있다고 하는 효과가 있다.

Claims (16)

  1. (a) 제 1층(22a/22b)을 갖는 반도체 구조물(21/22a/22b; 54)을 준비하는 단계;
    (b) 상기 제 1층상에 원료가스를 공급하여 상기 제 1층상에 파릴렌을 포함하는 폴리머(23)를 형성하는 단계; 및
    (c) 파릴렌을 포함하는 상기 폴리머(23)를 제 2층으로 피복하는 단계를 구비하는 반도체장치의 제조방법에 있어서,
    (d) 상기 (b)단계와 (c)단계 사이에 진공, 불활성가스 함유 분위기 또는 질소가스 함유 분위기에서 파릴렌을 포함하는 상기 폴리머(23)로부터 상기 원료가스의 잔유물(PA3)을 방출시키는 단계를 추가로 구비하며,
    상기 진공, 상기 불활성가스 함유 분위기 및 상기 질소가스 함유 분위기는 300℃ 이상인 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서, 상기 파릴렌은, 파릴렌-N, 파릴렌-C, 파릴렌-D, 파릴렌-F 및 상기 파릴렌-N, 상기 파릴렌-C, 상기 파릴렌-D 및 상기 파릴렌-F 중의 하나를 포함하는 유기화합물로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2항에 있어서, 상기 진공, 상기 불활성가스 함유 분위기 및 상기 질소가스 함유 분위기는 300 ℃ 내지 500 ℃ 의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 2항에 있어서, 상기 파릴렌은 파릴렌-N 이고, 상기 진공, 상기 불활성가스 함유 분위기 및 상기 질소가스 함유 분위기는 300 ℃ 내지 450 ℃ 의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1항에 있어서, 상기 (b)단계에서 얻어진 구조물(21/22a/22b/23)은 상기 폴리머(23)를 습한 분위기에 노출시킴없이 상기 (d)단계를 위한 위치로 운반되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 5항에 있어서, 불활성가스가 상기 (b)단계에서 얻어진 상기 구조물(21/22a/22b/23)에 분사되어 상기 구조물을 상기 습한 분위기로부터 보호하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 5항에 있어서, 상기 구조물(54)은 상기 (b)단계와 (d)단계 사이에서 진공으로 유지되는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 반도체 구조물(21/22a/22b; 54)상에 파릴렌을 포함하는 폴리머층(23)을 형성하는 기상증착시스템으로서,
    상기 반도체 구조물(21/22a/22b; 54)이 수용되어 있는 반응챔버(44; 53)를 갖는 반응기;
    상기 반응기에 접속되어 상기 반응챔버내에 진공을 생성하는 배출 서브시스템(60);
    상기 반응기에 접속되며 상기 반응챔버에 원료가스(PA2)를 공급하여 상기 반도체 구조물상에 파릴렌을 포함하는 폴리머층(23)을 형성하는 가스공급 서브시스템(41/42/43/45/47; 51/52); 및
    진공, 불활성가스 함유 분위기 또는 질소가스 함유 분위기에서 파릴렌을 포함하는 상기 폴리머층으로부터 상기 원료가스의 잔유물을 방출시키는 가스방출수단(46; 55/59)을 구비하며,
    상기 진공, 상기 불활성가스 함유 분위기 및 상기 질소가스 함유 분위기는 300℃ 이상인 것을 특징으로 하는 기상증착시스템.
  9. 제 8항에 있어서, 상기 가스방출수단은 노(46)인 것을 특징으로 하는 기상증착시스템.
  10. 제 9항에 있어서, 상기 노(46)는 반도체층 내부로 불순물을 확산하는데 활용할 수 있음을 특징으로 하는 기상증착시스템.
  11. 제 8항에 있어서, 상기 가스방출수단은, 상기 폴리머층으로 피복된 상기 반도체 구조물(54)을 수용하는 진공챔버(55) 및 상기 폴리머층을 가열하는 가열기(59)를 구비하는 것을 특징으로 하는 기상증착시스템.
  12. 제 8항에 있어서, 상기 폴리머층으로 피복된 상기 반도체 구조물을 습한 분위기에 노출시킴없이 상기 폴리머층으로 피복된 상기 반도체 구조물을 상기 반응기로부터 상기 가스방출수단으로 운반하는 운반수단(46a; 62/58)을 추가로 구비하는 것을 특징으로 하는 기상증착시스템.
  13. 제 12항에 있어서, 상기 운반수단은 불활성가스를 상기 폴리머층에 분사하는 분사 서브수단을 구비하는 것을 특징으로 하는 기상증착시스템.
  14. 제 12항에 있어서, 상기 운반수단은, 상기 반응기와 상기 가스방출수단 사이에 설치된 진공챔버(58) 및 상기 폴리머층으로 피복된 상기 반도체 구조물을 상기 반응기로부터 상기 진공챔버를 통해 상기 가스방출수단으로 운반하는 운반기구(62)를 구비하는 것을 특징으로 하는 기상증착시스템.
  15. 제 14항에 있어서, 상기 폴리머층으로 피복된 상기 반도체 구조물을 수용하는 증착챔버(56) 및 상기 증착챔버에 접속되어 화학기상증착용 원료가스 혼합물을 공급하는 가스공급 서브시스템(61)을 추가로 구비하는 것을 특징으로 하는 기상증착시스템.
  16. 제 15항에 있어서, 상기 증착챔버(56)는 상기 진공챔버에 접속되고, 상기 운반기구(62)는 상기 폴리머로 피복된 상기 반도체 구조물을 상기 가스방출수단으로부터 상기 진공챔버를 통해 상기 증착챔버로 운반하는 것을 특징으로 하는 기상증착시스템.
KR1019980049229A 1997-11-18 1998-11-17 박리없이파릴렌폴리머의층간절연층을형성하는방법및이에사용되는기상증착시스템 KR100309055B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-317499 1997-11-18
JP31749997A JP3199006B2 (ja) 1997-11-18 1997-11-18 層間絶縁膜の形成方法および絶縁膜形成装置

Publications (2)

Publication Number Publication Date
KR19990045343A KR19990045343A (ko) 1999-06-25
KR100309055B1 true KR100309055B1 (ko) 2001-11-15

Family

ID=18088920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049229A KR100309055B1 (ko) 1997-11-18 1998-11-17 박리없이파릴렌폴리머의층간절연층을형성하는방법및이에사용되는기상증착시스템

Country Status (4)

Country Link
US (2) US6130171A (ko)
JP (1) JP3199006B2 (ko)
KR (1) KR100309055B1 (ko)
CN (1) CN1219764A (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189781B2 (ja) 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
US6709715B1 (en) * 1999-06-17 2004-03-23 Applied Materials Inc. Plasma enhanced chemical vapor deposition of copolymer of parylene N and comonomers with various double bonds
US20040255862A1 (en) * 2001-02-26 2004-12-23 Lee Chung J. Reactor for producing reactive intermediates for low dielectric constant polymer thin films
US20030198578A1 (en) * 2002-04-18 2003-10-23 Dielectric Systems, Inc. Multi-stage-heating thermal reactor for transport polymerization
US7192645B2 (en) 2001-02-26 2007-03-20 Dielectric Systems, Inc. Porous low E (<2.0) thin films by transport co-polymerization
US6825303B2 (en) 2001-02-26 2004-11-30 Dielectric Systems, Inc. Integration of low ε thin films and Ta into Cu dual damascene
US6797343B2 (en) * 2001-12-20 2004-09-28 Dielectric Systems, Inc. Dielectric thin films from fluorinated precursors
US6703462B2 (en) * 2001-08-09 2004-03-09 Dielectric Systems Inc. Stabilized polymer film and its manufacture
US7026052B2 (en) * 2001-02-26 2006-04-11 Dielectric Systems, Inc. Porous low k(<2.0) thin film derived from homo-transport-polymerization
US20050274322A1 (en) * 2001-02-26 2005-12-15 Lee Chung J Reactor for producing reactive intermediates for low dielectric constant polymer thin films
US6881447B2 (en) * 2002-04-04 2005-04-19 Dielectric Systems, Inc. Chemically and electrically stabilized polymer films
US20030196680A1 (en) * 2002-04-19 2003-10-23 Dielectric Systems, Inc Process modules for transport polymerization of low epsilon thin films
US20040055539A1 (en) * 2002-09-13 2004-03-25 Dielectric Systems, Inc. Reactive-reactor for generation of gaseous intermediates
KR20040060919A (ko) * 2001-08-24 2004-07-06 엠씨엔씨 리서치 앤드 디벨럽먼트 인스티튜트 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법
JP2004072049A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 有機ｔｆｔ素子及びその製造方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004281247A (ja) * 2003-03-17 2004-10-07 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及びその製造方法
US7094661B2 (en) * 2004-03-31 2006-08-22 Dielectric Systems, Inc. Single and dual damascene techniques utilizing composite polymer dielectric film
US6962871B2 (en) * 2004-03-31 2005-11-08 Dielectric Systems, Inc. Composite polymer dielectric film
US7309395B2 (en) * 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
US20060201426A1 (en) * 2004-05-25 2006-09-14 Lee Chung J Reactor for Producing Reactive Intermediates for Transport Polymerization
US20060046044A1 (en) * 2004-08-24 2006-03-02 Lee Chung J Porous composite polymer dielectric film
US20060274474A1 (en) * 2005-06-01 2006-12-07 Lee Chung J Substrate Holder
US20060275547A1 (en) * 2005-06-01 2006-12-07 Lee Chung J Vapor Phase Deposition System and Method
KR100841134B1 (ko) 2007-05-02 2008-06-24 (주) 미코티엔 프로브 카드용 다층 세라믹 기판 제조 방법
KR100953736B1 (ko) * 2009-07-27 2010-04-19 주식회사 아토 증착 장치 및 반도체 소자의 제조 방법
US20120155038A1 (en) * 2009-11-30 2012-06-21 Sharp Kabushiki Kaisha Flexible circuit board and manufacturing method thereof
TWI402012B (zh) 2010-09-01 2013-07-11 Ind Tech Res Inst 圖案化可撓式基板的方法
KR101662206B1 (ko) 2014-08-07 2016-10-06 주식회사 모다이노칩 파워 인덕터
KR101686989B1 (ko) 2014-08-07 2016-12-19 주식회사 모다이노칩 파워 인덕터
KR101662208B1 (ko) 2014-09-11 2016-10-06 주식회사 모다이노칩 파워 인덕터 및 그 제조 방법
US9728500B2 (en) * 2015-12-17 2017-08-08 Intel Corporation Integrated circuit surface layer with adhesion-functional group
KR101996954B1 (ko) * 2016-12-23 2019-10-02 김종성 셀렉터 스위치가 구비된 절연 트랜스
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP7190450B2 (ja) 2017-06-02 2022-12-15 アプライド マテリアルズ インコーポレイテッド 炭化ホウ素ハードマスクのドライストリッピング
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) * 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
JP7112490B2 (ja) 2017-11-11 2022-08-03 マイクロマテリアルズ エルエルシー 高圧処理チャンバのためのガス供給システム
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
EP3762962A4 (en) 2018-03-09 2021-12-08 Applied Materials, Inc. HIGH PRESSURE ANNEALING PROCESS FOR METAL-BASED MATERIALS
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112336A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5641358A (en) * 1995-10-10 1997-06-24 Stewart; Jeffrey Modular parylene deposition apparatus having vapor deposition chamber extension
US5709753A (en) * 1995-10-27 1998-01-20 Specialty Coating Sysetms, Inc. Parylene deposition apparatus including a heated and cooled dimer crucible
US5536321A (en) * 1995-10-27 1996-07-16 Specialty Coating Systems, Inc. Parylene deposition apparatus including a post-pyrolysis filtering chamber and a deposition chamber inlet filter
US5534068A (en) * 1995-10-27 1996-07-09 Specialty Coating Systems, Inc. Parylene deposition apparatus including a tapered deposition chamber and dual vacuum outlet pumping arrangement
US5556473A (en) * 1995-10-27 1996-09-17 Specialty Coating Systems, Inc. Parylene deposition apparatus including dry vacuum pump system and downstream cold trap
US5538758A (en) * 1995-10-27 1996-07-23 Specialty Coating Systems, Inc. Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers
US5958510A (en) * 1996-01-08 1999-09-28 Applied Materials, Inc. Method and apparatus for forming a thin polymer layer on an integrated circuit structure
EP0809291B1 (en) * 1996-03-22 2007-04-04 Texas Instruments Incorporated Semiconductor device with intermetal dielectric and method of making
JPH09326388A (ja) * 1996-06-05 1997-12-16 Ulvac Japan Ltd 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
US5711987A (en) 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
JP3601014B2 (ja) * 1996-10-15 2004-12-15 前澤工業株式会社 浸漬型膜濾過設備における原水濃縮方法およびその装置
US5804259A (en) * 1996-11-07 1998-09-08 Applied Materials, Inc. Method and apparatus for depositing a multilayered low dielectric constant film
US5882725A (en) * 1997-07-01 1999-03-16 Para Tech Coating, Inc. Parylene deposition chamber including eccentric part tumbler
US6086679A (en) * 1997-10-24 2000-07-11 Quester Technology, Inc. Deposition systems and processes for transport polymerization and chemical vapor deposition
US6123993A (en) * 1998-09-21 2000-09-26 Advanced Technology Materials, Inc. Method and apparatus for forming low dielectric constant polymeric films

Also Published As

Publication number Publication date
US6130171A (en) 2000-10-10
CN1219764A (zh) 1999-06-16
KR19990045343A (ko) 1999-06-25
JPH11150357A (ja) 1999-06-02
US6368412B1 (en) 2002-04-09
JP3199006B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
KR100309055B1 (ko) 박리없이파릴렌폴리머의층간절연층을형성하는방법및이에사용되는기상증착시스템
TWI689988B (zh) 半導體裝置之製造方法、真空處理裝置及基板處理裝置
US5457073A (en) Multi-level interconnection CMOS devices with SOG
US10755971B2 (en) Method of manufacturing semiconductor device
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
JP2001093902A (ja) 半導体デバイスの銅の酸化および汚染を減少するための方法および装置
JP2001060584A (ja) 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
KR20020011123A (ko) Ｗ(ｃｏ)6 로부터의 텅스텐막 증착 방법
JPH11176814A (ja) 半導体装置の製造方法
US6703302B2 (en) Method of making a low dielectric insulation layer
JP2019106490A (ja) 半導体装置の製造方法
US7425346B2 (en) Method for making hybrid dielectric film
JP2018107427A (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
US6165905A (en) Methods for making reliable via structures having hydrophobic inner wall surfaces
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
JP3584785B2 (ja) フッ素樹脂膜の形成方法および半導体装置並びにその製造方法
JP3127557B2 (ja) Ｅｃｒプラズマ処理方法
JP2003203972A (ja) 半導体デバイスおよびその製造方法
JPH10178007A (ja) 塗布型絶縁膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee