JP2003203972A - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法Info
- Publication number
- JP2003203972A JP2003203972A JP2002000744A JP2002000744A JP2003203972A JP 2003203972 A JP2003203972 A JP 2003203972A JP 2002000744 A JP2002000744 A JP 2002000744A JP 2002000744 A JP2002000744 A JP 2002000744A JP 2003203972 A JP2003203972 A JP 2003203972A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- low
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ｌｏｗ−ｋ膜中に中間膜を有さないデュアル
ダマシン構造の配線要素を備えた半導体デバイスとその
製造方法を提供する。 【解決手段】 ウエハＷ上に第１のｌｏｗ−ｋ膜６２を
形成する工程と、第１のｌｏｗ−ｋ膜６２にビアホール
６２ａを形成する工程と、特定温度に加熱した際に消失
する性質を有するＢＡＲＣ６３を第１のｌｏｗ−ｋ膜６
２上に形成する工程と、第２のｌｏｗ−ｋ膜６４をＢＡ
ＲＣ６３上に成膜する工程と、ウエハＷを加熱すること
によって第２のｌｏｗ−ｋ膜６４を熱処理しながらＢＲ
ＡＣ６３を消失させ、第１のｌｏｗ−ｋ膜６２と第２の
ｌｏｗ−ｋ膜６４とを密着させる工程と、第２のｌｏｗ
−ｋ膜６４にビアホール６２ａと連通したトレンチ６４
ａを形成する工程により、デュアルダマシン構造の配線
要素を備える半導体デバイスを製造する。
ダマシン構造の配線要素を備えた半導体デバイスとその
製造方法を提供する。 【解決手段】 ウエハＷ上に第１のｌｏｗ−ｋ膜６２を
形成する工程と、第１のｌｏｗ−ｋ膜６２にビアホール
６２ａを形成する工程と、特定温度に加熱した際に消失
する性質を有するＢＡＲＣ６３を第１のｌｏｗ−ｋ膜６
２上に形成する工程と、第２のｌｏｗ−ｋ膜６４をＢＡ
ＲＣ６３上に成膜する工程と、ウエハＷを加熱すること
によって第２のｌｏｗ−ｋ膜６４を熱処理しながらＢＲ
ＡＣ６３を消失させ、第１のｌｏｗ−ｋ膜６２と第２の
ｌｏｗ−ｋ膜６４とを密着させる工程と、第２のｌｏｗ
−ｋ膜６４にビアホール６２ａと連通したトレンチ６４
ａを形成する工程により、デュアルダマシン構造の配線
要素を備える半導体デバイスを製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、デュアルダマシン
構造等の溝配線要素を備えた半導体デバイスおよびその
製造方法に関する。
構造等の溝配線要素を備えた半導体デバイスおよびその
製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの製造工程においては、
多層配線の形成にデュアルダマシン法が広く用いられて
いる。図７はデュアルダマシン法による多層配線の形成
工程の一例を示す説明図である。最初に、半導体ウエハ
（以下「ウエハ」という）Ｗ上に銅等からなる下部配線
９３を形成する。次いで、ウエハＷ上に下部配線９３を
覆うように第１絶縁膜９４として酸化シリコン（ＳｉＯ
２）膜を形成し、さらに第１絶縁膜９４上に第１中間膜
９５として窒化シリコン（ＳｉＮ）膜を形成して、第１
中間膜９５をパターニングする。この第１中間膜９５の
パターニングにおいては、後にビアホール９９ａが形成
され、このビアホール９９ａを用いた溝配線と下部配線
９３との接続が行われる領域に、下部配線９３の幅より
も狭い開口部９５ａを設ける（図７（ａ））。
多層配線の形成にデュアルダマシン法が広く用いられて
いる。図７はデュアルダマシン法による多層配線の形成
工程の一例を示す説明図である。最初に、半導体ウエハ
（以下「ウエハ」という）Ｗ上に銅等からなる下部配線
９３を形成する。次いで、ウエハＷ上に下部配線９３を
覆うように第１絶縁膜９４として酸化シリコン（ＳｉＯ
２）膜を形成し、さらに第１絶縁膜９４上に第１中間膜
９５として窒化シリコン（ＳｉＮ）膜を形成して、第１
中間膜９５をパターニングする。この第１中間膜９５の
パターニングにおいては、後にビアホール９９ａが形成
され、このビアホール９９ａを用いた溝配線と下部配線
９３との接続が行われる領域に、下部配線９３の幅より
も狭い開口部９５ａを設ける（図７（ａ））。
【０００３】次に、第１中間膜９５上に第２絶縁膜９６
としてＳｉＯ２膜を形成する。この第２絶縁膜９６は、
開口部９５ａがＳｉＯ２によって埋められるように形成
される（図７（ｂ））。さらに第２絶縁膜９６上に第２
中間膜９７としてＳｉＮ膜を形成し、その後に第２中間
膜９７上にフォトレジスト膜９８を形成し、フォトリソ
グラフィー技術を用いて、フォトレジスト膜９８に開口
部を形成する。続いて、フォトレジスト膜９８をマスク
として第２中間膜９７をエッチングすることにより、第
２中間膜９７に開口部９７ａを形成する（図７
（ｃ））。
としてＳｉＯ２膜を形成する。この第２絶縁膜９６は、
開口部９５ａがＳｉＯ２によって埋められるように形成
される（図７（ｂ））。さらに第２絶縁膜９６上に第２
中間膜９７としてＳｉＮ膜を形成し、その後に第２中間
膜９７上にフォトレジスト膜９８を形成し、フォトリソ
グラフィー技術を用いて、フォトレジスト膜９８に開口
部を形成する。続いて、フォトレジスト膜９８をマスク
として第２中間膜９７をエッチングすることにより、第
２中間膜９７に開口部９７ａを形成する（図７
（ｃ））。
【０００４】フォトレジスト膜９８を除去した後に、第
２中間膜９７をエッチングマスクとし、また、第１中間
膜９５をエッチングストッパ層として用いて、第１絶縁
膜９４と第２絶縁膜９６をエッチングする（図７
（ｄ））。これにより第１絶縁膜９４と第２絶縁膜９６
にビアホール９９ａと、溝部（トレンチ）９９ｂが形成
される。
２中間膜９７をエッチングマスクとし、また、第１中間
膜９５をエッチングストッパ層として用いて、第１絶縁
膜９４と第２絶縁膜９６をエッチングする（図７
（ｄ））。これにより第１絶縁膜９４と第２絶縁膜９６
にビアホール９９ａと、溝部（トレンチ）９９ｂが形成
される。
【０００５】これらビアホール９９ａとトレンチ９９ｂ
の内壁にＣＶＤ（Chemical Vapor Diposition）法等に
よりバリアメタル層（図示せず）を形成した後に、ＣＶ
Ｄ法等を用いてこれらビアホール９９ａとトレンチ９９
ｂが埋め込まれるように導電性材料からなる薄膜を形成
し、さらにＣＭＰ（Chemical Mechanical Polishing）
法等による平坦化処理を行う。こうして溝配線９１ｂ
と、下部配線９３と導通するプラグ９１ａとが形成され
る（図７（ｅ））。このようなデュアルダマシン法にお
いて、第１絶縁膜９４と第２絶縁膜９６を形成する方法
としては、一般的にＣＶＤ法と塗布法（ＳＯＤ；Spin O
n Deposition）が用いられている。
の内壁にＣＶＤ（Chemical Vapor Diposition）法等に
よりバリアメタル層（図示せず）を形成した後に、ＣＶ
Ｄ法等を用いてこれらビアホール９９ａとトレンチ９９
ｂが埋め込まれるように導電性材料からなる薄膜を形成
し、さらにＣＭＰ（Chemical Mechanical Polishing）
法等による平坦化処理を行う。こうして溝配線９１ｂ
と、下部配線９３と導通するプラグ９１ａとが形成され
る（図７（ｅ））。このようなデュアルダマシン法にお
いて、第１絶縁膜９４と第２絶縁膜９６を形成する方法
としては、一般的にＣＶＤ法と塗布法（ＳＯＤ；Spin O
n Deposition）が用いられている。
【０００６】図８はデュアルダマシン法による多層配線
の形成工程の別の例を示す説明図である。図８に示す方
法では、最初に下部配線７１が形成されたウエハＷに、
絶縁膜７２を形成し、次いで絶縁膜７２にビアホール７
２ａを形成する（図８（ａ））。次いで、絶縁膜７２上
に反射防止膜等の中間膜７３を形成し、さらにこの中間
膜７３上にフォトレジスト膜７４を形成して、フォトリ
ソグラフィ技術を用いてフォトレジスト膜７４を露光、
現像してパターニングを行う（図８（ｂ））。続いてフ
ォトレジスト膜７４をエッチングストッパ層としてウエ
ハＷのエッチングを行う。これにより中間膜７３と絶縁
膜７２の上部がエッチングされてビアホール７２ａと連
通したトレンチ７２ｂが形成される（図８（ｃ））。
の形成工程の別の例を示す説明図である。図８に示す方
法では、最初に下部配線７１が形成されたウエハＷに、
絶縁膜７２を形成し、次いで絶縁膜７２にビアホール７
２ａを形成する（図８（ａ））。次いで、絶縁膜７２上
に反射防止膜等の中間膜７３を形成し、さらにこの中間
膜７３上にフォトレジスト膜７４を形成して、フォトリ
ソグラフィ技術を用いてフォトレジスト膜７４を露光、
現像してパターニングを行う（図８（ｂ））。続いてフ
ォトレジスト膜７４をエッチングストッパ層としてウエ
ハＷのエッチングを行う。これにより中間膜７３と絶縁
膜７２の上部がエッチングされてビアホール７２ａと連
通したトレンチ７２ｂが形成される（図８（ｃ））。
【０００７】
【発明が解決しようとする課題】しかしながら、図７に
示したデュアルダマシン法を用いた場合には、ビアホー
ル９９ａを形成するために第１絶縁膜９４と第２絶縁膜
９６との間に第１中間膜９５を形成しなくてはならな
い。この第１中間膜９５は第１絶縁膜９４や第２絶縁膜
９６よりも高い誘電率を有しており、このことが近年の
ＬＳＩ等の半導体デバイスの開発の１つの問題となって
いる。つまり、近年のＬＳＩ等の半導体デバイスの開発
においては、高速化と低消費電力化等を目的として、第
１絶縁膜９４および第２絶縁膜９６として低誘電率層間
絶縁膜、所謂、ｌｏｗ−ｋ膜（またはｌｏｗ−ε膜）を
用いる開発が進められているが、この第１中間膜９５が
絶縁層全体（第１絶縁膜９４と第１中間膜９５と第２絶
縁膜９６の積層部分）の誘電率を高くしてしまうという
問題がある。
示したデュアルダマシン法を用いた場合には、ビアホー
ル９９ａを形成するために第１絶縁膜９４と第２絶縁膜
９６との間に第１中間膜９５を形成しなくてはならな
い。この第１中間膜９５は第１絶縁膜９４や第２絶縁膜
９６よりも高い誘電率を有しており、このことが近年の
ＬＳＩ等の半導体デバイスの開発の１つの問題となって
いる。つまり、近年のＬＳＩ等の半導体デバイスの開発
においては、高速化と低消費電力化等を目的として、第
１絶縁膜９４および第２絶縁膜９６として低誘電率層間
絶縁膜、所謂、ｌｏｗ−ｋ膜（またはｌｏｗ−ε膜）を
用いる開発が進められているが、この第１中間膜９５が
絶縁層全体（第１絶縁膜９４と第１中間膜９５と第２絶
縁膜９６の積層部分）の誘電率を高くしてしまうという
問題がある。
【０００８】また、図８に示したデュアルダマシン法を
用いた場合には、絶縁膜７２内に中間膜を形成しないた
めに、絶縁膜７２がｌｏｗ−ｋ膜の場合に絶縁膜７２の
孔誘電率化を回避することができる利点があるが、トレ
ンチ７２ｂを形成するエッチングの際に、トレンチ７２
の底面となる部分にエッチングされなかった突起部７２
ｃが残ることがあり、この突起部７２ｃを除去するため
の新たな工程が必要となるという問題が生じる。
用いた場合には、絶縁膜７２内に中間膜を形成しないた
めに、絶縁膜７２がｌｏｗ−ｋ膜の場合に絶縁膜７２の
孔誘電率化を回避することができる利点があるが、トレ
ンチ７２ｂを形成するエッチングの際に、トレンチ７２
の底面となる部分にエッチングされなかった突起部７２
ｃが残ることがあり、この突起部７２ｃを除去するため
の新たな工程が必要となるという問題が生じる。
【０００９】本発明はこのような事情に鑑みてなされた
ものであり、絶縁膜中に中間膜を有さず、しかもエッチ
ング残りの発生を回避した、デュアルダマシン構造の配
線要素を備えた半導体デバイスおよびその製造方法を提
供することを目的とする。
ものであり、絶縁膜中に中間膜を有さず、しかもエッチ
ング残りの発生を回避した、デュアルダマシン構造の配
線要素を備えた半導体デバイスおよびその製造方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】本発明によれば、デュア
ルダマシン構造の配線要素を備える半導体デバイスの製
造方法であって、半導体基板上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜にビアホールを形成する工
程と、特定温度に加熱することによって消失する中間膜
を、前記ビアホールが前記中間膜によって埋められるよ
うに、前記第１の絶縁膜上に塗布法により形成する工程
と、前記中間膜の表面に第２の絶縁膜を塗布法により成
膜する工程と、前記半導体基板を前記特定温度以上の温
度に加熱することにより、前記第２の絶縁膜を熱処理し
ながら前記中間膜を消失させて、前記第１の絶縁膜と前
記第２の絶縁膜とを密着させる工程と、前記第２の絶縁
膜に前記ビアホールと連通したトレンチを形成する工程
と、を有することを特徴とする半導体デバイスの製造方
法、が提供される。
ルダマシン構造の配線要素を備える半導体デバイスの製
造方法であって、半導体基板上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜にビアホールを形成する工
程と、特定温度に加熱することによって消失する中間膜
を、前記ビアホールが前記中間膜によって埋められるよ
うに、前記第１の絶縁膜上に塗布法により形成する工程
と、前記中間膜の表面に第２の絶縁膜を塗布法により成
膜する工程と、前記半導体基板を前記特定温度以上の温
度に加熱することにより、前記第２の絶縁膜を熱処理し
ながら前記中間膜を消失させて、前記第１の絶縁膜と前
記第２の絶縁膜とを密着させる工程と、前記第２の絶縁
膜に前記ビアホールと連通したトレンチを形成する工程
と、を有することを特徴とする半導体デバイスの製造方
法、が提供される。
【００１１】また、本発明によれば、半導体基板と、前
記半導体基板上に設けられ、ビアホールを有する第１の
絶縁膜と、前記第１の絶縁膜上に前記第１の絶縁膜と密
着するように塗布法により形成され、前記ビアホールと
連通したトレンチを有する形成された第２の絶縁膜と、
を有することを特徴とする半導体デバイス、が提供され
る。
記半導体基板上に設けられ、ビアホールを有する第１の
絶縁膜と、前記第１の絶縁膜上に前記第１の絶縁膜と密
着するように塗布法により形成され、前記ビアホールと
連通したトレンチを有する形成された第２の絶縁膜と、
を有することを特徴とする半導体デバイス、が提供され
る。
【００１２】このような半導体デバイスおよびその製造
方法によれば、デュアルダマシン構造の配線要素を形成
する際に、絶縁層に誘電率の大きい中間膜を設ける必要
がないために、絶縁層の低誘電率化を実現することがで
きる。これにより、例えば、半導体デバイスがＬＳＩ等
である場合には、ＬＳＩ等の高速化、低消費電力化を実
現することができる。また、エッチング残りの発生を防
止することができるために、製造工程を短くすることが
可能である。
方法によれば、デュアルダマシン構造の配線要素を形成
する際に、絶縁層に誘電率の大きい中間膜を設ける必要
がないために、絶縁層の低誘電率化を実現することがで
きる。これにより、例えば、半導体デバイスがＬＳＩ等
である場合には、ＬＳＩ等の高速化、低消費電力化を実
現することができる。また、エッチング残りの発生を防
止することができるために、製造工程を短くすることが
可能である。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら詳細に説明する。ここでは、低誘
電率層間絶縁膜（ｌｏｗ−ｋ膜）にデュアルダマシン構
造の配線要素が形成された半導体デバイスを製造する場
合について説明することとする。図１は、層間絶縁膜の
形成と層間絶縁膜へのビアホールやトレンチの形成工程
に用いられるダマシン形成システムの概略構成を示す説
明図であり、図２は図１に示すダマシン形成システムが
備えているＳＯＤシステムの概略平面図であり、図３は
ＳＯＤシステムの概略側面図であり、図４はＳＯＤシス
テム内に装着された処理ユニット群の側面図である。
て図面を参照しながら詳細に説明する。ここでは、低誘
電率層間絶縁膜（ｌｏｗ−ｋ膜）にデュアルダマシン構
造の配線要素が形成された半導体デバイスを製造する場
合について説明することとする。図１は、層間絶縁膜の
形成と層間絶縁膜へのビアホールやトレンチの形成工程
に用いられるダマシン形成システムの概略構成を示す説
明図であり、図２は図１に示すダマシン形成システムが
備えているＳＯＤシステムの概略平面図であり、図３は
ＳＯＤシステムの概略側面図であり、図４はＳＯＤシス
テム内に装着された処理ユニット群の側面図である。
【００１４】このダマシン形成システムは、ＳＯＤシス
テム１と、レジスト塗布／現像システム２と、露光装置
３と、エッチャー４と、洗浄システム５から構成されて
おり、これらシステムまたは装置の間でウエハＷを搬送
することができるようになっている。ＳＯＤシステム１
は、後に詳細に説明するように、ウエハＷにｌｏｗ−ｋ
膜や反射防止膜（中間膜）を形成するために用いられ
る。
テム１と、レジスト塗布／現像システム２と、露光装置
３と、エッチャー４と、洗浄システム５から構成されて
おり、これらシステムまたは装置の間でウエハＷを搬送
することができるようになっている。ＳＯＤシステム１
は、後に詳細に説明するように、ウエハＷにｌｏｗ−ｋ
膜や反射防止膜（中間膜）を形成するために用いられ
る。
【００１５】レジスト塗布／現像システム２は、ウエハ
Ｗにフォトレジスト液を塗布してレジスト膜を成膜する
レジスト塗布処理ユニットと、露光装置３において所定
のパターンが露光されたレジスト膜を現像処理する現像
処理ユニットと、レジスト膜が成膜されたウエハＷや露
光処理されたウエハＷ、現像処理が施されたウエハＷを
それぞれ熱処理する熱処理ユニット等を有している。
Ｗにフォトレジスト液を塗布してレジスト膜を成膜する
レジスト塗布処理ユニットと、露光装置３において所定
のパターンが露光されたレジスト膜を現像処理する現像
処理ユニットと、レジスト膜が成膜されたウエハＷや露
光処理されたウエハＷ、現像処理が施されたウエハＷを
それぞれ熱処理する熱処理ユニット等を有している。
【００１６】露光装置３は、レジスト膜が形成されたウ
エハＷに所定の回路パターンを露光する。エッチャー４
は、主にＳＯＤシステムにおいて形成された層間絶縁膜
にエッチングを施すために用いられる。また洗浄システ
ム５は、半導体デバイスの製造工程で不用となったレジ
スト膜を除去するレジスト除去ユニットやエッチング後
の残渣を除去する残渣除去ユニット等を備えている。
エハＷに所定の回路パターンを露光する。エッチャー４
は、主にＳＯＤシステムにおいて形成された層間絶縁膜
にエッチングを施すために用いられる。また洗浄システ
ム５は、半導体デバイスの製造工程で不用となったレジ
スト膜を除去するレジスト除去ユニットやエッチング後
の残渣を除去する残渣除去ユニット等を備えている。
【００１７】次にＳＯＤシステム１について詳細に説明
する。ＳＯＤシステム１は、大略的に、処理部７と、サ
イドキャビネット８と、キャリアステーション（ＣＳ
Ｂ）９とを有している。処理部７には、図２および図３
に示すように、手前側上部に塗布処理ユニット（ＳＣ
Ｔ）１１・１２が設けられている。例えば、塗布処理ユ
ニット（ＳＣＴ）１１においては、スピンチャック（図
示せず）に保持されたウエハＷの表面にｌｏｗ−ｋ薬液
が供給され、スピンチャックを回転させることによって
ウエハＷの表面にｌｏｗ−ｋ薬液が拡げられて、ウエハ
Ｗの表面にｌｏｗ−ｋ膜が成膜される。また、塗布処理
ユニット（ＳＣＴ）１２においては、スピンチャックに
保持されたウエハＷの表面に反射防止膜（ＢＡＲＣ；Bo
ttom Anti-Reflective Corting）用薬液が供給され、ス
ピンチャックを回転させることによってウエハＷの表面
にＢＡＲＣ用薬液が拡げられて、ウエハＷの表面にＢＡ
ＲＣが成膜される。
する。ＳＯＤシステム１は、大略的に、処理部７と、サ
イドキャビネット８と、キャリアステーション（ＣＳ
Ｂ）９とを有している。処理部７には、図２および図３
に示すように、手前側上部に塗布処理ユニット（ＳＣ
Ｔ）１１・１２が設けられている。例えば、塗布処理ユ
ニット（ＳＣＴ）１１においては、スピンチャック（図
示せず）に保持されたウエハＷの表面にｌｏｗ−ｋ薬液
が供給され、スピンチャックを回転させることによって
ウエハＷの表面にｌｏｗ−ｋ薬液が拡げられて、ウエハ
Ｗの表面にｌｏｗ−ｋ膜が成膜される。また、塗布処理
ユニット（ＳＣＴ）１２においては、スピンチャックに
保持されたウエハＷの表面に反射防止膜（ＢＡＲＣ；Bo
ttom Anti-Reflective Corting）用薬液が供給され、ス
ピンチャックを回転させることによってウエハＷの表面
にＢＡＲＣ用薬液が拡げられて、ウエハＷの表面にＢＡ
ＲＣが成膜される。
【００１８】これら塗布処理ユニット（ＳＣＴ）１１・
１２の下方には塗布処理ユニット（ＳＣＴ）１１・１２
で用いられる薬液やこの薬液を塗布処理ユニット（ＳＣ
Ｔ）１１・１２へ送るためのポンプ等を内蔵したケミカ
ルユニット１３・１４が設けられている。
１２の下方には塗布処理ユニット（ＳＣＴ）１１・１２
で用いられる薬液やこの薬液を塗布処理ユニット（ＳＣ
Ｔ）１１・１２へ送るためのポンプ等を内蔵したケミカ
ルユニット１３・１４が設けられている。
【００１９】処理部７の中央部には、図２に示すよう
に、複数の処理ユニットを多段に積層してなる処理ユニ
ット群１６・１７が設けられ、これらの間に、昇降して
半導体ウエハ（ウエハ）Ｗを搬送するための主ウエハ搬
送装置１８が設けられている。
に、複数の処理ユニットを多段に積層してなる処理ユニ
ット群１６・１７が設けられ、これらの間に、昇降して
半導体ウエハ（ウエハ）Ｗを搬送するための主ウエハ搬
送装置１８が設けられている。
【００２０】主ウエハ搬送装置１８は、Ｚ方向に延在
し、垂直壁５１ａ・５１ｂおよびこれらの間の側面開口
部５１ｃを有する筒状支持体５１と、その内側に筒状支
持体５１に沿ってＺ方向に昇降自在に設けられたウエハ
搬送体５２とを有している。筒状支持体５１はモータ５
３の回転駆動力によって回転可能となっており、それに
伴ってウエハ搬送体５２も一体的に回転されるようにな
っている。
し、垂直壁５１ａ・５１ｂおよびこれらの間の側面開口
部５１ｃを有する筒状支持体５１と、その内側に筒状支
持体５１に沿ってＺ方向に昇降自在に設けられたウエハ
搬送体５２とを有している。筒状支持体５１はモータ５
３の回転駆動力によって回転可能となっており、それに
伴ってウエハ搬送体５２も一体的に回転されるようにな
っている。
【００２１】ウエハ搬送体５２は、搬送基台５４と、搬
送基台５４に沿って前後に移動可能な３本のウエハ搬送
アーム５５・５６・５７とを備えており、ウエハ搬送ア
ーム５５〜５７は、筒状支持体５１の側面開口部５１ｃ
を通過可能な大きさを有している。これらウエハ搬送ア
ーム５５〜５７は、搬送基台５４内に内蔵されたモータ
およびベルト機構によりそれぞれ独立して進退移動する
ことが可能となっている。ウエハ搬送体５２は、モータ
５８によってベルト５９を駆動させることにより昇降す
るようになっている。なお、符号４０は駆動プーリー、
４１は従動プーリーである。
送基台５４に沿って前後に移動可能な３本のウエハ搬送
アーム５５・５６・５７とを備えており、ウエハ搬送ア
ーム５５〜５７は、筒状支持体５１の側面開口部５１ｃ
を通過可能な大きさを有している。これらウエハ搬送ア
ーム５５〜５７は、搬送基台５４内に内蔵されたモータ
およびベルト機構によりそれぞれ独立して進退移動する
ことが可能となっている。ウエハ搬送体５２は、モータ
５８によってベルト５９を駆動させることにより昇降す
るようになっている。なお、符号４０は駆動プーリー、
４１は従動プーリーである。
【００２２】左側の処理ユニット群１６は、図４に示す
ように、その上側から順に低温用のホットプレートユニ
ット（ＬＨＰ）１９と、２個のキュア（硬化）処理ユニ
ット（ＤＬＣ）２０と、２個のエージングユニット（Ｄ
ＡＣ）２１とが積層されて構成されている。また右側の
処理ユニット群１７は、その上から順に２個のベーク処
理ユニット（ＤＬＢ）２２と、低温用のホットプレート
ユニット（ＬＨＰ）２３と、２個のクーリングプレート
ユニット（ＣＰＬ）２４と、受渡ユニット（ＴＲＳ）２
５と、クーリングプレートユニット（ＣＰＬ）２６とが
積層されて構成されている。なお、受渡ユニット（ＴＲ
Ｓ）２５は、クーリングプレートの機能を兼ね備えるこ
とが可能である。また、ベーク処理ユニット（ＤＬＢ）
２２に代えて高温用のホットプレートユニット（ＯＨ
Ｐ）を設けることができる。
ように、その上側から順に低温用のホットプレートユニ
ット（ＬＨＰ）１９と、２個のキュア（硬化）処理ユニ
ット（ＤＬＣ）２０と、２個のエージングユニット（Ｄ
ＡＣ）２１とが積層されて構成されている。また右側の
処理ユニット群１７は、その上から順に２個のベーク処
理ユニット（ＤＬＢ）２２と、低温用のホットプレート
ユニット（ＬＨＰ）２３と、２個のクーリングプレート
ユニット（ＣＰＬ）２４と、受渡ユニット（ＴＲＳ）２
５と、クーリングプレートユニット（ＣＰＬ）２６とが
積層されて構成されている。なお、受渡ユニット（ＴＲ
Ｓ）２５は、クーリングプレートの機能を兼ね備えるこ
とが可能である。また、ベーク処理ユニット（ＤＬＢ）
２２に代えて高温用のホットプレートユニット（ＯＨ
Ｐ）を設けることができる。
【００２３】サイドキャビネット８は、バブラー（Ｂｕ
ｂ）２７と各ユニットから排出される排気ガスの洗浄の
ためのトラップ（ＴＲＡＰ）２８とを有している。また
バブラー（Ｂｕｂ）２７の下方には、電力供給源（図示
せず）と、純水やアンモニア（ＮＨ３）ガス等を貯留す
るための薬液室（図示せず）と、ＳＯＤシステムにおい
て使用された処理液の廃液を排出するためのドレイン２
９とが設けられている。
ｂ）２７と各ユニットから排出される排気ガスの洗浄の
ためのトラップ（ＴＲＡＰ）２８とを有している。また
バブラー（Ｂｕｂ）２７の下方には、電力供給源（図示
せず）と、純水やアンモニア（ＮＨ３）ガス等を貯留す
るための薬液室（図示せず）と、ＳＯＤシステムにおい
て使用された処理液の廃液を排出するためのドレイン２
９とが設けられている。
【００２４】キャリアステーション９は、ウエハＷが収
容されたカセットを載置する載置台（図示せず）と、こ
の載置台に載置されたカセットと処理部７に設けられた
受渡ユニット（ＴＲＳ）２５との間でウエハＷの搬送を
行うウエハ搬送装置（図示せず）を有している。
容されたカセットを載置する載置台（図示せず）と、こ
の載置台に載置されたカセットと処理部７に設けられた
受渡ユニット（ＴＲＳ）２５との間でウエハＷの搬送を
行うウエハ搬送装置（図示せず）を有している。
【００２５】上記のように構成されたＳＯＤシステムに
おいて、例えば、ゾル−ゲル法によりウエハＷにｌｏｗ
−ｋ膜を形成する場合には、一般的には、ウエハＷを、
クーリングプレートユニット（ＣＰＬ）２４・２６、塗
布処理ユニット（ＳＣＴ）１１・１２、エージングユニ
ット（ＤＡＣ）２１、ベーク処理ユニット（ＤＬＢ）２
２（または高温用のホットプレートユニット（ＯＨ
Ｐ））の順序で搬送し、処理する。なお、エージングユ
ニット（ＤＡＣ）２１とベーク処理ユニット（ＤＬＢ）
２２（または高温用のホットプレートユニット（ＯＨ
Ｐ））との間に、低温用のホットプレートユニット（Ｌ
ＨＰ）１９・２３における処理を行ってもよい。
おいて、例えば、ゾル−ゲル法によりウエハＷにｌｏｗ
−ｋ膜を形成する場合には、一般的には、ウエハＷを、
クーリングプレートユニット（ＣＰＬ）２４・２６、塗
布処理ユニット（ＳＣＴ）１１・１２、エージングユニ
ット（ＤＡＣ）２１、ベーク処理ユニット（ＤＬＢ）２
２（または高温用のホットプレートユニット（ＯＨ
Ｐ））の順序で搬送し、処理する。なお、エージングユ
ニット（ＤＡＣ）２１とベーク処理ユニット（ＤＬＢ）
２２（または高温用のホットプレートユニット（ＯＨ
Ｐ））との間に、低温用のホットプレートユニット（Ｌ
ＨＰ）１９・２３における処理を行ってもよい。
【００２６】またシルク法およびスピードフィルム法に
よりウエハＷにｌｏｗ−ｋ膜を形成する場合には、一般
的には、ウエハＷを、クーリングプレートユニット（Ｃ
ＰＬ）２４・２６、塗布処理ユニット（ＳＣＴ）１２
（アドヒージョンプロモータの塗布）、低温用のホット
プレートユニット（ＬＨＰ）１９・２３、塗布処理ユニ
ット（ＳＣＴ）１１（本薬液の塗布）、低温用のホット
プレートユニット（ＬＨＰ）１９・２３、ベーク処理ユ
ニット（ＤＬＢ）２２（または高温用のホットプレート
ユニット（ＯＨＰ））、キュア処理ユニット（ＤＬＣ）
２０の順序で搬送し、処理する。
よりウエハＷにｌｏｗ−ｋ膜を形成する場合には、一般
的には、ウエハＷを、クーリングプレートユニット（Ｃ
ＰＬ）２４・２６、塗布処理ユニット（ＳＣＴ）１２
（アドヒージョンプロモータの塗布）、低温用のホット
プレートユニット（ＬＨＰ）１９・２３、塗布処理ユニ
ット（ＳＣＴ）１１（本薬液の塗布）、低温用のホット
プレートユニット（ＬＨＰ）１９・２３、ベーク処理ユ
ニット（ＤＬＢ）２２（または高温用のホットプレート
ユニット（ＯＨＰ））、キュア処理ユニット（ＤＬＣ）
２０の順序で搬送し、処理する。
【００２７】さらにフォックス法によりウエハＷにｌｏ
ｗ−ｋ膜を形成する場合には、一般的には、ウエハＷ
を、クーリングプレートユニット（ＣＰＬ）２４・２
６、塗布処理ユニット（ＳＣＴ）１１・１２、低温用の
ホットプレートユニット（ＬＨＰ）１９・２３、ベーク
処理ユニット（ＤＬＢ）２２（または高温用のホットプ
レートユニット（ＯＨＰ））、キュア処理ユニット（Ｄ
ＬＣ）２０の順序で搬送し、処理する。
ｗ−ｋ膜を形成する場合には、一般的には、ウエハＷ
を、クーリングプレートユニット（ＣＰＬ）２４・２
６、塗布処理ユニット（ＳＣＴ）１１・１２、低温用の
ホットプレートユニット（ＬＨＰ）１９・２３、ベーク
処理ユニット（ＤＬＢ）２２（または高温用のホットプ
レートユニット（ＯＨＰ））、キュア処理ユニット（Ｄ
ＬＣ）２０の順序で搬送し、処理する。
【００２８】このように構成されたダマシン形成システ
ムを用いて、デュアルダマシン構造の配線要素を備える
半導体デバイスを製造する方法について以下に説明す
る。図５は半導体デバイスの製造工程の一実施形態を示
すフローチャートである。また、図６はウエハＷにｌｏ
ｗ−ｋ膜が形成される過程を示した説明図である。な
お、図５中に示した一連の工程において、図１に示した
ダマシン形成システムを用いて行われる工程は、ステッ
プ２〜ステップ７の工程である。
ムを用いて、デュアルダマシン構造の配線要素を備える
半導体デバイスを製造する方法について以下に説明す
る。図５は半導体デバイスの製造工程の一実施形態を示
すフローチャートである。また、図６はウエハＷにｌｏ
ｗ−ｋ膜が形成される過程を示した説明図である。な
お、図５中に示した一連の工程において、図１に示した
ダマシン形成システムを用いて行われる工程は、ステッ
プ２〜ステップ７の工程である。
【００２９】最初に、ウエハＷの表面にパターニングさ
れた下部配線６１を形成する（ステップ１、図６
（ａ））。このステップ１は、例えば、レジスト塗布／
現像システム、スパッタ装置またはＣＶＤ装置、レジス
ト除去装置等を用いた公知の方法によって行うことがで
きる。下部配線６１は、ダマシン構造を有する銅（Ｃ
ｕ）配線であってもよく、アルミニウム（Ａｌ）配線で
あってもよい。
れた下部配線６１を形成する（ステップ１、図６
（ａ））。このステップ１は、例えば、レジスト塗布／
現像システム、スパッタ装置またはＣＶＤ装置、レジス
ト除去装置等を用いた公知の方法によって行うことがで
きる。下部配線６１は、ダマシン構造を有する銅（Ｃ
ｕ）配線であってもよく、アルミニウム（Ａｌ）配線で
あってもよい。
【００３０】次に、ＳＯＤシステム１を用いて、下部配
線６１を覆うようにウエハＷ上に第１のｌｏｗ−ｋ膜６
２を形成する（ステップ２、図６（ｂ））。具体的に
は、前述したように、塗布処理ユニット（ＳＣＴ）１１
に設けられたスピンチャックにウエハＷを保持し、この
ウエハＷの表面にｌｏｗ−ｋ薬液を供給し、スピンチャ
ックを回転させることによってウエハＷの表面にｌｏｗ
−ｋ薬液を拡げてｌｏｗ−ｋ膜を成膜し、次いでこのウ
エハＷを低温用のホットプレートユニット（ＬＨＰ）１
９・２３、ベーク処理ユニット（ＤＬＢ）２２、キュア
処理ユニット（ＤＬＣ）２０の順序で搬送し、各ユニッ
トにおいて熱処理する。
線６１を覆うようにウエハＷ上に第１のｌｏｗ−ｋ膜６
２を形成する（ステップ２、図６（ｂ））。具体的に
は、前述したように、塗布処理ユニット（ＳＣＴ）１１
に設けられたスピンチャックにウエハＷを保持し、この
ウエハＷの表面にｌｏｗ−ｋ薬液を供給し、スピンチャ
ックを回転させることによってウエハＷの表面にｌｏｗ
−ｋ薬液を拡げてｌｏｗ−ｋ膜を成膜し、次いでこのウ
エハＷを低温用のホットプレートユニット（ＬＨＰ）１
９・２３、ベーク処理ユニット（ＤＬＢ）２２、キュア
処理ユニット（ＤＬＣ）２０の順序で搬送し、各ユニッ
トにおいて熱処理する。
【００３１】第１のｌｏｗ−ｋ膜６２としては、例え
ば、ポリオルガノシロキサン架橋ビスベンゾシクロブテ
ン樹脂（ＢＣＢ）やＤｏｗＣｈｅｍｉｃａｌ社製のＳｉ
ＬＫ（商品名）、Ｈｏｎｅｙｗｅｌｌ社製のＦＬＡＲＥ
（商品名）等のポリアリレンエーテル樹脂（ＰＡＥ）、
メチルシルセスキオキサン（ＭＳＱ）等の有機ポリシロ
キサン樹脂、多孔質ＳｉＯ２等を挙げることができる。
なお、これらの材料は、後述する第２のｌｏｗ−ｋ膜６
４としても用いられる。
ば、ポリオルガノシロキサン架橋ビスベンゾシクロブテ
ン樹脂（ＢＣＢ）やＤｏｗＣｈｅｍｉｃａｌ社製のＳｉ
ＬＫ（商品名）、Ｈｏｎｅｙｗｅｌｌ社製のＦＬＡＲＥ
（商品名）等のポリアリレンエーテル樹脂（ＰＡＥ）、
メチルシルセスキオキサン（ＭＳＱ）等の有機ポリシロ
キサン樹脂、多孔質ＳｉＯ２等を挙げることができる。
なお、これらの材料は、後述する第２のｌｏｗ−ｋ膜６
４としても用いられる。
【００３２】なお、ベーク処理ユニット（ＤＬＢ）２２
における処理温度は、低温用のホットプレートユニット
（ＬＨＰ）１９・２３における処理温度よりも高く、キ
ュア処理ユニット（ＤＬＣ）２０における処理温度より
も低くなるようにする。つまり、ｌｏｗ−ｋ膜の熱処理
は、低温で蒸発する成分から順に蒸発させることによっ
て行う。これにより第１のｌｏｗ−ｋ膜６２の性状を良
好に保持することができる。
における処理温度は、低温用のホットプレートユニット
（ＬＨＰ）１９・２３における処理温度よりも高く、キ
ュア処理ユニット（ＤＬＣ）２０における処理温度より
も低くなるようにする。つまり、ｌｏｗ−ｋ膜の熱処理
は、低温で蒸発する成分から順に蒸発させることによっ
て行う。これにより第１のｌｏｗ−ｋ膜６２の性状を良
好に保持することができる。
【００３３】続いて、第１のｌｏｗ−ｋ膜６２にビアホ
ール６２ａを形成する（ステップ３、図６（ｃ））。こ
のステップ３の工程は、より詳しくは、例えば、第１の
ｌｏｗ−ｋ膜６２が形成されたウエハＷをレジスト塗布
／現像システム２へ搬送し、そこで第１のｌｏｗ−ｋ膜
６２上にレジスト膜を形成し、これを露光装置３を用い
て所定のパターンで露光し、さらに現像処理することに
よって、第１のｌｏｗ−ｋ膜６２上に所定のパターンを
有するレジスト膜を形成し、その後にこのレジスト膜が
形成されたウエハＷをエッチャー４においてエッチング
し、次いで洗浄システム５においてレジスト膜およびエ
ッチング後の残渣を除去することによって行われる。
ール６２ａを形成する（ステップ３、図６（ｃ））。こ
のステップ３の工程は、より詳しくは、例えば、第１の
ｌｏｗ−ｋ膜６２が形成されたウエハＷをレジスト塗布
／現像システム２へ搬送し、そこで第１のｌｏｗ−ｋ膜
６２上にレジスト膜を形成し、これを露光装置３を用い
て所定のパターンで露光し、さらに現像処理することに
よって、第１のｌｏｗ−ｋ膜６２上に所定のパターンを
有するレジスト膜を形成し、その後にこのレジスト膜が
形成されたウエハＷをエッチャー４においてエッチング
し、次いで洗浄システム５においてレジスト膜およびエ
ッチング後の残渣を除去することによって行われる。
【００３４】続いて、ビアホール６２ａが形成された第
１のｌｏｗ−ｋ膜６２上にＢＡＲＣ６３を形成する（ス
テップ４、図６（ｄ））。このステップ４はＳＯＤシス
テム１を用いて行われ、ビアホール６２ａがＢＡＲＣ６
３によって埋められるようにＢＡＲＣ６３を形成する。
例えば、ＳＯＤシステム１の塗布処理ユニット（ＳＣ
Ｔ）１２に設けられたスピンチャックにウエハＷを保持
し、このウエハＷ上にＢＡＲＣ用薬液を供給してスピン
チャックを回転させることによりウエハＷの表面にＢＡ
ＲＣ用薬液を拡げてＢＡＲＣを成膜し、その後にウエハ
Ｗを、低温用のホットプレートユニット（ＬＨＰ）１９
・２３、ベーク処理ユニット（ＤＬＢ）２２において所
定の温度で処理する。
１のｌｏｗ−ｋ膜６２上にＢＡＲＣ６３を形成する（ス
テップ４、図６（ｄ））。このステップ４はＳＯＤシス
テム１を用いて行われ、ビアホール６２ａがＢＡＲＣ６
３によって埋められるようにＢＡＲＣ６３を形成する。
例えば、ＳＯＤシステム１の塗布処理ユニット（ＳＣ
Ｔ）１２に設けられたスピンチャックにウエハＷを保持
し、このウエハＷ上にＢＡＲＣ用薬液を供給してスピン
チャックを回転させることによりウエハＷの表面にＢＡ
ＲＣ用薬液を拡げてＢＡＲＣを成膜し、その後にウエハ
Ｗを、低温用のホットプレートユニット（ＬＨＰ）１９
・２３、ベーク処理ユニット（ＤＬＢ）２２において所
定の温度で処理する。
【００３５】ＢＡＲＣ６３は第２のｌｏｗ−ｋ膜６４の
キュア処理時には消失する、いわば中間膜である。つま
り、このＢＡＲＣ６３としては、特定温度未満では固体
状（またはゲル状）の膜性状を維持するが、その特定温
度以上に加熱することによって昇華等して消失する性質
を有する材料（以下「消失性物質」と呼ぶこととす
る）、例えば、ポロジェンが用いられる。したがってＢ
ＡＲＣ６３を形成する際のベーク処理ユニット（ＤＬ
Ｂ）２２における熱処理温度は、消失性物質の消失が起
こる特定温度（以下「消失温度」という）よりも十分に
低い温度において行われる。さらに、この消失温度は、
後に形成する第２のｌｏｗ−ｋ膜６４の最高熱処理温度
よりも低い温度である。逆に言えば、第２のｌｏｗ−ｋ
膜６４としては、ＢＡＲＣ６３を形成する消失性物質の
消失温度よりも高い温度でキュア処理を行う材料が用い
られる。
キュア処理時には消失する、いわば中間膜である。つま
り、このＢＡＲＣ６３としては、特定温度未満では固体
状（またはゲル状）の膜性状を維持するが、その特定温
度以上に加熱することによって昇華等して消失する性質
を有する材料（以下「消失性物質」と呼ぶこととす
る）、例えば、ポロジェンが用いられる。したがってＢ
ＡＲＣ６３を形成する際のベーク処理ユニット（ＤＬ
Ｂ）２２における熱処理温度は、消失性物質の消失が起
こる特定温度（以下「消失温度」という）よりも十分に
低い温度において行われる。さらに、この消失温度は、
後に形成する第２のｌｏｗ−ｋ膜６４の最高熱処理温度
よりも低い温度である。逆に言えば、第２のｌｏｗ−ｋ
膜６４としては、ＢＡＲＣ６３を形成する消失性物質の
消失温度よりも高い温度でキュア処理を行う材料が用い
られる。
【００３６】続いてＢＡＲＣ６３上に、第２のｌｏｗ−
ｋ膜６４を成膜する（ステップ５、図６（ｅ））。この
ステップ５は、先に説明したステップ２における第１の
ｌｏｗ−ｋ膜６２の成膜と同様に、ＳＯＤシステム１が
備えている塗布処理ユニット（ＳＣＴ）１１を用いて行
われる。
ｋ膜６４を成膜する（ステップ５、図６（ｅ））。この
ステップ５は、先に説明したステップ２における第１の
ｌｏｗ−ｋ膜６２の成膜と同様に、ＳＯＤシステム１が
備えている塗布処理ユニット（ＳＣＴ）１１を用いて行
われる。
【００３７】第２のｌｏｗ−ｋ膜を成膜するために用い
られる薬液としては、ＢＡＲＣ６３を構成している消失
性物質が含まれている材料が好適に用いられる。また後
述するように、第２のｌｏｗ−ｋ膜６４は最終的に第１
のｌｏｗ−ｋ膜６２に密着させるために、この密着性を
高める観点から、第２のｌｏｗ−ｋ膜６４は第１のｌｏ
ｗ−ｋ膜６２と同じ材料を用いて形成されるようにする
ことが好ましい。具体的には、第２のｌｏｗ−ｋ膜６４
としては、第１のｌｏｗ−ｋ膜６２と同様に、多孔質Ｓ
ｉＯ２膜等が好適に用いられる。
られる薬液としては、ＢＡＲＣ６３を構成している消失
性物質が含まれている材料が好適に用いられる。また後
述するように、第２のｌｏｗ−ｋ膜６４は最終的に第１
のｌｏｗ−ｋ膜６２に密着させるために、この密着性を
高める観点から、第２のｌｏｗ−ｋ膜６４は第１のｌｏ
ｗ−ｋ膜６２と同じ材料を用いて形成されるようにする
ことが好ましい。具体的には、第２のｌｏｗ−ｋ膜６４
としては、第１のｌｏｗ−ｋ膜６２と同様に、多孔質Ｓ
ｉＯ２膜等が好適に用いられる。
【００３８】第２のｌｏｗ−ｋ膜６４が成膜されたウエ
ハＷは、ステップ２と同様にして、低温用のホットプレ
ートユニット（ＬＨＰ）１９・２３、ベーク処理ユニッ
ト（ＤＬＢ）２２、キュア処理ユニット（ＤＬＣ）２０
の順序で搬送され、逐次、所定の温度で熱処理される
（ステップ６）。ステップ６は、ベーク処理ユニット
（ＤＬＢ）２２またはキュア処理ユニット（ＤＬＣ）２
０における熱処理温度を、ＢＡＲＣ６３を形成する消失
性物質の消失温度よりも高い温度に設定して行われ、第
２のｌｏｗ−ｋ膜６４に含まれる消失性物質とＢＡＲＣ
６３を形成している消失性物質の両方を同時に蒸発また
は昇華等させる。
ハＷは、ステップ２と同様にして、低温用のホットプレ
ートユニット（ＬＨＰ）１９・２３、ベーク処理ユニッ
ト（ＤＬＢ）２２、キュア処理ユニット（ＤＬＣ）２０
の順序で搬送され、逐次、所定の温度で熱処理される
（ステップ６）。ステップ６は、ベーク処理ユニット
（ＤＬＢ）２２またはキュア処理ユニット（ＤＬＣ）２
０における熱処理温度を、ＢＡＲＣ６３を形成する消失
性物質の消失温度よりも高い温度に設定して行われ、第
２のｌｏｗ−ｋ膜６４に含まれる消失性物質とＢＡＲＣ
６３を形成している消失性物質の両方を同時に蒸発また
は昇華等させる。
【００３９】これにより、第２のｌｏｗ−ｋ膜６４は消
失性物質が除去されながらベーク処理またはキュア処理
され、同時に、ＢＡＲＣ６３を形成している消失性物質
は第２のｌｏｗ−ｋ膜６４を通して蒸発または昇華等す
る。こうしてＢＡＲＣ６３が消失するために、第２のｌ
ｏｗ−ｋ膜６４は第１のｌｏｗ−ｋ膜６２と密着して形
成され、かつ、ビアホール６２ａが空洞化される（図６
（ｆ））。
失性物質が除去されながらベーク処理またはキュア処理
され、同時に、ＢＡＲＣ６３を形成している消失性物質
は第２のｌｏｗ−ｋ膜６４を通して蒸発または昇華等す
る。こうしてＢＡＲＣ６３が消失するために、第２のｌ
ｏｗ−ｋ膜６４は第１のｌｏｗ−ｋ膜６２と密着して形
成され、かつ、ビアホール６２ａが空洞化される（図６
（ｆ））。
【００４０】第２のｌｏｗ−ｋ膜６４と第１のｌｏｗ−
ｋ膜６２との密着性を高めるためには、第１のｌｏｗ−
ｋ膜６２膜上に形成されたＢＡＲＣ６３の膜厚をできる
限り薄くすることが好ましい。これにより、ＢＡＲＣ６
３の消失を容易に行うことができ、ＢＡＲＣ６３の消失
による第２のｌｏｗ−ｋ膜６４の剥離を抑制することが
できる。また、第１のｌｏｗ−ｋ膜６２形成後にＵＶ照
射やプラズマ処理を行うことにより第１のｌｏｗ−ｋ膜
６２の表面を改質し、その後、形成される第２のｌｏｗ
−ｋ膜６４との密着性を高めてもよい。
ｋ膜６２との密着性を高めるためには、第１のｌｏｗ−
ｋ膜６２膜上に形成されたＢＡＲＣ６３の膜厚をできる
限り薄くすることが好ましい。これにより、ＢＡＲＣ６
３の消失を容易に行うことができ、ＢＡＲＣ６３の消失
による第２のｌｏｗ−ｋ膜６４の剥離を抑制することが
できる。また、第１のｌｏｗ−ｋ膜６２形成後にＵＶ照
射やプラズマ処理を行うことにより第１のｌｏｗ−ｋ膜
６２の表面を改質し、その後、形成される第２のｌｏｗ
−ｋ膜６４との密着性を高めてもよい。
【００４１】なお、ＢＡＲＣ６３において第１のｌｏｗ
−ｋ膜６２上に形成されている部分を機械的に除去し
（ビアホール６２ａを埋めている部分は残す）、その後
に第２のｌｏｗ−ｋ膜を形成すると、工程数は多くなる
が、第１のｌｏｗ−ｋ膜６２と第２のｌｏｗ−ｋ膜６４
との密着性をより高めることが可能となる。
−ｋ膜６２上に形成されている部分を機械的に除去し
（ビアホール６２ａを埋めている部分は残す）、その後
に第２のｌｏｗ−ｋ膜を形成すると、工程数は多くなる
が、第１のｌｏｗ−ｋ膜６２と第２のｌｏｗ−ｋ膜６４
との密着性をより高めることが可能となる。
【００４２】ステップ６の終了後には、第２のｌｏｗ−
ｋ膜６４にビアホール６２ａと連通したトレンチ６４ａ
を形成する（ステップ７、図６（ｇ））。このステップ
７は、ステップ３において第１のｌｏｗ−ｋ膜６２にビ
アホール６２ａを形成した方法と同様の方法を用いて行
うことができる。
ｋ膜６４にビアホール６２ａと連通したトレンチ６４ａ
を形成する（ステップ７、図６（ｇ））。このステップ
７は、ステップ３において第１のｌｏｗ−ｋ膜６２にビ
アホール６２ａを形成した方法と同様の方法を用いて行
うことができる。
【００４３】なお、ステップ７において、所定のパター
ンを有するレジスト膜が形成されたウエハＷをエッチャ
ー４においてエッチングする際には、エッチングレート
を制御することにより、第１のｌｏｗ−ｋ膜６２がエッ
チングされることを防止することができる。また、ステ
ップ７においては、ビアホール６２ａとは連通しないト
レンチ６４ｂを形成することができる（図６（ｇ））。
ンを有するレジスト膜が形成されたウエハＷをエッチャ
ー４においてエッチングする際には、エッチングレート
を制御することにより、第１のｌｏｗ−ｋ膜６２がエッ
チングされることを防止することができる。また、ステ
ップ７においては、ビアホール６２ａとは連通しないト
レンチ６４ｂを形成することができる（図６（ｇ））。
【００４４】次に、ビアホール６２ａとトレンチ６４ａ
・６４ｂの内壁にＣＶＤ法等によりバリアメタル層（図
示せず）を形成し、その後にＣＶＤ法等を用いてビアホ
ール６２ａとトレンチ６４ａ・６４ｂが埋め込まれるよ
うに導電性材料からなる薄膜を形成し、さらにＣＭＰ法
等による平坦化処理を行う（ステップ８）。こうして溝
配線６５ｂと、下部配線６１と導通するプラグ６５ａと
が形成される（図６（ｈ））。
・６４ｂの内壁にＣＶＤ法等によりバリアメタル層（図
示せず）を形成し、その後にＣＶＤ法等を用いてビアホ
ール６２ａとトレンチ６４ａ・６４ｂが埋め込まれるよ
うに導電性材料からなる薄膜を形成し、さらにＣＭＰ法
等による平坦化処理を行う（ステップ８）。こうして溝
配線６５ｂと、下部配線６１と導通するプラグ６５ａと
が形成される（図６（ｈ））。
【００４５】このような本発明に係るデュアルダマシン
法によれば、第１のｌｏｗ−ｋ膜６２と第２のｌｏｗ−
ｋ膜６４との間に中間膜を形成する必要がないために、
第１のｌｏｗ−ｋ膜６２と第２のｌｏｗ−ｋ膜６４とか
らなる絶縁層の低誘電率化を実現することができる。ま
た、ＢＡＲＣ６３をエッチングによって除去する必要が
ないために、図８（ｃ）に示すような突起部７２ｃの発
生を防止することができ、これにより信頼性に優れるデ
ュアルダマシン構造の配線要素を形成することが可能で
ある。
法によれば、第１のｌｏｗ−ｋ膜６２と第２のｌｏｗ−
ｋ膜６４との間に中間膜を形成する必要がないために、
第１のｌｏｗ−ｋ膜６２と第２のｌｏｗ−ｋ膜６４とか
らなる絶縁層の低誘電率化を実現することができる。ま
た、ＢＡＲＣ６３をエッチングによって除去する必要が
ないために、図８（ｃ）に示すような突起部７２ｃの発
生を防止することができ、これにより信頼性に優れるデ
ュアルダマシン構造の配線要素を形成することが可能で
ある。
【００４６】以上、本発明の実施の形態について説明し
てきたが、本発明は上記形態に限定されるものでない。
例えば、上記実施の形態では、第１のｌｏｗ−ｋ膜６２
をスピンコート法によって形成した場合を示したが、第
１のｌｏｗ−ｋ膜６２は、ＣＶＤ法等の別の方法によっ
て形成することが可能である。また、ＢＡＲＣ６３の成
膜にはスピンコート以外の塗布方法を用いることができ
る。例えば、ウエハＷ上に薬液を一筆書きで塗布した後
に、ウエハＷを斜め姿勢とすることで、余分な薬液をウ
エハＷから除去する方法を用いてもよい。
てきたが、本発明は上記形態に限定されるものでない。
例えば、上記実施の形態では、第１のｌｏｗ−ｋ膜６２
をスピンコート法によって形成した場合を示したが、第
１のｌｏｗ−ｋ膜６２は、ＣＶＤ法等の別の方法によっ
て形成することが可能である。また、ＢＡＲＣ６３の成
膜にはスピンコート以外の塗布方法を用いることができ
る。例えば、ウエハＷ上に薬液を一筆書きで塗布した後
に、ウエハＷを斜め姿勢とすることで、余分な薬液をウ
エハＷから除去する方法を用いてもよい。
【００４７】また、ＢＡＲＣ６３と第２のｌｏｗ−ｋ膜
６４に同じ消失性物質が含まれている場合について説明
したが、これらの消失性物質は異なる物質であってもよ
い。つまり、ＢＡＲＣ６３を形成している物質が、蒸発
または昇華時に第２のｌｏｗ−ｋ膜６４を通過すること
ができる性質を有していればよい。例えば、ＢＡＲＣ６
３を形成している消失性物質の分子の大きさが第２のｌ
ｏｗ−ｋ膜６４に含まれる消失性物質の分子の大きさよ
りも小さく、かつ、消失温度はほぼ同じ場合や、第２の
ｌｏｗ−ｋ膜６４が多孔質膜である場合には、ＢＡＲＣ
６３を消失させながら、第１のｌｏｗ−ｋ膜６２に密着
した第２のｌｏｗ−ｋ膜６４を形成することができる。
６４に同じ消失性物質が含まれている場合について説明
したが、これらの消失性物質は異なる物質であってもよ
い。つまり、ＢＡＲＣ６３を形成している物質が、蒸発
または昇華時に第２のｌｏｗ−ｋ膜６４を通過すること
ができる性質を有していればよい。例えば、ＢＡＲＣ６
３を形成している消失性物質の分子の大きさが第２のｌ
ｏｗ−ｋ膜６４に含まれる消失性物質の分子の大きさよ
りも小さく、かつ、消失温度はほぼ同じ場合や、第２の
ｌｏｗ−ｋ膜６４が多孔質膜である場合には、ＢＡＲＣ
６３を消失させながら、第１のｌｏｗ−ｋ膜６２に密着
した第２のｌｏｗ−ｋ膜６４を形成することができる。
【００４８】さらに本発明に係るデュアルダマシン法
は、フォトセンシティブ（Photo-Sensitive）ｌｏｗ−
ｋ材料を用いてデュアルダマシン構造の配線要素を有す
る半導体デバイスを製造する方法にも適用することがで
きる。ここで、フォトセンシティブｌｏｗ−ｋ材料と
は、フォトレジスト材料と同様に、膜形成、露光、現
像、熱処理といったフォトリソグラフィー技術を用い
て、ビアホールやトレンチを有する所定のパターンを形
成することができる材料を指す。
は、フォトセンシティブ（Photo-Sensitive）ｌｏｗ−
ｋ材料を用いてデュアルダマシン構造の配線要素を有す
る半導体デバイスを製造する方法にも適用することがで
きる。ここで、フォトセンシティブｌｏｗ−ｋ材料と
は、フォトレジスト材料と同様に、膜形成、露光、現
像、熱処理といったフォトリソグラフィー技術を用い
て、ビアホールやトレンチを有する所定のパターンを形
成することができる材料を指す。
【００４９】フォトセンシティブｌｏｗ−ｋ材料を用い
てデュアルダマシン構造の配線要素を有する半導体デバ
イスの製造方法は、概略以下の通りである。すなわち、
ウエハ上に第１のフォトセンシティブｌｏｗ−ｋ膜薬液
を塗布し、所定のパターンで露光し、さらに現像処理し
てキュア処理することによって、ビアホールが形成され
た第１のフォトセンシティブｌｏｗ−ｋ膜を形成する。
次いで、このビアホールがＢＡＲＣによって埋められる
ように第１のフォトセンシティブｌｏｗ−ｋ膜上にＢＡ
ＲＣを形成する。その後さらにＢＡＲＣ上に第２のフォ
トセンシティブｌｏｗ−ｋ膜薬液を塗布し、所定のパタ
ーンで露光し、さらに現像処理して、ＢＡＲＣ上にトレ
ンチを有する第２のフォトセンシティブｌｏｗ−ｋ膜を
形成する。この第２のフォトセンシティブｌｏｗ−ｋ膜
のキュア処理を、ＢＡＲＣが消失する消失温度よりも高
い温度で行うことにより、ＢＡＲＣを消失させてビアホ
ールと現像処理によって形成されたトレンチとを連通さ
せ、かつ、第１のフォトセンシティブｌｏｗ−ｋ膜と第
２のフォトセンシティブｌｏｗ−ｋ膜とを密着させる。
こうしてデュアルダマシン構造の配線要素を形成するこ
とができる。
てデュアルダマシン構造の配線要素を有する半導体デバ
イスの製造方法は、概略以下の通りである。すなわち、
ウエハ上に第１のフォトセンシティブｌｏｗ−ｋ膜薬液
を塗布し、所定のパターンで露光し、さらに現像処理し
てキュア処理することによって、ビアホールが形成され
た第１のフォトセンシティブｌｏｗ−ｋ膜を形成する。
次いで、このビアホールがＢＡＲＣによって埋められる
ように第１のフォトセンシティブｌｏｗ−ｋ膜上にＢＡ
ＲＣを形成する。その後さらにＢＡＲＣ上に第２のフォ
トセンシティブｌｏｗ−ｋ膜薬液を塗布し、所定のパタ
ーンで露光し、さらに現像処理して、ＢＡＲＣ上にトレ
ンチを有する第２のフォトセンシティブｌｏｗ−ｋ膜を
形成する。この第２のフォトセンシティブｌｏｗ−ｋ膜
のキュア処理を、ＢＡＲＣが消失する消失温度よりも高
い温度で行うことにより、ＢＡＲＣを消失させてビアホ
ールと現像処理によって形成されたトレンチとを連通さ
せ、かつ、第１のフォトセンシティブｌｏｗ−ｋ膜と第
２のフォトセンシティブｌｏｗ−ｋ膜とを密着させる。
こうしてデュアルダマシン構造の配線要素を形成するこ
とができる。
【００５０】
【発明の効果】上述の通り、本発明によれば、デュアル
ダマシン構造の配線要素を形成する際に、絶縁層に誘電
率の大きい中間膜を設ける必要がないために、絶縁層の
低誘電率化を実現することができる。これにより、例え
ば、半導体デバイスがＬＳＩ等である場合には、ＬＳＩ
等の高速化、低消費電力化を実現することができる。ま
た、本発明はビアホールに埋められた材料を除去する方
法としてエッチングを用いないために、エッチング残渣
の発生を回避することができる。これにより、エッチン
グ残渣除去の工程を必要とせず、しかも形状の整ったデ
ュアルダマシン構造の配線要素を形成することができ
る。こうして、本発明によれば、信頼性の高い半導体デ
バイスを製造することが可能となる。
ダマシン構造の配線要素を形成する際に、絶縁層に誘電
率の大きい中間膜を設ける必要がないために、絶縁層の
低誘電率化を実現することができる。これにより、例え
ば、半導体デバイスがＬＳＩ等である場合には、ＬＳＩ
等の高速化、低消費電力化を実現することができる。ま
た、本発明はビアホールに埋められた材料を除去する方
法としてエッチングを用いないために、エッチング残渣
の発生を回避することができる。これにより、エッチン
グ残渣除去の工程を必要とせず、しかも形状の整ったデ
ュアルダマシン構造の配線要素を形成することができ
る。こうして、本発明によれば、信頼性の高い半導体デ
バイスを製造することが可能となる。
【図１】層間絶縁膜の形成等に用いられるダマシン形成
システムの概略構成を示す説明図。
システムの概略構成を示す説明図。
【図２】ダマシン形成システムが備えているＳＯＤシス
テムの概略平面図。
テムの概略平面図。
【図３】ＳＯＤシステムの概略側面図。
【図４】ＳＯＤシステム内に装着された処理ユニット群
の側面図。
の側面図。
【図５】半導体デバイスの製造工程の一実施形態を示す
説明図（フローチャート）。
説明図（フローチャート）。
【図６】ウエハにｌｏｗ−ｋ膜が形成される過程を示す
説明図。
説明図。
【図７】従来のデュアルダマシン法による半導体デバイ
スの製造工程の一例を示す説明図。
スの製造工程の一例を示す説明図。
【図８】従来のデュアルダマシン法による半導体デバイ
スの製造工程の別の例を示す説明図。
スの製造工程の別の例を示す説明図。
１；ＳＯＤシステム
２；レジスト塗布／現像システム
３；露光装置
４；エッチャー
５；洗浄システム
１１・１２；塗布処理ユニット（ＳＣＴ）
１９；低温用のホットプレートユニット（ＬＨＰ）
２０；キュア（硬化）処理ユニット（ＤＬＣ）
２２；ベーク処理ユニット（ＤＬＢ）
６１；下部配線
６２；第１のｌｏｗ−ｋ膜
６２ａ；ビアホール
６３；ＢＡＲＣ（反射防止膜）
６４；第２のｌｏｗ−ｋ膜
６４ａ・６４ｂ；トレンチ
６５ａ；プラグ
６５ｂ；溝配線
Ｗ；ウエハ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH11 JJ11 KK08 KK11 MM01
MM02 MM12 MM13 NN06 NN07
PP06 QQ04 QQ09 QQ25 QQ37
QQ48 QQ51 QQ53 QQ71 QQ74
RR09 RR21 RR23 RR25 RR29
SS11 SS22 TT03 TT04 XX01
XX12 XX24 XX33
5F058 AA08 AD01 AD05 AF04 AH02
Claims (10)
- 【請求項１】 デュアルダマシン構造の配線要素を備え
る半導体デバイスの製造方法であって、 半導体基板上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜にビアホールを形成する工程と、 特定温度に加熱することによって消失する中間膜を、前
記ビアホールが前記中間膜によって埋められるように、
前記第１の絶縁膜上に塗布法により形成する工程と、 前記中間膜の表面に第２の絶縁膜を塗布法により成膜す
る工程と、 前記半導体基板を前記特定温度以上の温度に加熱するこ
とにより、前記第２の絶縁膜を熱処理しながら前記中間
膜を消失させて、前記第１の絶縁膜と前記第２の絶縁膜
とを密着させる工程と、 前記第２の絶縁膜に前記ビアホールと連通したトレンチ
を形成する工程と、 を有することを特徴とする半導体デバイスの製造方法。 - 【請求項２】 前記第１の絶縁膜を形成する工程前に、
前記半導体基板の表面にパターニングされた下部配線を
形成する工程を有し、 前記ビアホールは前記下部配線上に形成されることを特
徴とする請求項１に記載の半導体デバイスの製造方法。 - 【請求項３】 前記第２の絶縁膜は、有機系低誘電率絶
縁膜であることを特徴とする請求項１または請求項２に
記載の半導体デバイスの製造方法。 - 【請求項４】 前記第１の絶縁膜は、塗布法により形成
されることを特徴とする請求項１から請求項３のいずれ
か１項に記載の半導体デバイスの製造方法。 - 【請求項５】 前記第２の絶縁膜を成膜するために用い
られる薬液には前記中間膜を構成する物質が含まれてお
り、 前記第２の絶縁膜を熱処理する際に、成膜された前記第
２の絶縁膜から前記物質を消失させることを特徴とする
請求項１から請求項４のいずれか１項に記載の半導体デ
バイスの製造方法。 - 【請求項６】 前記中間膜および前記第２の絶縁膜の成
膜に用いられる薬液に含まれ、前記特定温度において消
失する成分は、ポロジェンであることを特徴とする請求
項５に記載の半導体デバイスの製造方法。 - 【請求項７】 半導体基板と、 前記半導体基板上に設けられ、ビアホールを有する第１
の絶縁膜と、 前記第１の絶縁膜上に前記第１の絶縁膜と密着するよう
に塗布法により形成され、前記ビアホールと連通したト
レンチを有する形成された第２の絶縁膜と、 を有することを特徴とする半導体デバイス。 - 【請求項８】 前記半導体基板と前記第１の絶縁膜との
間に設けられた所定のパターンを有する下部配線をさら
に有し、 前記ビアホールに導電性材料を充填した際に、前記導電
性材料が前記下部配線と導通するデュアルダマシン構造
を有することを特徴とする請求項７に記載の半導体デバ
イス。 - 【請求項９】 前記第２の絶縁膜は、有機系低誘電率絶
縁膜であることを特徴とする請求項７または請求項８に
記載の半導体デバイス。 - 【請求項１０】 前記第１の絶縁膜が塗布法により形成
された膜であることを特徴とする請求項７から請求項９
のいずれか１項に記載の半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002000744A JP2003203972A (ja) | 2002-01-07 | 2002-01-07 | 半導体デバイスおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002000744A JP2003203972A (ja) | 2002-01-07 | 2002-01-07 | 半導体デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003203972A true JP2003203972A (ja) | 2003-07-18 |
Family
ID=27641042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002000744A Pending JP2003203972A (ja) | 2002-01-07 | 2002-01-07 | 半導体デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003203972A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004057664A1 (en) * | 2002-12-20 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device and semiconductor device obtained by means of such a method |
-
2002
- 2002-01-07 JP JP2002000744A patent/JP2003203972A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004057664A1 (en) * | 2002-12-20 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device and semiconductor device obtained by means of such a method |
| JP2006511086A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイスの製造方法およびこのような方法で得られる半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101454876B (zh) | 去除受损电介质材料的方法 | |
| TWI488239B (zh) | 互連線結構中之絕緣介電質的覆蓋層之移除方法 | |
| US7723237B2 (en) | Method for selective removal of damaged multi-stack bilayer films | |
| US7432191B1 (en) | Method of forming a dual damascene structure utilizing a developable anti-reflective coating | |
| JP5100057B2 (ja) | 半導体装置の製造方法 | |
| US20070148985A1 (en) | Method of manufacturing trench structure for device | |
| US7811923B2 (en) | Integrated wafer processing system for integration of patternable dielectric materials | |
| US7288483B1 (en) | Method and system for patterning a dielectric film | |
| US7862985B2 (en) | Method for double patterning a developable anti-reflective coating | |
| US7767386B2 (en) | Method of patterning an organic planarization layer | |
| US6713386B1 (en) | Method of preventing resist poisoning in dual damascene structures | |
| JP6779701B2 (ja) | 基板処理装置、基板処理方法及び基板処理方法を実行させるプログラムが記録された記憶媒体 | |
| US7932017B2 (en) | Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer | |
| JP2003203972A (ja) | 半導体デバイスおよびその製造方法 | |
| JP4162448B2 (ja) | 炭化ケイ素フィルムからフォトレジスト汚染を低減する方法 | |
| JP2018107427A (ja) | 半導体装置の製造方法、真空処理装置及び基板処理装置 | |
| US7811747B2 (en) | Method of patterning an anti-reflective coating by partial developing | |
| US6197703B1 (en) | Apparatus and method for manufacturing semiconductors using low dielectric constant materials | |
| US7858293B2 (en) | Method for double imaging a developable anti-reflective coating | |
| JP3896239B2 (ja) | 成膜方法及び成膜装置 | |
| JP3147835B2 (ja) | 半導体装置の製造方法 | |
| JPH04263428A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050210 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Effective date: 20071106 Free format text: JAPANESE INTERMEDIATE CODE: A02 |