KR20010062919A - 웨이퍼 레벨 패키지 및 그의 제조 방법 - Google Patents

웨이퍼 레벨 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010062919A
KR20010062919A KR1019990059670A KR19990059670A KR20010062919A KR 20010062919 A KR20010062919 A KR 20010062919A KR 1019990059670 A KR1019990059670 A KR 1019990059670A KR 19990059670 A KR19990059670 A KR 19990059670A KR 20010062919 A KR20010062919 A KR 20010062919A
Authority
KR
South Korea
Prior art keywords
metal
insulating layer
wafer
copper
level package
Prior art date
Application number
KR1019990059670A
Other languages
English (en)
Inventor
조순진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990059670A priority Critical patent/KR20010062919A/ko
Publication of KR20010062919A publication Critical patent/KR20010062919A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

본 발명은 웨이퍼 레벨 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 반도체 칩의 본딩 패드에 금속 범프가 형성된다. 금속 범프가 노출되도록, 반도체 칩의 표면에 하부 절연층이 형성된다. 일단이 노출된 금속 범프에 연결된 금속 패턴이 하부 절연층상에 증착된다. 금속 패턴의 타단이 노출되도록, 하부 절연층상에 상부 절연층이 형성된다. 상부 절연층으로부터 노출된 금속 패턴의 타단에 솔더 볼이 마운트된다. 한편, 금속 범프의 강도 강화를 위해서, 금속 범프 전체 표면은 무전해 도금에 의해 형성되는 금속 피복막으로 피복되는 것이 바람직하다.

Description

웨이퍼 레벨 패키지 및 그의 제조 방법{WAFER LEVEL PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 웨이퍼 레벨 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 각종 패키징 공정이 실시되는 웨이퍼 레벨 패키지 및 이를 제조하는 방법에 관한 것이다.
기존의 일반적인 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 실시하는 것에 의해 제조되었다.
그러나, 상기된 기존의 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려하게 되면, 공정수가 너무 많다는 문제점을 안고 있다.
그래서, 최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 상기된 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었다. 이러한 방법으로 제조된 패키지를 웨이퍼 레벨 패키지라 하는데, 이러한 웨이퍼 레벨 패키지를 제조하는 방법을 도 1을 참고로 하여 개략적으로 설명하면 다음과 같다.
웨이퍼(1) 표면에는 실리콘 질화막인 피복막(6)이 도포되어 있다. 웨이퍼(1)에 구성된 반도체 칩의 본딩 패드(2)는 식각에 의해 피복막(6)에 형성된 홈을 통해 노출되어 있다.
이러한 상태에서, 피복막(6) 전체 표면에 하부 절연층(3)을 도포한다. 본딩 패드(2) 상부에 위치한 하부 절연층(3) 부분을 식각하여, 본딩 패드(2)를 노출시킨다. 하부 절연층(3)상에 금속막을 증착한 후 이를 패터닝하여, 일단이 본딩패드(2)에 전기적으로 연결된 금속 패턴(4)을 형성한다. 하부 절연층(3) 표면에 상부 절연층(5)을 도포하고, 금속 패턴(4)의 타단 상부에 위치한 상부 절연층(5) 부분을 식각하여, 금속 패턴(4)의 타단을 노출시킨다. 노출된 금속 패턴(4)의 타단이 솔더 볼(7)이 마운트되는 볼 랜드가 된다. 솔더 볼(7)을 금속 패턴(4)의 타단에 마운트한다.
이러한 공정은 웨이퍼 레벨에서 실시되고, 마지막으로 스크라이브 라인을 따라 웨이퍼(1)를 절단하여 개개의 반도체 칩으로 분리하므로써, 웨이퍼 레벨 패키지가 완성된다.
그런데, 종래의 웨이퍼 레벨 패키지는 솔더 볼의 접합 강도가 매우 취약하다. 그 이유는 다음과 같다. 종래에는 금속 패턴이 서로 분리된 2개의 절연층에 의해 상하에서 지지되므로 금속 패턴의 지지 구조가 매우 취약하다. 따라서, 볼 랜드는 상부 절연층에서 노출되는 금속 패턴의 일부가 되므로, 이러한 볼 랜드에 마운트된 솔더 볼의 접합 강도가 매우 취약하게 된다.
특히, 솔더 볼이 크랙되는 주된 요인은 솔더 볼이 보드에 마운트된 후, 수평 방향으로 작용하는 전단 응력을 받기 때문이다. 이러한 이유는, 반도체 칩의 열팽창계수가 3ppm인데 비해서 기판의 열팽창계수는 14ppm으로 매우 높기 때문이다. 따라서, 보드가 반도체 칩보다 매우 많이 팽창되므로, 그 사이에 배치된 솔더 볼이 측면으로부터 전단 응력을 심하게 받아서, 솔더 볼에 크랙이 발생되는 문제점이 있었다.
이와 같이, 웨이퍼 레벨 패키지에서 솔더 볼의 접합 강도 측면에서 문제가 있는데도, 굳이 솔더 볼을 계속 사용하는 이유는 리드 프레임과 같은 다른 수단보다 솔더 볼이 전기 신호 전달 경로를 단축시킬 수 있기 때문이다. 전기 신호 전달 경로의 단축은 반도체 칩이 고집적화되어 감에 따라 필연적으로 요구되는 사항이다.
이와 같이, 솔더 볼을 이용한 패키지에서 우선적으로 해결해야 될 문제가 바로 전술된 솔더 볼의 접합 강도이다. 이러한 문제를 해소하기 위해서는, 현재로서는 응력 흡수층의 두께를 늘이는 방법외에는 제시된 방안이 없다. 웨이퍼 레벨 패키지에서 응력 흡수층이란 바로 보드의 열팽창계수와 거의 동일한 열팽창계수를 갖는 절연층을 의미한다.
그러므로, 절연층의 두께를 두껍게 형성하기만 하면 상기된 문제가 해소될 것으로 일견 생각될 수 있지만, 바로 이 점에 있어서 현재의 기술로는 해결될 수 없는 장애가 있다. 그 장애란 절연층의 두께가 20㎛ 이하로 제한된다는 것이다. 그 이유는, 절연층, 특히 하부 절연층의 두께를 너무 두껍게 형성하게 되면, 두꺼운 하부 절연층을 부분 식각하여 본딩 패드 전체를 완벽하게 노출시키기가 매우 곤란하기 때문이다. 설사, 본딩 패드가 하부 절연층으로부터 노출된다고 하더라도, 금속막을 매우 깊게 위치한 본딩 패드에 정확하게 접촉시키기가 곤란하다는 공정상의 새로운 문제가 유발된다.
따라서, 본 발명은 종래의 웨이퍼 레벨 패키지가 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 절연층의 두께를 두껍게 형성하면서도 전기적 콘택이 확실하게 이루어질 수 있도록 하여, 솔더 볼에 가해지는 응력을 최대한 완화시킬 수 있는 웨이퍼 레벨 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
도 1은 종래의 웨이퍼 레벨 패키지를 나타낸 단면도.
도 2 내지 도 11는 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
도 12 내지 도 14는 실시예 1에 따른 패키지에 접합 보조층이 적용된 변형예를 제조 공정 순서대로 나타낸 단면도.
도 15 내지 도 19는 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본딩 패드
20 ; 금속 범프 21 ; 금속 피복막
30 ; 하부 절연층 31 ; 상부 절연층
40 ; 금속 패턴 50 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지는 다음과 같은 구성으로 이루어진다.
실시예 1로서, 반도체 칩의 본딩 패드에 금속 범프가 형성된다. 금속 범프가 노출되도록, 반도체 칩의 표면에 하부 절연층이 형성된다. 일단이 노출된 금속 범프에 연결된 금속 패턴이 하부 절연층상에 증착된다. 금속 패턴의 타단이 노출되도록, 하부 절연층상에 상부 절연층이 형성된다. 상부 절연층으로부터 노출된 금속 패턴의 타단에 솔더 볼이 마운트된다.
한편, 금속 범프의 강도 강화를 위해서, 금속 범프 전체 표면은 도금에 의해 형성되는 금속 피복막으로 피복되는 것이 바람직하다.
실시예 1에 따른 웨이퍼 레벨 패키지를 제조하는 방법은 다음과 같다.
먼저, 웨이퍼에 구성된 복수개의 반도체 칩의 각 본딩 패드상에 금속 범프를 형성한다. 금속 범프는 기존의 와이어 본딩 방법을 이용하면 되므로, 그의 높이는 임의로 조절할 수가 있다. 금속 범프의 기계적 강도 강화를 위해, 무전해 도금을 실시하여, 금속 범프를 금속 피복막으로 피복한다. 웨이퍼 표면에 하부 절연층을 R금속 범프보다 두꺼운 최소한 100㎛ 이상의 두께로 형성한다. 이어서, 하부 절연층 표면을 플라즈마로 식각하여, 금속 범프의 표면을 하부 절연층으로부터 노출시킨다.
하부 절연층상에 금속막을 증착한 후 이를 패터닝하여, 일단이 금속 범프에 연결된 금속 패턴을 형성한다. 상부 절연층을 하부 절연층상에 형성한 다음, 상부 절연층을 식각하여 금속 패턴의 타단을 노출시킨다. 노출된 금속 패턴의 타단에 솔더 볼을 마운트한다.
실시예 2로서, 반도체 칩의 본딩 패드에 금속 와이어의 일단이 연결된다. 금속 와이어 전체는 금속 피복막으로 피복된다. 금속 와이어의 타단이 노출되도록 반도체 칩 표면에 절연층이 형성된다. 절연층으로부터 노출된 금속 와이어의 타단에 솔더 볼이 마운트된다.
실시예 3에 따른 웨이퍼 레벨 패키지를 제조하는 방법은 다음과 같다.
웨이퍼에 구성된 복수개의 반도체 칩의 각 본딩 패드에 와이어 본딩 공정을 이용해서 금속 와이어의 일단을 연결시킨다. 도금법을 이용해서, 금속 와이어 전체를 금속 피복막으로 피복한다. 웨이퍼 표면에 절연층을 형성한 후, 절연층 표면을 플라즈마로 식각하여 금속 와이어의 타단을 절연층으로부터 노출시킨다. 노출된 금속 와이어의 타단에 솔더 볼을 마운트한다.
상기된 본 발명의 구성에 의하면, 본딩 패드에 와이어 본딩 공정을 통해서 금속 범프가 형성되므로써, 절연층을 두껍게 형성할 수가 있으면서도 전기적 콘택이 완벽하게 구현될 수가 있게 된다. 따라서, 응력 흡수층인 절연층을 두껍게 형성하는 것이 구현되므로써, 솔더 볼의 접합 강도가 대폭 강화된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 11은 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도이고, 도 12 내지 도 14는 실시예 1에 따른 패키지에 접합 보조층이 적용된 변형예를 제조 공정 순서대로 나타낸 단면도이다.
먼저, 도 2에 도시된 바와 같이, 복수개의 반도체 칩이 구성된 웨이퍼(10) 표면에는 실리콘 질화막인 피복막(12)이 형성되어 있고, 각 반도체 칩의 본딩 패드(11)는 피복막(12)으로부터 노출되어 있다.
이러한 상태에서, 도 3에 도시된 바와 같이, 금속 범프(20)를 본딩 패드(11)에 형성하는데, 이 금속 범프(20) 형성은 기존의 와이어 본딩 공정 또는 도금법을 이용한다. 따라서, 본딩 공정 조건을 조절하므로써, 금속 범프(20)의 형성 높이는 임의로 제어할 수가 있다. 여기서, 금속 범프(20)의 높이가 바로 후술되는 응력 흡수 기능을 하는 절연층의 두께가 되므로, 금속 범프(20)를 패키지의 제한 두께 범위내에서 충분히 두껍게, 최소한 100㎛ 이상으로 형성한다. 한편, 금속 범프(20)의 재질로는 전도성이 우수한 금이나 구리 또는 알루미늄인 것이 바람직하다.
이어서, 금속 범프(20)의 기계적 강도는 매우 취약하므로, 도 4에 도시된 바와 같이 무전해 도금을 실시하여 금속 피복막(21)으로 금속 범프(20) 전체를 피복한다. 금속 피복막(21)의 재질로는 니켈이 바람직하고, 그의 두께는 최소한 10㎛ 이상이면 된다. 그러나, 금속 피복막(21)을 반드시 형성할 필요는 없다.
그런 다음, 도 5와 같이, 실질적인 응력 흡수 기능을 하는 하부 절연층(30)을 웨이퍼(10) 표면에 형성하는데, 금속 범프(20)가 노출되지 않을 정도로 두껍게 형성한다. 하부 절연층(30)은 후속 공정에서 형성되는 금속 패턴(40)과 본딩패드(11)간을 절연시키는 기본적인 기능외에도 전술된 바와 같이 응력 흡수 기능을 하게 된다. 따라서, 하부 절연층(30)은 금속 범프(20)의 높이보다 더 두껍게 형성되므로, 그의 형성 두께는 종래의 수십 ㎛보다 몇 배 두꺼운 최소한 100㎛ 이상이 된다.
이어서, 도 6에 도시된 바와 같이, 하부 절연층(30)으로부터 금속 범프(20)의 표면을 노출시킨다. 이러한 공정에 적용되는 방법은 간단한 플라즈마 식각 방법 또는 기계적 연마이다. 즉, 종래에는 전기적 콘택을 위해서 포토레지스트 도포, 마스크 정렬, 노광 및 현상이라는 일련의 리소그래피 공정이 실시되어야 했지만, 본 발명에 따르면 플라즈마로 하부 절연층(30) 표면을 식각하여 금속 범프(20)를 노출시키기만 하면 되므로, 콘택 공정이 매우 간단해지게 된다.
그런 다음, 도 7과 같이 금속막(40)을 하부 절연층(30) 표면에 증착한다. 이때, 금속막(40)은 종래와 같이 비아홀내에 매립되면서 본딩 패드(11)에 콘택되는 것이 아니라, 하부 절연층(30)과 동일 평면상에 위치하는 금속 범프(20)에 콘택되므로, 하부 절연층(30)의 두께에 상관없이 항상 정확한 전기적 콘택이 이루어질 수가 있다.
여기서, 금속막(40)은 단일층일 수도 있지만, 본 실시예 1에서는 3 내지 4가지 금속으로 이루어진 다층 구조이다. 하부층은 하부 절연층(30) 및 금속 범프(20)와의 접합력이 우수한 층이고, 중간층은 솔더 볼의 솔더 성분이 하부층으로 확산되는 것을 방지하는 확산 방지층이며, 상부층은 솔더 볼의 솔더 성분과의 접합력이 우수하도록 습윤성이 강한 층이다. 이러한 다층 구조의 금속막(40)으로는알루미늄/니켈/구리, 알루미늄/티타늄/구리, 알루미늄/크롬/구리, 티타늄/티타늄+텅스텐/구리 또는 크롬/크롬+구리/구리 등이 선택될 수 있다. 한편, 금속막(40)이 단일층이라면, 상기된 다층 재질로 이루어진 접합 보조층이 제공되는데, 이 접합 보조층에 대해서는 변형예에 도시되어 있고, 이에 대한 것은 후술한다.
이어서, 도 8에 도시된 바와 같이, 금속막(40)을 패터닝하여, 일단이 노출된 금속 범프(20)에 연결된 금속 패턴(40)을 형성한다. 그런 다음, 도 9와 같이 상부 절연층(31)을 하부 절연층(30)상에 형성한 후, 상부 절연층(31)을 부분 식각하여 금속 패턴(40)의 타단을 노출시킨다.
마지막으로, 금속 패턴(40)이 다층 구조이므로, 접합 보조층을 형성할 필요없이 바로 솔더 볼(50)을 금속 패턴(40)의 타단에 마운트한다. 그리고, 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩으로 분리하면, 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지가 완성된다.
한편, 도 12 내지 도 14는 실시예 1의 변형예로서, 접합 보조층이 적용되는 것을 도시하고 있다. 즉, 금속 패턴(40)은 단일 금속층이고, 대신에 도 12에 도시된 바와 같이, 접합 보조층(41)을 상부 절연층(31)상에 증착한다.
그런 다음, 도 13과 같이 접합 보조층(41)을 패터닝하여, 금속 패턴(40)의 타단 부위에만 남게 되는 접합 보조층(41)을 형성한다. 접합 보조층(41)으로는 상기된 재질의 다층 금속들중에서 어느 하나가 선택될 수 있다.
마지막으로, 솔더 볼(50)을 접합 보조층(41)상에 마운트한 후, 스크라이브 라인을 따라 웨이퍼(10)를 절단하면 된다.
[실시예 2]
도 15 내지 도 19는 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도이다.
도 15에 도시된 바와 같이, 실시예 1과 동일하게 와이어 본딩 공정을 이용하지만, 범프 형태가 아니라 와이어 형태로 금속 와이어(22)를 본딩 패드(11)상에 형성한다. 따라서, 금속 와이어(22)의 일단은 본딩 패드(11)에 연결되고, 타단은 수평으로 연장하다가 상부를 향하도록 형성된다. 특히 유의할 점은, 금속 와이어(22)의 타단이 금속 와이어(22)의 다른 부분보다 제일 높게 위치해야 되고, 또한 금속 와이어(22)의 타단 높이가 응력 흡수 기능을 하는 절연층의 두께가 되므로, 와이어 본딩 공정시 적당한 높이로 형성해야 한다.
이어서, 도 16과 같이, 금속 와이어(22) 전체를 기계적 강도 강화를 위해, 무전해 도금법을 이용해서 니켈 재질의 금속 피복막(23)으로 피복한다. 그런 다음, 도 17과 같이 절연층(32)을 웨이퍼(10) 표면에 두껍게 형성한 다음, 실시예 1과 같이 플라즈마 식각을 통해서 금속 와이어(22)의 타단을 절연층(32)으로부터 노출시키면 도 18과 같이 된다.
마지막으로, 노출된 금속 와이어(22)의 타단에 솔더 볼(50)을 마운트한 후, 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩으로 분리한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 본딩 패드에 금속 범프 또는 금속 와이어가 형성되므로써, 전기적 콘택이 이루어지는 것이 확실하게 보장되면서도 응력 흡수 기능을 하는 절연층을 두껍게 형성시킬 수가 있게 된다.
그러므로, 반도체 칩과 보드간의 열팽창계수 차이가 두꺼운 절연층에 의해 완화됨과 아울러 응력도 두껍게 형성된 절연층에 의해 흡수되므로, 솔더 볼에 크랙이 형성되는 현상이 억제된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (19)

  1. 본딩 패드를 갖는 반도체 칩;
    상기 본딩 패드에 형성된 금속 범프;
    상기 금속 범프의 표면이 노출되도록, 상기 반도체 칩의 본딩 패드 형성면에 형성된 하부 절연층;
    일단이 상기 금속 범프의 표면에 연결되도록, 상기 하부 절연층상에 증착된 금속 패턴;
    상기 금속 패턴의 타단이 노출되도록, 상기 하부 절연층상에 형성된 상부 절연층; 및
    상기 상부 절연층으로부터 노출된 금속 패턴에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  2. 제 1 항에 있어서, 상기 하부 절연층의 두께는 최소한 금속 범프보다 두꺼운 것을 특징으로 하는 웨이퍼 레벨 패키지.
  3. 제 1 항에 있어서, 상기 금속 범프의 재질은 금이나 구리 또는 알루미늄인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 금속 범프는 금속 피복막으로 피복된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  5. 제 4 항에 있어서, 상기 금속 피복막의 재질은 니켈인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  6. 제 1 항에 있어서, 상기 금속 패턴은 알루미늄/니켈/구리, 알루미늄/티타늄/구리, 알루미늄/크롬/구리, 티타늄/티타늄+텅스텐/구리 및 크롬/크롬+구리/구리로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  7. 제 1 항에 있어서, 상기 금속 패턴은 단일층이고, 상기 노출된 금속 패턴의 타단에 접합 보조층이 형성되며, 상기 접합 보조층상에 솔더 볼이 마운트된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  8. 제 7 항에 있어서, 상기 접합 보조층은 알루미늄/니켈/구리, 알루미늄/티타늄/구리, 알루미늄/크롬/구리, 티타늄/티타늄+텅스텐/구리 및 크롬/크롬+구리/구리로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  9. 본딩 패드를 갖는 반도체 칩;
    일단이 상기 본딩 패드에 연결된 금속 와이어;
    상기 금속 와이어의 타단이 노출되도록, 상기 반도체 칩의 본딩 패드 형성면에 형성된 절연층; 및
    상기 절연층으로부터 노출된 금속 와이어의 타단에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  10. 제 9 항에 있어서, 상기 절연층의 두께는 최소한 금속 와이어의 타단 높이보다 두꺼운 것을 특징으로 하는 웨이퍼 레벨 패키지.
  11. 제 9 항에 있어서, 상기 금속 와이어의 재질은 금인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 금속 와이어는 금속 피복막으로 피복된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  13. 제 12 항에 있어서, 상기 금속 피복막의 재질은 니켈인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  14. 웨이퍼에 구성된 복수개의 반도체 칩의 각 본딩 패드에 금속 범프를 형성하는 단계;
    상기 웨이퍼 표면에 하부 절연층을 형성한 후, 상기 금속 범프의 표면을 하부 절연층으로부터 노출시키는 단계;
    상기 하부 절연층상에 금속막을 증착한 후 이를 패터닝하여, 일단이 상기 금속 범프에 연결된 금속 패턴을 형성하는 단계;
    상기 하부 절연층상에 상부 절연층을 형성한 후, 상기 상부 절연층을 식각하여 금속 패턴의 타단을 노출시키는 단계; 및
    상기 금속 패턴의 타단에 솔더 볼을 마운트한 후, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
  15. 제 14 항에 있어서, 상기 금속 범프를 도금법을 이용해서 금속 피복막으로 피복하는 단계를 추가로 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
  16. 제 14 항에 있어서, 상기 금속 범프는 와이어 본딩법 또는 도금법으로 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
  17. 제 14 항에 있어서, 상기 금속 범프의 표면은 플라즈마 식각 또는 기계적 연마에 의해 상기 하부 절연층을 표면부터 제거하여 노출시키는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
  18. 웨이퍼에 구성된 복수개의 반도체 칩의 각 본딩 패드에 와이어 본딩 공정을통해서 금속 와이어의 일단을 연결시키는 단계;
    상기 웨이퍼 표면에 절연층을 형성한 후, 상기 금속 와이어의 타단을 절연층으로부터 노출시키는 단계; 및
    상기 금속 와이어의 타단에 솔더 볼을 마운트한 후, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
  19. 제 18 항에 있어서, 상기 금속 와이어를 도금법을 이용해서 금속 피복막으로 피복하는 단계를 추가로 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
KR1019990059670A 1999-12-21 1999-12-21 웨이퍼 레벨 패키지 및 그의 제조 방법 KR20010062919A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990059670A KR20010062919A (ko) 1999-12-21 1999-12-21 웨이퍼 레벨 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990059670A KR20010062919A (ko) 1999-12-21 1999-12-21 웨이퍼 레벨 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010062919A true KR20010062919A (ko) 2001-07-09

Family

ID=19627509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059670A KR20010062919A (ko) 1999-12-21 1999-12-21 웨이퍼 레벨 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010062919A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403352B1 (ko) * 2001-12-21 2003-10-30 주식회사 하이닉스반도체 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법
KR100668809B1 (ko) * 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668809B1 (ko) * 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
KR100403352B1 (ko) * 2001-12-21 2003-10-30 주식회사 하이닉스반도체 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7071024B2 (en) Method for packaging a microelectronic device using on-die bond pad expansion
US5055907A (en) Extended integration semiconductor structure with wiring layers
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
EP1267402B1 (en) Semiconductor device and method of production of same
KR101178299B1 (ko) 범프 패드 구조 및 그 제조방법
EP1267401A2 (en) Semiconductor device and method of production of same
KR20040105607A (ko) 반도체 장치 및 그 제조 방법
US9035455B2 (en) Semiconductor device
EP0908951A2 (en) Improved air isolated crossovers
CN112687651A (zh) 封装结构及其形成方法
KR20000047626A (ko) 반도체 장치의 제조 방법
WO1990009093A1 (en) Extended integration semiconductor structure and method of making the same
US11545450B2 (en) Interlocked redistribution layer interface for flip-chip integrated circuits
KR20010062919A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
US8476760B2 (en) Electroplated posts with reduced topography and stress
KR100349374B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
US20070267730A1 (en) Wafer level semiconductor chip packages and methods of making the same
KR20020094472A (ko) 반도체 패키지용 솔더 범프 형성방법
KR20020000623A (ko) 웨이퍼 레벨 패키지
KR100336576B1 (ko) 웨이퍼 레벨 패키지
KR20010061786A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR100278990B1 (ko) 반도체장치의제조방법
KR20020030150A (ko) 웨이퍼 레벨 패키지의 제조방법
KR20010061775A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid