CN113078055B - 一种不规则晶圆互联结构及互联工艺 - Google Patents

一种不规则晶圆互联结构及互联工艺 Download PDF

Info

Publication number
CN113078055B
CN113078055B CN202110307915.7A CN202110307915A CN113078055B CN 113078055 B CN113078055 B CN 113078055B CN 202110307915 A CN202110307915 A CN 202110307915A CN 113078055 B CN113078055 B CN 113078055B
Authority
CN
China
Prior art keywords
wafer
irregular
layer
operated
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110307915.7A
Other languages
English (en)
Other versions
CN113078055A (zh
Inventor
冯光建
黄雷
高群
郭西
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110307915.7A priority Critical patent/CN113078055B/zh
Publication of CN113078055A publication Critical patent/CN113078055A/zh
Application granted granted Critical
Publication of CN113078055B publication Critical patent/CN113078055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于半导体技术领域,特别是涉及一种不规则晶圆互联结构及互联工艺。本发明的不规则晶圆互联结构,包括待作业晶圆及设置在待作业晶圆表面的重布线层,所述重布线层由下至上依次包括种子层和金属层,所述待作业晶圆为不规则晶圆。本发明通过粘合工艺将不规则晶圆固定在载片表面,并在不规则晶圆表面跟底部载片表面形成种子层,通过互联线导通使不规则晶圆表面跟底部载片表面形成一个互联面,然后在不规则晶圆表面涂光刻胶,曝光定义出待电镀图形,并在曝光区电镀金属层,最后去除载片,得到不规则晶圆互联结构,本发明可以在一个尺寸的半导体平台上进行不同尺寸晶圆的制作,能够节省成本、缩短生产周期。

Description

一种不规则晶圆互联结构及互联工艺
技术领域
本发明属于半导体技术领域,特别是涉及一种不规则晶圆互联结构及互联工艺。
背景技术
半导体制作过程中会用到各种尺寸的晶圆,包括12寸、8寸、6寸等,并且这些晶圆还会区分平边和notch等,而一般支撑工艺的设备往往只能做一种尺寸的晶圆,兼容性较差,因此对于某些半导体公司来说,如果固定了产线的晶圆尺寸,就不能再接其他尺寸的订单,即一条生产线只能生产一种规格的晶圆,造成了一部分产能的浪费。
除此之外,在半导体制造过程中,为了满足一些特殊的用法,还有一些不规则的晶圆,比如方形、三角形等,这些产品往往在制造过程中会定制专用的夹具,或者定制专用的设备,极大的增加了工厂的支出。
发明内容
本发明所要解决的技术问题在于针对现有技术的不足,提供了一种不规则晶圆互联结构及互联工艺。本发明通过粘合工艺将不规则晶圆固定在载片表面,并在不规则晶圆表面跟底部载片表面形成种子层,通过互联线导通使不规则晶圆表面跟底部载片表面形成一个互联面,然后在不规则晶圆表面涂光刻胶,曝光定义出待电镀图形,并在曝光区电镀金属层,最后去除载片,得到不规则晶圆互联结构,本发明可以在一个尺寸的半导体平台上进行不同尺寸晶圆包括小尺寸晶圆及不规则晶圆的制作,能够节省成本、缩短生产周期。
为解决上述技术问题,本发明采用以下技术方案:
一种不规则晶圆互联结构,包括待作业晶圆及设置在待作业晶圆表面的重布线层,所述重布线层由下至上依次包括种子层和金属层,所述待作业晶圆为不规则晶圆。
进一步地,所述种子层是一层或多层金属,厚度为1-100000 nm,所述金属是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
进一步地,所述金属层是一层或多层,厚度为1-100000 nm,材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
一种不规则晶圆互联工艺,包括以下步骤:
A、将载片和待作业晶圆结合在一起,所述载片和待作业晶圆表面设置有种子层;
B、通过互联线将载片和待作业晶圆表面的种子层导通;
C、在晶圆表面涂光刻胶,曝光定义出待电镀图形,并在曝光区电镀金属层;
D、去除光刻胶,去除种子层,拆除互联线,拆除临时键合,得到不规则晶圆互联结构。
进一步地,步骤A包括以下步骤:
(1)在载片或/和待作业晶圆表面形成粘附层,将待作业晶圆与载片贴合在一起后施加压力完成键合;
(2)在载片和待作业晶圆表面形成种子层。
进一步地,步骤A包括以下步骤:
(1)在载片和待作业晶圆表面沉积种子层;
(2)在待作业晶圆背面形成粘附层,把待作业晶圆贴在载片上施加压力完成键合。
进一步地,所述粘附层为UV胶、热固胶或双面胶,厚度为1-100 μm。
进一步地,所述载片为晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯,载片的厚度为200-2000 μm。
与现有技术相比,本发明具有以下优点:
本发明通过粘合工艺将不规则晶圆固定在完整载片表面,并在不规则晶圆表面跟底部载片表面形成种子层,通过互联线导通使不规则晶圆表面跟底部载片表面形成一个互联面,然后在不规则晶圆表面涂光刻胶,曝光定义出待电镀图形,并在曝光区电镀金属层,最后去除载片,得到不规则晶圆互联结构,本发明可以在一个尺寸的半导体平台上进行不同尺寸晶圆包括小尺寸晶圆及不规则晶圆的制作,能够节省成本、缩短生产周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a是实施例1在载片表面涂布粘附层的结构示意图。
图1b是实施例1待作业晶圆与载片键合的结构示意图。
图1c是实施例1在载片和待作业晶圆表面形成种子层的结构示意图。
图1d是实施例1载片和待作业晶圆表面种子层导通的结构示意图。
图1e是实施例1在载片和待作业晶圆表面定义待电镀图形的结构示意图。
图1f是实施例1在待电镀图形的曝光区电镀金属层的结构示意图。
图1g是实施例1去除光刻胶、种子层和互联线后的结构示意图。
图1h是实施例1得到的表面带有RDL的不规则晶圆的结构示意图。
图1i是实施例2在待作业晶圆表面形成种子层的结构示意图。
图1j是实施例2在载片表面沉积种子层的结构示意图。
图1k是实施例2待作业晶圆与载片表面金属种子层导通的结构示意图。
图1l是实施例2在载片和待作业晶圆表面定义待电镀图形的结构示意图。
图1m是实施例2在待电镀图形的曝光区电镀金属层的结构示意图。
图1n是实施例2去除光刻胶、种子层和互联线后的结构示意图。
图1o是实施例2得到的表面带有RDL的不规则晶圆的结构示意图。
图1p是实施例3载片表面挖凹槽的结构示意图。
图1q是实施例3在载片表面形成种子层的结构示意图。
图1r是实施例3待作业晶圆贴附在载片凹槽的结构示意图。
图1s是实施例3待作业晶圆与载片表面金属种子层导通的结构示意图。
图1t是实施例3在载片和待作业晶圆表面定义待电镀图形的结构示意图。
图1u是实施例3在待电镀图形的曝光区电镀金属层的结构示意图。
图1v是实施例3去除光刻胶、种子层和互联线后的结构示意图。
图1w是实施例3得到的表面带有RDL的不规则晶圆的结构示意图。
附图标记说明:101-载片;102-粘附层;103-待作业晶圆;104-种子层;105-光刻胶;106-金属层;107-互联线。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
一种不规则晶圆互联结构,包括待作业晶圆103及依次设置在待作业晶圆103表面的种子层104和金属层106,所述待作业晶圆103为不规则晶圆。
所述种子层104是一层或多层金属,厚度为1-100000 nm,所述金属是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
所述金属层106是一层或多层,厚度为1-100000 nm,材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
实施例1
一种不规则晶圆互联结构,包括待作业晶圆103及依次设置在待作业晶圆103表面的种子层104和金属层106,所述待作业晶圆103为不规则晶圆。
所述种子层104是一层铜层,厚度为100 nm。
所述金属层106是一层铜层,厚度为100 nm。
一种不规则晶圆互联工艺,包括以下步骤:
A:在载片101表面形成粘附层102,将待作业晶圆103与载片101贴合在一起后施加压力完成键合步骤;
如图1a所示,在载片101表面涂布粘附层102,本实施例的粘附层102是UV胶,还可以是热固胶、双面胶等,厚度为1 -100 μm,具体为50 μm。
如图1b所示,把待作业晶圆103通过压合工艺贴在载片101的粘附层102上,施加压力完成键合步骤;
所述载片101为包括4,6,8,12寸在内的晶圆,厚度为200-2000 μm,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
B:在载片101和待作业晶圆103表面形成种子层104,然后通过打线的方式实现两个不同表面金属种子层的导通;
在载片101和待作业晶圆103表面形成种子层104,种子层104的厚度为1 nm到100000 nm,种子层104是一层或多层金属,金属材质采用钛、铜、铝、银、钯、金、铊、锡或镍,本实施例中种子层为一层铜层,厚度为100 nm;
如图1c和1d所示,通过打线的方式利用互联线107实现两个不同表面金属种子层的导通;
此处互联线107是金丝,还可以是金带、铝带等。
C:在晶圆表面涂胶,曝光定义出待电镀图形,电镀金属;
如图1e所示,在载片101和待作业晶圆103表面涂光刻胶105,通过曝光工艺定义出待电镀图形;
如图1f所示,在曝光区电镀金属层106,金属层106的厚度为1 nm到100000 nm,其是一层或多层,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种,本实施例中金属层106为一层铜层,厚度为100 nm;
D:去除光刻胶105,去除种子层104,拆除互联线107,拆除临时键合,得到不规则晶圆互联结构。
如图1g所示,去除光刻胶,去除种子层,拆除互联金丝;
如图1h所示,拆除临时键合,得到表面带有重布线层RDL的不规则晶圆。
实施例2
一种不规则晶圆互联结构,包括待作业晶圆103及依次设置在待作业晶圆103表面的种子层104和金属层106,所述待作业晶圆103为不规则晶圆。
所述种子层104是一层钯层,厚度为100000 nm。
所述金属层106是一层钯层,厚度为100000 nm。
一种不规则晶圆互联工艺,包括以下步骤:
A:在载片101表面沉积种子层104,批量在待作业晶圆103表面形成种子层104,然后在待作业晶圆103背面形成粘附层102,把待作业晶圆103贴在载片101上;
如图1i所示,在待作业晶圆103表面形成种子层104,种子层104是一层或多层金属,厚度为1 nm到100000 nm,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍,本实施例中种子层104为一层钯层,厚度为100000 nm;
如图1j所示,在载片101表面沉积种子层104,种子层104是一层或多层,厚度为1nm到100000 nm,金属材质可以是钛、铜、铝、银、钯、金、铊、锡或镍,本实施例中种子层104为一层钯,厚度为100000 nm;
如图1k所示,在待作业晶圆103背面贴粘附层102,把待作业晶圆103贴在载片101上,粘附层102是UV胶、热固胶或双面胶,厚度为1-100 μm,本实施例的粘附层102采用热固胶,厚度为50 μm;
B:通过互联线107实现两个不同表面金属种子层的导通;
如图1k所示,通过打线的方式利用互联线107实现载片101和待作业晶圆103表面种子层104的导通,此处互联线107是金带,还可以是金丝或铝带等;
C:在晶圆表面涂胶,曝光定义出待电镀图形,电镀金属;
如图1l所示,在载片101和待作业晶圆103表面涂光刻胶105,通过涂胶曝光工艺定义出待电镀图形;
如图1m所示,在曝光区电镀金属层106,金属层106的厚度为1-100000 nm,其是一层或多层,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍,本实施例中金属层106为一层钯,厚度为100000 nm;
D:去除光刻胶105,去除种子层104,拆除互联线107,拆除临时键合,得到不规则晶圆互联结构。
如图1n所示,去除光刻胶105,去除种子层104,拆除互联线107;
如图1o所示,拆除临时键合得到表面带有RDL的不规则晶圆。
实施例3
一种不规则晶圆互联结构,包括待作业晶圆103及依次设置在待作业晶圆103表面的种子层104和金属层106,所述待作业晶圆103为不规则晶圆。
所述种子层104是是三层,从下至上依次为铜、铝和锡,总厚度为10000 nm。
金属层106是三层,从下至上依次为铜、铝和锡,总厚度为10000 nm;
一种不规则晶圆互联工艺,包括以下步骤:
A:在载片101表面挖凹槽,然后沉积种子层104,批量在待作业晶圆103表面形成种子层104,然后在待作业晶圆103背面形成粘附层102,把待作业晶圆103贴在载片凹槽内;
如图1p所示,在载片101表面挖凹槽,凹槽形状为四方形或圆形,深度为1-1000 μm,本实施的凹槽形状为四方形,深度为500 μm。
如图1q所示,沉积种子层104,厚度为1 nm到100000 nm,其是一层或多层,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种,本实施例中的种子层104是三层,从下至上依次为铜、铝和锡,总厚度为10000 nm;
批量在待作业晶圆103表面形成种子层104,其是一层或多层,厚度为1 nm到100000 nm,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种,本实施例中的种子层104是三层,从下至上依次为铜、铝和锡,总厚度为10000 nm;
如图1r所示,在待作业晶圆103背面贴粘附层102,把待作业晶圆103贴在载片101的凹槽内;
粘附层102是双面胶、UV胶或热固胶,厚度为1-100 μm,本实施例的粘附层102为双面胶,厚度为100 μm;
B:通过互联线107实现两个不同表面金属种子层的导通;
如图1s所示,通过打线的方式利用互联线107实现载片101和待作业晶圆103表面种子层104的导通,此处互联线107是铝带。
C:在待作业晶圆103表面涂光刻胶105,曝光定义出待电镀图形,在曝光区电镀金属层106。
如图1t所示,在待作业晶圆103表面涂光刻胶105,曝光定义出待电镀图形;
如图1u所示,在曝光区电镀金属层106,金属层106厚度为1 nm到100000 nm,其是一层或多层,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种,本实施例中的金属层106是三层,从下至上依次为铜、铝和锡,总厚度为10000 nm;
D:如图1v所示,去除光刻胶105,去除种子层104,拆除互联铝带,得到不规则晶圆互联结构,如图1w所示。
本发明的各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
对本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (5)

1.一种不规则晶圆互联结构,其特征在于,包括待作业晶圆(103)及设置在待作业晶圆(103)表面的重布线层,所述重布线层由下至上依次包括种子层(104)和金属层(106),所述待作业晶圆(103)为不规则晶圆;
所述种子层(104)是一层或多层金属,厚度为1-100000 nm,所述金属是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种;
所述金属层(106)是一层或多层,厚度为1-100000 nm,材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种;
形成所述不规则晶圆互联结构的不规则晶圆互联工艺,包括以下步骤:
A、将载片(101)和待作业晶圆(103)结合在一起,所述载片(101)和待作业晶圆(103)表面设置有种子层(104);
B、通过互联线(107)将载片(101)和待作业晶圆(103)表面的种子层(104)导通;
C、在晶圆表面涂光刻胶(105),曝光定义出待电镀图形,并在曝光区电镀金属层(106);
D、去除光刻胶(105),去除种子层(104),拆除互联线(107),拆除临时键合,得到不规则晶圆互联结构。
2.根据权利要求1所述的不规则晶圆互联结构,其特征在于,步骤A包括以下步骤:
(1)在载片(101)或/和待作业晶圆(103)表面形成粘附层(102),将待作业晶圆(103)与载片(101)贴合在一起后施加压力完成键合;
(2)在载片(101)和待作业晶圆(103)表面形成种子层(104)。
3.根据权利要求1所述的不规则晶圆互联结构,其特征在于,步骤A包括以下步骤:
(1)在载片(101)和待作业晶圆(103)表面沉积种子层(104);
(2)在待作业晶圆(103)背面形成粘附层(102),把待作业晶圆(103)贴在载片(101)上施加压力完成键合。
4.根据权利要求2或3所述的不规则晶圆互联结构,其特征在于,所述粘附层(102)为UV胶、热固胶或双面胶,厚度为1-100μm。
5.根据权利要求1所述的不规则晶圆互联结构,其特征在于,所述载片(101)为晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯,载片(101)的厚度为200-2000μm。
CN202110307915.7A 2021-03-23 2021-03-23 一种不规则晶圆互联结构及互联工艺 Active CN113078055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110307915.7A CN113078055B (zh) 2021-03-23 2021-03-23 一种不规则晶圆互联结构及互联工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110307915.7A CN113078055B (zh) 2021-03-23 2021-03-23 一种不规则晶圆互联结构及互联工艺

Publications (2)

Publication Number Publication Date
CN113078055A CN113078055A (zh) 2021-07-06
CN113078055B true CN113078055B (zh) 2024-04-23

Family

ID=76613354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110307915.7A Active CN113078055B (zh) 2021-03-23 2021-03-23 一种不规则晶圆互联结构及互联工艺

Country Status (1)

Country Link
CN (1) CN113078055B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
CN111128915A (zh) * 2019-12-26 2020-05-08 苏州科阳光电科技有限公司 一种晶圆级封装芯片及方法
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法
CN111952245A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 晶圆级贴片互联方式
CN111968941A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种晶圆级贴片互联方式

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125062A1 (en) * 2004-12-15 2006-06-15 Zuniga-Ortiz Edgar R Semiconductor package having improved adhesion and solderability
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US7217656B2 (en) * 2005-05-31 2007-05-15 Texas Instruments Incorporated Structure and method for bond pads of copper-metallized integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
CN111128915A (zh) * 2019-12-26 2020-05-08 苏州科阳光电科技有限公司 一种晶圆级封装芯片及方法
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法
CN111952245A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 晶圆级贴片互联方式
CN111968941A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种晶圆级贴片互联方式

Also Published As

Publication number Publication date
CN113078055A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
US8642391B2 (en) Self-assembly of chips on a substrate
US7271022B2 (en) Process for forming microstructures
EP0613333B1 (en) Mounting/connecting method of an electronic component with patterning electrodes
CN101409229B (zh) 外延基板及发光二极管装置的制造方法
JPH03136243A (ja) 集積回路構造の形成方法
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
US20060134819A1 (en) Process for forming MEMS
JPH04345779A (ja) 電気接続要素の製造方法
CN106328604A (zh) 芯片封装
US3878061A (en) Master matrix for making multiple copies
CN113078055B (zh) 一种不规则晶圆互联结构及互联工艺
KR20180118553A (ko) 제거가능한 캐리어를 포함하는 라우팅 가능한 전기 주조 기판
US20070228541A1 (en) Method for fabricating chip package structure
CN105023848A (zh) 基板结构的制造方法及基板结构
JP2000275405A (ja) マイクロ構造体アレイの作製方法、マイクロレンズアレイ用金型の作製方法、及びこれを用いたマイクロレンズアレイの作製方法
CN111524819A (zh) 一种2.5d、3d封装中的玻璃载板开窗工艺及双面金属化工艺
JP4575651B2 (ja) 積層構造体の製造方法および積層構造体
JPH1187287A (ja) 基板の平坦化研磨方法
US5399528A (en) Multi-layer fabrication in integrated circuit systems
CN115668481A (zh) 用于形成金属互连层的方法和系统
CN107546139B (zh) 微铜柱的制造方法
CN103887180B (zh) 引线框架加工方法
KR20100031915A (ko) 나노선과 나노튜브를 이용한 접착 방법
CN110676175A (zh) 一种键合工艺制作大锡球的方法
TWI276377B (en) Manufacturing process of embedded flexible circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant