JPH07506217A - 製造された半導体ダイ上に電極の接続を形成する方法 - Google Patents

製造された半導体ダイ上に電極の接続を形成する方法

Info

Publication number
JPH07506217A
JPH07506217A JP5511798A JP51179893A JPH07506217A JP H07506217 A JPH07506217 A JP H07506217A JP 5511798 A JP5511798 A JP 5511798A JP 51179893 A JP51179893 A JP 51179893A JP H07506217 A JPH07506217 A JP H07506217A
Authority
JP
Japan
Prior art keywords
forming
layer
masking layer
die
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5511798A
Other languages
English (en)
Inventor
ワン　ツィン　チャウ
リャン　ルイス　エイチ．
Original Assignee
ヴィ　エル　エス　アイ　テクノロジー　インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィ　エル　エス　アイ　テクノロジー　インコーポレイテッド filed Critical ヴィ　エル　エス　アイ　テクノロジー　インコーポレイテッド
Publication of JPH07506217A publication Critical patent/JPH07506217A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 製造された半導体ダイ上に 電極の接続を形成する方法 発明の背景 本発明は一般的に言うと集積回路（“ＩＣ″′）の包装技術、そしてさらに詳し く言えば、製造された半導体ダイ上に電極の接続構造を形成する方法に関する。
テープオートメーテツドボンディング（ＴＡＢ”）は高密度のパッケージを形成 するための信頼性の高い確立した効果的な技術である。このＴＡＢ方法はフィル ムキャリア上に形成された内側のリードを集積回路（”ＩＣ”）チップのパッド 上に形成された突起にポンディグするための熱接着技術を用いている。
ＴＡＢを成功の内に利用するための重要なプロセスまたは鍵となる要素は、バン ブを形成することであり、そのバンブはフィルムキャリアのリードをＩＣのボン ドパッドに電気的に接続するだけではなく、それらを機械的に接続するものであ る。ＩＣボンドパッド上にバンブを形成する初期の努力は従来のウェハ製造技術 に向けられたものであった。例えば、リー、ティー。
ニス、等°“テープオートメーテツドボンディングのためのウェハパンピングに 対する考察゛°、固体技術、１９８０年３月を参照されたい。
ウェハ処理技術はしばしばダイのバッチ処理を通して、あるスケール上の経済性 を提供しているのであるが、バンブのウニハブ西セスはバンブの材料として金と かその他の高価な高純度の材料を使用する場合においては、希望する経済性を上 回るほど過度に高価なものとなっている。その理由はウェハプロセスでは金のバ ンブを良品であるウェハのダイばかりではな（、悪いダイの上にも無差別に形成 することにある。大規模なＩＣの場合においては、特にそのことが言えるのであ って、その理由は処理されるウェハ上に僅かの量のダイとか、より少ないパーセ ンテージの良品のダイか得られるからである。
しかしながら、ＴＡＢ技術は、大規模ＩＣであって数多（の入出力（“工１０“ ）ボンドパッドを有するＩＣの実装のために開発されたものである。
かくして、ＩＣがより太き（なればなるほどタブ技術は魅力的なものであり、金 、その他の高価な高純度のバンブをＩＣボンドパッド上に形成するウェハプロセ スは製品のロスに関連して指数関数的に上昇している。
ＩＣウェハを製造することに引き続いてバンブの製造に関する代替的なものにつ いての研究がなされている。そのようなアプローチの１つはＩＣ上にバンブを製 造することなく、フィルムキャリア上にパンピングを設けることによってなくす ことが、例えばハタダケンゾウ等の１“移送式バンブタブ組立技術における高い ボンディング特性と信頼性をもつバンブの特性′９、ｌＭＣ１９８Ｂ年のプロシ ーディング、東京、５月２５〜２７日、１９８８年参照。
しかしながらフィルムキャリアリード上に、パンピングを作ることは大量の生産 のためには、たった１組のリードセットがたった１つのＩＣに対応させられると いうことによって、不当に高価なものとなっている。
かくして、この技術は金またはその他の高価な高純度のバンブ材料を悪いダイの 上に形成するという問題を解決することができるが、それはウェハプロセスにお いて、多くのダイか一度にバッチ処理されることによるスケール上の経済性によ るコスト上の利益をなくしてしまうものである。
発明の要約 したがって、本発明の１つの目的は、得られた良いダイのＩＣボンドパッド上の みに効果的かつ信頼性高（、バンブを構成する方法を提供することである。
本発明の第２の目的は完成された１以上のダイのＩＣボンドパッド上に同時にバ ンブを形成する方法を提供することである。
これらおよび付加的な目的は本発明の様々な特徴によって完成されるものである 。本発明の１つの特徴は得られた良品のダイのボンドパッド上に導電性のバンブ を形成するというｌまたはそれ以上の目的を達成することができるものである。
簡単に言うと、このプロセスはまずはじめにマスク層が引き続いて形成される上 に透明な構造を形成する。
孔がマスク層にある定められたボンドパッドの配置関係を保って、ある定められ た数だけ完成された良品のダイ上に、その後につけられるマスク上に形成される 。
マスキング層上に孔を形成した後に、得られた良品のダイはそれから光学的にマ スキング層にそれらのボンドパッドの位置と予め定められたそれら対応するマス キング層中の孔とが光学的に位置合わせされる。
ひとたび位置合わせされると得られた良品のダイはマスキング層に接着性の材料 によって接合される。
得られた良品のダイは適当に接続されたマスク層に合わされて、それから透明な 層が分離されるかまたはマスキング層の多面から除かれる。この透明な構造が除 去された後に導電性のバンブが得られた良品のダイ上のボンドパッド上に通常の 手段によるマスキング層の孔を介して形成される。
最後に、ひとたび導電性のバンブが得られた良品のダイ上に形成されたならば、 マスキング層は工程を完了するために取り除かれる。得られた良品のダイはフィ ルムキャリアリードに通常の方法によって接続される。
上述したプロセスに加えて、得られた良品のダイは裏打ちの一材料にマスキング 層につけられる前または後で接続される。裏打ちの材料は得られた良品のダイか マスキング層から透明な構造がのせられた後で支持体層として働（。
もし裏支持材料かい（っかの良品のダイを支持している場合においては、結果的 な構造は全て良いダイを含むものと同様に処理される。か（して、スケール上の 経済性がウェハプロセス技術中において実現される。
裏打ち材料はマスク層が除去された後のバンブが設けられたダイの機械的な支持 体として支持体を提供する。これによりダイはそれから電気的にプローブされ、 同様なウェハブロービングがダイをキャリアフィルムリードに接続する前に行わ れる。引き続いてもし、任意のダイかパンピング形成工程において損傷されるか またはバンブがそれらの上に適性に形成されることを失敗している場合にはそれ らはバッキングの前に除去される。かくしてこの付加的なプルービングテストは 、全体としてのバッキングコストをかなり有効に低下させる。
最後にダイかプルーブされた後に、テストされたダイは裏打ち材料に通常の方法 、例えばダイシングまたは接着剤の容量除去により接続され、キャリアフィルム リードが他の接続のために接合される。代替的な方法として、裏打ぢ材料はダイ にそってダイシングされるか、またはダイに接触して残された状態でヒートシン クとして機能する。一 本発明の他の付加的な目的、特徴および利点は次の好適な実施例の記述に関連し て明らかにされるのであるが、それらは付随する図面に沿って行われる。
図面の簡単な説明 図１は本発明の特徴を利用する１２ステツプのプロセスのうちの透明な構造を形 成する第１のステップを図解しており； 図２は本発明の特徴を利用する１２のステップを含むプロセスのうちの透明な構 造上にホトレジストのコーティングを行う第２のステップを図解しており；図３ は本発明の特徴を利用する１２のステップを含むプロセス中のホトマスクとマス クされていないホトレジストを紫外光に晒すために位置合わせする第３のステッ プを示しており； 図４は本発明による特徴を利用する１２のステップのうちの第４のステップであ って、ホトレジストの露光された部分を現像し、除去するステップを示しており ； 図５は本発明の特徴を利用する１２のステップのプロセスのうちの第５のステッ プであって、完成されたダイに残りのホトレジストを位置合わせ付着するステッ プを示しており； 図６は本発明の特徴を利用した１２のステップを含む処理過程のうち、第６番目 のステップであって、薄い裏打ち材料を位置合わせして、裏打ち材料を付加する ステップを示しており； 図７は本発明の特徴を利用する１２のステップを持つ処理過程のうち、第７番目 のステップであって、透明な構造を引き剥がすステップを示しており；図８は本 発明の特徴を利用する１２ステツプの処理過程のうちの第８番目のステップであ って、パックスバッタリングから障壁／接着基礎材をホトレジスト上に形成する ステップを示しており； 図９は本発明の特徴を利用した１２のステップを含むプロセスのうち、第９番目 のステップを示しており、ダイボンドパッド上に金のバンブをメッキするステッ プを示している； 図１０は本発明の特徴を利用した１２のステップを含むうちの第１０番目のステ ップを示しており、障壁／接着基礎材を除去するステップを示しており；図１１ は本発明の特徴を利用した１２のステップを含む処理のうちの第１１番目のステ ップであって、ホトレジストを除去するステップを示しており；および図１２は 本発明の特徴を利用する１２のプロセスのうちの第１２番目のステップであって 、裏打ちの材料から、金がバンブされたダイをプローブして剥がすステップを示 している。
好適な実施例の詳細な記述 図１はマスキング層上に透明構造を製造するところを図解しており、そして多（ の完成された良いダイか付着される。透明構造５はこの例においては、ガラスシ ート１０からスタートし、その一方の表面に薄い可撓性の材料層１５が形成され 、例えば薄皮のようなものであって、それは裏打ち材料として働（。可撓性の層 １５の反対側の百の上には薄い金属層２０が蒸着またはスパッタリングによって 形成されて釈放剤として働く。
可撓性の材料層１５と金属層２０の層は共に透明であるべきである。この金属の 可撓性の層１５は適当に材料を選択することによりなされる。薄い金属材料層２ ０は一方において、その厚さを複数の単層の厚さにすることによって透明に製造 される。
図２は第１のマスク層の形成を図解している。
例として、正のホトレジスト２５が薄い金属材料層２０の露出された側の表面に 、通常の方法、例えばスピンコーティングによって形成され、それから固められ る。
後に、このマスキング層の中に形成される孔は金のパンブを形成するための支持 壁として利用されるのであるから、−ホトレジスト２５の厚さは典型的には２８ 〜３０μｍであって、はぼ２５μｍの金のバンブの高さに対応させられている。
ホトレジスト材料の代わりとしてセンシティブ材料であって、例えば光射抗性を 有するポリイミドを利用することができる。もしそのようなホトレジスト以外の ホトセンシティブ材料が用いられるときには、工程においである変更が要求され るであろう。
例えば、マスキング層１５としてホトレジスト材料が用いられるときにはクロー ムが金属材料２５として好ましいが、−力先感応材料であるポリイミドがマスク 層１５として利用されるときには銅が金属材料層２゜として好ましい。
図３は孔４０（図４）を導電性のバンブ７０（図９）をその孔を介して後に形成 されるであろう孔の形成を図解している。ホトマスク３ｏは１または２以上のダ イの対応するポンディングパッドの形状に対応する孔をもち、そこにホトレジス ト２５に対して得られたダイ４５が配置され、ホトレジスト２５に対して位置合 わせされて配置される。ホトマスク３ｏによって覆われていないホトレジスト２ ５の部分はそれから紫外光線３５によって露出される。
図４は後にそれによって導電性のバンブ７ｏが形成されるであろう孔４０の形成 を引き続き示している。
通常の手段を通常の方法により、ホトレジスト２５の露出された部分は現像され 、そして孔４ｏを形成するために除去される。
図５はホトレジスト２５に対して、すでに完成されている良品のダイ４５を配置 させ、付着させる状態を図解している。完成されている良品のダイ４５は光学的 ホトレジスト２５に対して、存在するパッド５ｏをガラスシート１０．薄皮１５ ．および薄い金属層２゜および孔４０に対して光学的に位置合わせされる。
ボンドパッド５０と孔４０は典型的には２ないし７ミル（０，０５〜０．１８ミ リ）であるから、パッドとホールの位置合わせは通常のホールの光学的合わせ手 段によって充分に可能である。完成されている良品のダイ４５がこのようにして 正しく位置合わせされると、それらはホトレジスト２５に接着材料によって物理 的に接着される。
図６は裏打ち材料５５を完成された良品のダイ４５に接続するのを図解しており 、それは得られた良品のダイ４５に対する機械的な支持構造を提供し、そしてホ トレジスト２５の機械的支持材料として透明材料５が除去された後に働く。裏打 ち材料５５はリング６゜に機械的に支持されている薄い材料として示されている が、本発明においては必ずしもこれに限定される必要はない。例えば、金属の導 電層が裏打ち層として利用されるであろう充分な強度をもっていて裏打ち層とし て利用される場合には支持リングは不要である。
図７は導電性のバンブ７０の製造の準備のために透明構造５が除去されるのを図 解している。透明材料構造はまずはじめにガラス層１０を薄皮１５から剥がし、 そして薄皮１５をホトレジスト２５から離しそして最終的には薄い金属材料２０ または薄皮１５でホトレジスト層２５にのっているものを除去するというように 順次除去される。
薄い金属材料のホトレジスト２５から剥離するのは高い金属層２０と薄皮１５の 高い接着性が金属材料２０とホトレジスト２５の弱い接続に対して強い接続をも てることに由来する。
透明構造が除去されると完成させた良品のダイ４５にバンブの形成の準備が完了 する。図８はバンブの製造工程の開始を示している。接着／障害基礎層６５を通 常の方法で配置することによって行われる。
これらの材料はほぼ３０００人のチタン／タングステン合金（′ｖＴｉ／Ｗ′° ）であって、金（＋？　Ａ　ｕｌ？　）のほぼ２０００人の層を付加的にもって いる。
図９は導電バンブ７０の形成の実施例を図解している。これおよび引き続（図に おいて、構造は次の処理ステップを図解するために天地に引っ繰り返されている 。かくして、裏打ち材料５５は下側になり、そしてホトレジスト層２５が上にな っている。
接着／障壁基礎層６５がボンドパッド５ｏ上に形成されてから、導電バンブ７ｏ が薄いホトレジスト７５を接着／障壁基礎層６５上に形成することにより、薄い ホトレジスト層７５上に金のバンブ７ｏが形成されるとき、孔を製造し、例えば ホトマスク３ｏを用いて、それから金をボンドパッド構造上に電着することによ ってなされる。金のバンブ７ｏの成長は好ましい高さになるまで続けられる。典 型的には、ＴＡＢの用途のためには２５μｍ近辺の高さが好ましいとされている 。
いくつかのコメントがこの段階において必要になる。
まず第１に金がバンブ材料としてこの材料では用いられているが、例えば他のニ ッケルとか銅とか銀の電着可能な材料を利用することができる。
第２にホトレジスト７５はホトレジスト層２５と同様である必要はない。なぜな ゛らば、この層は単に真のマスキング層として利用されるのであって、金のバン ブをホトレジスト２５上に形成するような支持層として用いられるのではないか ら、典型的な厚さ１μｍぐらいがこの層のためには適当だと思われる。
最後にこの実施例は金のバンブ７ｏがボンドパッド５０上にプレートされる例を 示したが、他の導電性のバンブを形成する方法、例えばスパッタリングとか蒸着 方法であって、例えば化学的蒸着（“ＣＶＤ′ｖ）が同様に利用できる。もし、 スパッタリングとか蒸着方法が用いられるが、電着が代わりに用いられるならば い（つかの変形が必要である。なぜならばこれらの方法に用いられる方法は通常 よく知られているものであって、ここでは詳細に説明しない。
スパッタリングとか蒸着による方法を採用する場合の典型的な変形は、ホトマス クステップが図３および図９の例に示されるように２つのホトマスクのステップ が要求される。もしこれらの２つの代替的な方法が電着以外に用いられるならば 、第１のマスキング層２５（図３）は“薄い“マスキング層である必要はない。
なぜならば、これらの層は導電層７０（図９）を支持するための支持層として使 用されるものではないからである。その代わり、導電性の金属マスクは第２のマ スキング層７５（図９）によって置き換えられるのであるから、支持層として用 いられる。
かくして第１のマスキング層２５（図３）は０．５〜２．０μｍの厚さであって 、電着プロセスのものが２８〜３０μｍ必要であったものと異なる。導電層７０ （図９）の形成に引き続いて、金属マスクの接続であって、第２のマスク層７５ （図９）に置き換えるが、通常の方法によって剥がされる。
図１０と図１１は導電性バンブ７０の形成の完成状態を示している。金属バンブ ７０が完成された良品のダイ４５上に形成されると、図１０は薄いホトレジスト 層７５の除去および接着／障壁基礎層６５をホトレジスト２５から剥がす状況を 図示しており、図１１は完成された良品のダイ４５から薄いホトレジスト２５の 最後の除去を図解している。
図１１はまた完成された良品のダイ４５が未だ裏打ち材料５５に付着されている 状態を示しており、それらは電気的に通常の手段、例えばウェハプルービングの ような方法でプルーブされ、その結果、損傷されたダイ゛は分離され、それらキ ャリアフィルムのタブリードに、接着する作業を行わない。これにより、悪いダ イのパッケージングを避けることにより、パッケージングコストをより少な（す ることができる。
最後に図１２に示されているように、ダイ４５のブロービングの後にそれらは裏 打ち材料５５から剥がされ、そして残っている良品のダイはＴＡＢリードキャリ アフィルムに付着される準備状態になる。
本発明の種々の特徴について好適な実施例を参照して説明が行われたのであるが 、本発明の添付の請求の範囲全てによって保護されるべきものであると理解され たい。
例えば、裏打ち材料５５は、必ずしも剥がされなくて、残っているダイ５５にそ って破線で示された８０（図１１）にそって残っていて、ヒートシンクとして働 くようにしてあってもいい。この実施例において裏打ち材料５５は導電性の金属 の予め選択された金属層の導電性の層であって、その材料の厚みはヒートシンク の特性を好ましく備えるものである。
完成された良品のダイのボンドパッドに導電性のバンブを形成するのに加えて他 の応用は本発明の特徴から容易に予見できる。フィリップチップの応用における ようなソルダーバンブを形成することも利用できる。
適当な障害金属を用いることによって、ハーメチックチップにも利用できる。そ してそれはチップダイに対して電力／設置間の板として利用できる。
Ｆｉｇｕｒｅ　１　。
Ｆｉｇｕｒｅ　２゜ Ｆｉｇｕｒｅ　３゜ Ｆｉｇｕｒｅ　７゜ Ｆｉｇｕｒｅ　８゜ Ｆｉｇｕｒｅ　１０゜ Ｆｉｇｕｒｅ　１２゜

Claims (1)

  1. 【特許請求の範囲】 １．少なくとも１つの半導体ダイ（４５）の複数個のボンドパッド（５０）上に 複数個の導電性のバンプ（７０）を形成する方法であって： 両面が第１および第２の表面を形成する透明構造（５）を形成し、 前記透明構造（５）の第１の表面に第１のマスキング層（２５）を形成し、前記 第１のマスキング層（２５）が前記透明構造（５）の反対側に露出された表面を もっているように前記第１のマスキング層（２５）を形成し、 前記第１のマスキング層（２５）に孔（４０）のパターンを形成し、前記パター ン（４０）は少なくとも１つのダイ（４５）のボンドパッド（５０）の位置に適 合させられているように前記孔（４０）のパターンを形成し、 前記マスキング層（２５）に前記少なくとも１つのダイ（４５）を、前記第１の マスキング層（２５）を前記複数個のボンドパッド（５０）が前記透明構造（５ ）を介して見える状態でかつ前記マスキング層（２５）の孔（４０）を介して見 えるように位置合わせをし、 少なくとも１つのダイ（４５）を前記露出された前記第１のマスキング層（２５ ）のマスキングされた表面に前記ダイ（４５）のぼンドパッド（５０）が前記孔 （４０）に合うように接着し、 前記透明構造（５）を前記第１のマスキング層（２５）から分離し、 前記複数の導電性のバンプ（７０）を前記ダイ（４５）のパッド（５０）上に前 記第１のマスキング層（２５）の孔（４０）を介して形成し、 および 前記第１のマスキング層（２５）を前記第１の少なくとも１つのダイ（４５）か ら分離する工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形 成する方法。 ２．請求項１記載の方法において、 前記透明構造（５）を形成する工程は：透明な基板（１０）の表面に対して可撓 性の金属材料（１５）の層を配置し、そして 透明な金属材料（２０）を前記透明な可撓性材料（１５）の反対側に形成する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 ３．請求項１記載の方法において、 前記第１のマスキング層（２５）を形成するステップは光感応材料を透明構造（ ５）上にスピニングにより形成する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 ４．請求項１記載の方法において、 前記第１のマスキング層（２５）は ホトレジスト材料と前記第１のマスキング層（２５）の中に孔（４０）のパター ンを形成する工程をもち：前記第１のマスキング層（２５）を紫外線光（３５） に露出し、さらに 前記露出された部分を除去する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 ５．請求項４記載の方法において、前記透明な金属層（２０）の形成工程は： スパッタリングまたは蒸着によって薄いクロムの層を前記層の過透性材料層（１ ５）の反対側に形成し、前記薄い層はわずかな数層の単層の厚みである工程を含 むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法。 ６．請求項１記載の方法において、 前記第１のマスキング層（２５）は光感応性材料および前記マスキング層（２５ ）の中に孔（４０）を形成するものであり： 前記第１のマスキング層（２５）を紫外線光（３５）に露出させ、および前記露 出させた部分を除去する工程を含むことを特徴とする製造された半導体ダイ上に 接続電極を形成する方法。 ７．請求項６記載の方法において、 前記第１のマスキング層（２５）を形成するステップは光に対して抵抗性のない ポリイミド層を前記第１の透明材料層（５）上に配置する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 ８．請求項７記載の方法において、 前記透明な金属層（２０）の形成工程は：スパッタリングまたは蒸着により薄い 銅の層を前記可撓性材料（１５）の反対側の層に形成し、前記薄い層はわずか数 層の厚みである 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 ９．請求項１記載の方法において、前記複数の導電性のバンプ（７０）を前記孔 （４０）中に形成するステップは： 前記第１のマスキング層（２５）と前記第１のマスキング層（２５）の孔（４０ ）の中に接着／障害基礎層（６５）を配置し、 第２のマスキング層（７５）を前記接着／障害基礎層（６５）上に形成し、 前記第２のマスキング層（７５）中に孔のパターンを形成し、前記パターンは前 記第１のマスキング層（２５）に形成されているパターン孔（４０）に対応する ものである前記孔のパターンを形成し、前記接着／障害基礎層（６５）上に前記 複数の導電性のバンプ（７０）を前記孔の中に配置することによって配置し、 前記第２のマスキング層（７５）を除去し、および接着／障害基礎層（６５）を 前記第１のマスキング層（２５）から除去するが前記孔（４０）の中からは除去 しないで前記第２のマスキング層（７５）を除去する工程を含むことを特徴とす る製造された半導体ダイ上に接続電極を形成する方法。 １０．請求項９記載の方法において、 前記接着／障害基礎層（６５）を除去する工程は、前記第１の層（２５）を少な くとも前記ダイ（４５）から除去する工程と同時に行われる 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 １１．請求項９記載の方法において、 前記導電性のバンプ（７０）を形成するステップはチタン，タングステンおよび 金の材料を配置する工程を含むことを特徴とする製造された半導体ダイ上に接続 電極を形成する方法。 １２．請求項９記載の方法において、 前記導電性のバンプ（７０）を形成するステップは、金材料を前記接着／障害基 礎層（６５）の前記孔（４０）の中に配置する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 １３．請求項９記載の方法であって、 前記導電性のバンプ（７０）を形成する方法はニッケル，銅，ソルダー，コバル ト，パラジウム，プラチナまたはシルバー銀材料を前記接着／障害基礎層（６５ ）の前記孔（４０）内に配置する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 １４．請求項１記載の方法において、 前記複数の導電性のバンプ（７０）を前記複数の孔（４０）に形成する工程は： 前記第１のマスキング層（２５）で前記孔（４０）の中で前記第１のマスキング 層（２５）に接着／障害基礎層（６５）の材料を配置し、 前記接着／障害基礎層（６５）上の露出される表面に対して導電性の金属マスク を配置し、スパッタリングまたは蒸着によって前記複数の導電性のバンプ（７０ ）を前記接着／障害基礎層（６５）の前記孔（４０）の中に形成し、および前記 接触性金属マスクおよび接着／障害基礎層（６５）を前記第１のマスキング層（ ２５）から除去するが、前記孔（４０）のパターンからは除去しないで前記接触 性金属マスクおよび接着／障害基礎層（６５）を除去する 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 １５．請求項１記載の方法であって： 前記第１のマスキング層（２５）から透明構造（５）を分離する前に少なくとも １つのダイ（４５）の表面に裏打ち（５５）を適用し、前記表面に前記裏打ち材 料（５５）が適用される表面は、前記複数のボンドパッド（５０）が位置される ものの反対側であり、および 前記第１のマスキング層（２５）を除去した後で、少なくとも１つのダイ（４５ ）を電気的にプルーブする 工程を含むことを特徴とする製造された半導体ダイ上に接続電極を形成する方法 。 １６．請求項１５記載の方法において、さらに：前記裏打ち材料（５５）を前記 少なくとも１つのダイ（４５）の表面から前記少なくとも１つのダイ（４５）を 電気的にプループした後で除去する工程を含むことを特徴とする製造された半導 体ダイ上に接続電極を形成する方法。
JP5511798A 1991-12-20 1992-12-16 製造された半導体ダイ上に電極の接続を形成する方法 Pending JPH07506217A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/811,755 US5171712A (en) 1991-12-20 1991-12-20 Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate
US811,755 1991-12-20
PCT/US1992/011023 WO1993013550A1 (en) 1991-12-20 1992-12-16 A method of constructing termination electrodes on yielded semiconductor die

Publications (1)

Publication Number Publication Date
JPH07506217A true JPH07506217A (ja) 1995-07-06

Family

ID=25207481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5511798A Pending JPH07506217A (ja) 1991-12-20 1992-12-16 製造された半導体ダイ上に電極の接続を形成する方法

Country Status (3)

Country Link
US (1) US5171712A (ja)
JP (1) JPH07506217A (ja)
WO (1) WO1993013550A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
WO1993021663A1 (en) * 1992-04-08 1993-10-28 Georgia Tech Research Corporation Process for lift-off of thin film materials from a growth substrate
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5342495A (en) * 1993-02-03 1994-08-30 Vlsi Technology, Inc. Structure for holding integrated circuit dies to be electroplated
US5376574A (en) * 1993-07-30 1994-12-27 Texas Instruments Incorporated Capped modular microwave integrated circuit and method of making same
US5482896A (en) * 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
JPH07221105A (ja) * 1994-01-31 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
DE59510873D1 (de) * 1994-06-27 2004-04-22 Infineon Technologies Ag Verbindungs- und Aufbautechnik für Multichip-Module
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
DE19533169C2 (de) * 1995-09-08 2002-02-07 Fraunhofer Ges Forschung Lotdepotträger
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
JP3535318B2 (ja) * 1996-09-30 2004-06-07 富士通株式会社 半導体装置およびその製造方法
JPH11121458A (ja) * 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
JP4036555B2 (ja) * 1999-01-14 2008-01-23 松下電器産業株式会社 実装構造体の製造方法および実装構造体
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6548327B2 (en) * 2000-04-24 2003-04-15 Interuniversitair Microelektronica Centrum, Vzw Low cost electroless plating process for single chips and wafer parts and products obtained thereof
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
KR20090130701A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN110024107B (zh) * 2016-11-30 2023-11-10 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086583A (ja) * 1983-10-18 1985-05-16 Olympus Optical Co Ltd 磁性キヤリヤ除去装置
JPS6086853A (ja) * 1983-10-19 1985-05-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS60164867A (ja) * 1984-02-06 1985-08-27 Glory Ltd 小切手カ−ド自動発行装置
JPS6225435A (ja) * 1985-07-25 1987-02-03 Ikeda Jido Kiki Kk ボンデイング用バンプの形成方法
JPS639942A (ja) * 1986-07-01 1988-01-16 Matsushita Electric Ind Co Ltd 半導体装置の電極接続方法
JPS63291428A (ja) * 1987-05-23 1988-11-29 Matsushita Electric Works Ltd 転写用バンプの形成方法
JPH0254932A (ja) * 1988-08-20 1990-02-23 Fujitsu Ltd はんだバンプの形成方法

Also Published As

Publication number Publication date
US5171712A (en) 1992-12-15
WO1993013550A1 (en) 1993-07-08

Similar Documents

Publication Publication Date Title
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
KR100818534B1 (ko) 칩-형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는 유사 웨이퍼 및 그 제조 방법
US20100270679A1 (en) Microelectronic packages fabricated at the wafer level and methods therefor
USRE49286E1 (en) Method of making flip chip
JPH09199506A (ja) 半導体素子のバンプ形成方法
TW583395B (en) Method for producing micro probe tips
JPH03178152A (ja) モールドｉｃおよびその製造方法
JP3394696B2 (ja) 半導体装置及びその製造方法
USRE48422E1 (en) Method of making flip chip
JPS636850A (ja) 電子部品の製造方法
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
GB2244176A (en) Method and apparatus for forming a conductive pattern on an integrated circuit
JPS59143352A (ja) バンプ付フイルムキヤリヤとその製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS5824014B2 (ja) 実装体の製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
TWI271680B (en) Conductive bump structure
JPH01112741A (ja) 集積回路の接続方法
JPS5940539A (ja) 半導体装置およびその製造方法
JP2867547B2 (ja) 導電突起の形成方法
JP2002100725A (ja) 半導体装置及びその製造方法
JPH01319959A (ja) フリップチップボンディング方法
JPH09159696A (ja) テスト用コンタクトピンの製造方法
JPH03116736A (ja) 転写バンプ用基板