JPH01319959A - フリップチップボンディング方法 - Google Patents
フリップチップボンディング方法Info
- Publication number
- JPH01319959A JPH01319959A JP63153189A JP15318988A JPH01319959A JP H01319959 A JPH01319959 A JP H01319959A JP 63153189 A JP63153189 A JP 63153189A JP 15318988 A JP15318988 A JP 15318988A JP H01319959 A JPH01319959 A JP H01319959A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- semiconductor chip
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 15
- 239000010931 gold Substances 0.000 description 15
- 239000010409 thin film Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 208000025174 PANDAS Diseases 0.000 description 1
- 208000021155 Paediatric autoimmune neuropsychiatric disorders associated with streptococcal infection Diseases 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体チップを回路基板上にフリップチップ
実装する方法に関するものである。
実装する方法に関するものである。
従来の技術
従来のフリップチップボンディング方法を、第２図に基
づき説明する。
づき説明する。
半導体チップ１ｏ１のアルミニウム’Ｋ１１０２には直
接電気金メッキができないため、半導体チップ１０１の
前記アルミニウム電極１０２が配置された一面上に、ア
ルシミニウム電４ｉ１０２との接着性の良好なチタン薄
膜１０３を形成し、その上にパラジウム薄膜１０４をそ
の上に金の薄膜１０６を順次真空蒸着やスパッタリング
によって形成する。次にこれらの薄膜上にレジスト膜を
形成するとともに、フォトリソグラフィによって７ルミ
ニウム電極１０２上のレジスト膜を除去し、前記薄膜１
０３，１０４，１０５を共通電極として金メッキを行う
ことによυ金からなる山形の金バンプ１０６を形成する
。その後前記レジヌト膜を除去するとともに、前記バン
プ１０６上にレジスト膜を形成し、パンダ１０６以外の
部分の前記各薄膜１０３．１０４，１０５を除去する。
接電気金メッキができないため、半導体チップ１０１の
前記アルミニウム電極１０２が配置された一面上に、ア
ルシミニウム電４ｉ１０２との接着性の良好なチタン薄
膜１０３を形成し、その上にパラジウム薄膜１０４をそ
の上に金の薄膜１０６を順次真空蒸着やスパッタリング
によって形成する。次にこれらの薄膜上にレジスト膜を
形成するとともに、フォトリソグラフィによって７ルミ
ニウム電極１０２上のレジスト膜を除去し、前記薄膜１
０３，１０４，１０５を共通電極として金メッキを行う
ことによυ金からなる山形の金バンプ１０６を形成する
。その後前記レジヌト膜を除去するとともに、前記バン
プ１０６上にレジスト膜を形成し、パンダ１０６以外の
部分の前記各薄膜１０３．１０４，１０５を除去する。
次に、半導体チップ１０１の前記バンプ１０６と回路基
板１０７のＴＬ極１０８とを位置合わせして重ね合わせ
た後、熱圧着によって、バンプｊ０６と電極１０８を接
合していた。
板１０７のＴＬ極１０８とを位置合わせして重ね合わせ
た後、熱圧着によって、バンプｊ０６と電極１０８を接
合していた。
発明が解決しようとする課題
ところが、上記のような方法では金バンプを形成するた
めに金の下地として３層の金属膜が必要であシ、製造プ
ロセスが複雑であった。
めに金の下地として３層の金属膜が必要であシ、製造プ
ロセスが複雑であった。
また半導体チップを回路基板に熱圧着する際にバンプか
ら下地金属膜を介して半導体チップのパッシベーション
膜に応力が作用し、クラックが入るという問題もあった
。
ら下地金属膜を介して半導体チップのパッシベーション
膜に応力が作用し、クラックが入るという問題もあった
。
課題を解決するだめの手段
上記課題を解決するために本発明では、別の基板で形成
しておいたバンプを回路基板の電極群にキャピラリを介
して転写してのち、半導体チップのアルミニウム電極群
と回路基板の電極群上のバンプ群に接合することを特徴
とする。
しておいたバンプを回路基板の電極群にキャピラリを介
して転写してのち、半導体チップのアルミニウム電極群
と回路基板の電極群上のバンプ群に接合することを特徴
とする。
作 用
本発明は上記した構成によって、バンプの下地金属膜が
不要になり、工程が簡素化できる。さらに、パッシベー
ション膜にバンプが接触することがないので、パッシベ
ーション膜にクラックが入ることはない。
不要になり、工程が簡素化できる。さらに、パッシベー
ション膜にバンプが接触することがないので、パッシベ
ーション膜にクラックが入ることはない。
さらに、品種が変更されても接合位置のデータ変更だけ
で簡単に対応できる。
で簡単に対応できる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第°１図ａ −’ ｅは本発明の工程の概略図である。
絶縁基板であるガラス基板２ｏ１のエツジ部周辺２０１
ａを除く一主面２０１ｂにＣｕ、Ｔｉ、Ｐｔなどからな
る導電膜２０２を形成しポジタイプのフォトレジスト２
０３をスピンコーティングした後、露光、現像等の処理
を行なって所定の開口部２０４と前記フォトレジスト２
０３に形成する。つぎに、その開口部２０４に金バンプ
２０５を電気メッキで形成したのち、前記フォトレジス
ト２０３をアセトン等で除去する。
ａを除く一主面２０１ｂにＣｕ、Ｔｉ、Ｐｔなどからな
る導電膜２０２を形成しポジタイプのフォトレジスト２
０３をスピンコーティングした後、露光、現像等の処理
を行なって所定の開口部２０４と前記フォトレジスト２
０３に形成する。つぎに、その開口部２０４に金バンプ
２０５を電気メッキで形成したのち、前記フォトレジス
ト２０３をアセトン等で除去する。
その後、吸着孔２０６を有するキャピラリー２０７によ
って金バンプ２０５を吸着し、この金バンプ２０５を導
電膜２０２より剥離させ、アルミナ基板２１４の金電極
２１６に超音波を用いて接合する。つぎに、半導体チッ
プ２１０の裏面を吸着溝２１１を有するボンディングツ
ー／Ｌ／２１２によって吸着したのち、２０〜３００℃
に加熱したテーブル２１３の上に置かれた前記アルミナ
基板２１４の電極部２１５上の金バンプ２０５と半導体
チップ２１ｏのアルミニウム電極２０９とを一括して熱
圧着方式で接合する。
って金バンプ２０５を吸着し、この金バンプ２０５を導
電膜２０２より剥離させ、アルミナ基板２１４の金電極
２１６に超音波を用いて接合する。つぎに、半導体チッ
プ２１０の裏面を吸着溝２１１を有するボンディングツ
ー／Ｌ／２１２によって吸着したのち、２０〜３００℃
に加熱したテーブル２１３の上に置かれた前記アルミナ
基板２１４の電極部２１５上の金バンプ２０５と半導体
チップ２１ｏのアルミニウム電極２０９とを一括して熱
圧着方式で接合する。
以上のように本実施例によれば、バンプをキヤ 。
ピラリによって回路基板の電極に転写することによって
下地に多層金属膜を形成することなく直接バンプ形成で
きる。
下地に多層金属膜を形成することなく直接バンプ形成で
きる。
なお、実施例において熱圧着方式で金バンプ２０６とア
ルミナ基板２１４の電極部２１５とを接合したが超音波
方式による接合でもよい。
ルミナ基板２１４の電極部２１５とを接合したが超音波
方式による接合でもよい。
また、回路基板をアルミナ基板２１４としたが、基板の
材質はなんでもよい。
材質はなんでもよい。
発明の効果
以上のように本発明は、別の基板で形成しておいたバン
プを直接回路基板の電極に取付けることによって、簡単
にバンプ形成ができるとともに、バンプでパッシベーシ
ョン膜を破壊することがない。また、バンプと半導体チ
ップのアルミニウム電極間に中間金属層がないためＫ、
バンプアルミニウム電極との接触抵抗値も小さくなる。
プを直接回路基板の電極に取付けることによって、簡単
にバンプ形成ができるとともに、バンプでパッシベーシ
ョン膜を破壊することがない。また、バンプと半導体チ
ップのアルミニウム電極間に中間金属層がないためＫ、
バンプアルミニウム電極との接触抵抗値も小さくなる。
さらに、品種が変更になっても従来のようなフォトマス
クの変更がなくなり、すぐに切換えることができる。
クの変更がなくなり、すぐに切換えることができる。
第１図ｔａ＞〜（ｅ）は本発明の一実施例における工程
の概略図、第２図は従来例の概略図である。 ２０１・・・・・・ガラス基板、２０２・・・・・・導
電膜、２０３・・・・・・フォトレジスト、２０４・・
・・・・開口部、２０５・・・・・・金バンプ、２０８
・・・・・・吸着孔、２０７・・・・・・キャピラリ、
２ｏ９・・・・・・アルミニウム電極、２１０・・・・
・・半導体チップ、２１４・・・・・・７μミナ基板、
２１６・・・・・・金電極。
の概略図、第２図は従来例の概略図である。 ２０１・・・・・・ガラス基板、２０２・・・・・・導
電膜、２０３・・・・・・フォトレジスト、２０４・・
・・・・開口部、２０５・・・・・・金バンプ、２０８
・・・・・・吸着孔、２０７・・・・・・キャピラリ、
２ｏ９・・・・・・アルミニウム電極、２１０・・・・
・・半導体チップ、２１４・・・・・・７μミナ基板、
２１６・・・・・・金電極。
Claims (1)
- 絶縁基板上に導電膜を形成する工程と、前記導電膜に
絶縁膜を形成する工程と、前記絶縁膜に一定間隔で半導
体チップのアルミニウム電極より小さな開口部を形成す
るとともに、電気メッキによって前記開口部にバンプを
形成する工程と、前記バンプを吸着孔を有するキャピラ
リの先端に転写した後に回路基板上の半導体チップを取
付ける電極に前記バンプを転写する工程と、半導体チッ
プのアルミニウム電極群と前記回路基板に形成したバン
プ群を接合する工程とからなるフリップチップボンディ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153189A JPH01319959A (ja) | 1988-06-21 | 1988-06-21 | フリップチップボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153189A JPH01319959A (ja) | 1988-06-21 | 1988-06-21 | フリップチップボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319959A true JPH01319959A (ja) | 1989-12-26 |
Family
ID=15556993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153189A Pending JPH01319959A (ja) | 1988-06-21 | 1988-06-21 | フリップチップボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319959A (ja) |
-
1988
- 1988-06-21 JP JP63153189A patent/JPH01319959A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| JPH07506217A (ja) | 製造された半導体ダイ上に電極の接続を形成する方法 | |
| US6015652A (en) | Manufacture of flip-chip device | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPS6150339A (ja) | 半導体装置の製造方法 | |
| JPH01319959A (ja) | フリップチップボンディング方法 | |
| JPH08340029A (ja) | フリップチップｉｃ及びその製造方法 | |
| USRE48422E1 (en) | Method of making flip chip | |
| JPH0677232A (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPS63288031A (ja) | フリップチップボンディング方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JP2629216B2 (ja) | 半導体の組立方法 | |
| JP2737156B2 (ja) | バンプ形成方法 | |
| JPS6247139A (ja) | 転写バンプ基板の形成方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| JPH0366130A (ja) | バンプ形成方法 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH0198238A (ja) | 半導体装置の実装方法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPS58164255A (ja) | 半導体装置 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH01286451A (ja) | バンプ付ｉｃの製造方法 |