JPH0254932A - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JPH0254932A JPH0254932A JP20677688A JP20677688A JPH0254932A JP H0254932 A JPH0254932 A JP H0254932A JP 20677688 A JP20677688 A JP 20677688A JP 20677688 A JP20677688 A JP 20677688A JP H0254932 A JPH0254932 A JP H0254932A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- heat
- balls
- resistant
- transparent substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 127
- 230000015572 biosynthetic process Effects 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000004907 flux Effects 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000012790 adhesive layer Substances 0.000 claims abstract description 18
- 238000002844 melting Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 abstract 2
- 230000009469 supplementation Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
はんだバンプを耐熱性絶縁基板に形成する方法に関し、
はんだバンプの形成を確実かつ容易にすることを目的と
し、 はんだフラックスまたは耐熱性粘着層を耐熱性透明基板
の一方の面に被着し、 該はんだフラックスまたは粘着層の所定部に、はんだボ
ールを粘着せしめ、 はんだバンプ用導体層を形成した耐熱性絶縁基板の上面
に、該はんだボールが接するように該透明基板を重ね、 該はんだボールを、その溶融温度に加熱して該導体層に
融着させることを特徴とし構成する。
し、 はんだフラックスまたは耐熱性粘着層を耐熱性透明基板
の一方の面に被着し、 該はんだフラックスまたは粘着層の所定部に、はんだボ
ールを粘着せしめ、 はんだバンプ用導体層を形成した耐熱性絶縁基板の上面
に、該はんだボールが接するように該透明基板を重ね、 該はんだボールを、その溶融温度に加熱して該導体層に
融着させることを特徴とし構成する。
本発明は、混成集積回路基板等にはんだバンプを形成す
る方法、特に該形成を確実かつ容易にする改良に関する
。
る方法、特に該形成を確実かつ容易にする改良に関する
。
回路基板の表面に回路素子を実装するために形成するは
んだバンプは、めっきを利用する方法。
んだバンプは、めっきを利用する方法。
はんだペーストを利用する方法、はんだボールを利用す
る方法等がある。
る方法等がある。
一般に、数百μｍの厚さのはんだバンプは、はんだボー
ルを利用し形成しているが、直径が０．５ｍｍ程度のは
んだボールを基板の所定位置で溶融させて形成するはん
だバンプは、複数のはんだバンプ形成部のそれぞれに、
はんだボールを確実かつ正確に搭載する必要がある。
ルを利用し形成しているが、直径が０．５ｍｍ程度のは
んだボールを基板の所定位置で溶融させて形成するはん
だバンプは、複数のはんだバンプ形成部のそれぞれに、
はんだボールを確実かつ正確に搭載する必要がある。
第５図（イ）〜（へ）は、はんだボールを使用した従来
のはんだバンプ形成方法の代表例の説明図である。
のはんだバンプ形成方法の代表例の説明図である。
第５図（イ）において、耐熱性絶縁基板１の上面の所定
部には、はんだバンプ形成用の導体層２を形成したのち
、導体層２を覆うようにはんだフラックス３を被着する
。
部には、はんだバンプ形成用の導体層２を形成したのち
、導体層２を覆うようにはんだフラックス３を被着する
。
第５図（ＴＩ）において、複数本のピン５が直立する治
具４は平面形状が口字形であり、その内法に沿った凹所
に基Ｆｉ１を搭載する。
具４は平面形状が口字形であり、その内法に沿った凹所
に基Ｆｉ１を搭載する。
第５図（ハ）において、治具４に平面形状が口字形のス
ペーサ６と、導体層２に対向する透孔８のあいたマスク
７を搭載する。はんだ濡れのない材料（例えばステンレ
ス）または、はんだ濡れ防止処理の施されたスペーサ６
とマスク７は、ピン５が緩みなく嵌合する透孔を設けて
なり、該嵌合によって位置決めされるようになる。
ペーサ６と、導体層２に対向する透孔８のあいたマスク
７を搭載する。はんだ濡れのない材料（例えばステンレ
ス）または、はんだ濡れ防止処理の施されたスペーサ６
とマスク７は、ピン５が緩みなく嵌合する透孔を設けて
なり、該嵌合によって位置決めされるようになる。
第５図（ニ）において、マスク７の上に多数のはんだボ
ール９を搭載し、治具４を揺するようにしてマスク７の
各透孔８にはんだボール９が入るようにする。
ール９を搭載し、治具４を揺するようにしてマスク７の
各透孔８にはんだボール９が入るようにする。
次いで、第５図（ネ）に示すように余分のはんだボール
９、即ち透孔８に挿入されないはんだボール９を除去し
たのち、はんだ溶融温度に加熱して冷却する。
９、即ち透孔８に挿入されないはんだボール９を除去し
たのち、はんだ溶融温度に加熱して冷却する。
すると、はんだボール９は融けて導体層２に融着し、第
５図（へ）に示すように基板１の各導体層２の上には、
はんだバンプ１０が形成される。
５図（へ）に示すように基板１の各導体層２の上には、
はんだバンプ１０が形成される。
以上説明したように、透孔８にはんだボール９を挿入さ
せる従来方法は、治具４を揺すっても全透孔８にはんだ
ボール９の入らないことがあるため、余分のはんだボー
ル９を払い落としたのち、はんだボール９の入らなかっ
た透孔８には、手作業ではんだボール９を入れなければ
ならないという煩わしさがあると共に、透孔８に入った
はんだボール９は固定されないため、外部からの振動等
によって飛び出し易いという問題点があった。
せる従来方法は、治具４を揺すっても全透孔８にはんだ
ボール９の入らないことがあるため、余分のはんだボー
ル９を払い落としたのち、はんだボール９の入らなかっ
た透孔８には、手作業ではんだボール９を入れなければ
ならないという煩わしさがあると共に、透孔８に入った
はんだボール９は固定されないため、外部からの振動等
によって飛び出し易いという問題点があった。
なお、透孔８にはんだボール９を直接的に投入する前記
方法の他に、透孔８に対応する吸着孔を設けたはんだポ
ールキャリアを利用する方法もある。この方法でははん
だボールキャリアの全吸着孔にはんだボールを容易に吸
着させられるが、基板側へはんだボール９を転送供給さ
せることが非常に難しいという問題点がある。
方法の他に、透孔８に対応する吸着孔を設けたはんだポ
ールキャリアを利用する方法もある。この方法でははん
だボールキャリアの全吸着孔にはんだボールを容易に吸
着させられるが、基板側へはんだボール９を転送供給さ
せることが非常に難しいという問題点がある。
第１図は本発明方法の基本構成を工程順に示す図である
。
。
第１図（イ）において、はんだフラックスまたは耐熱性
粘着層１２を耐熱性透明基板１１の一方の面（図は下面
）に被着し、はんだフラックスまたは粘着層１２の所定
部に、はんだフラックスまたは粘着層１２自体の粘着力
を利用してはんだボール９を粘着させる。
粘着層１２を耐熱性透明基板１１の一方の面（図は下面
）に被着し、はんだフラックスまたは粘着層１２の所定
部に、はんだフラックスまたは粘着層１２自体の粘着力
を利用してはんだボール９を粘着させる。
次いで、第１図（０）に示すように、はんだバンプ用導
体層２を形成した上にはんだフラックス３を被着させた
耐熱性絶縁基板１の上面に、はんだボール９が接するよ
うに透明基板１１を重ねる。
体層２を形成した上にはんだフラックス３を被着させた
耐熱性絶縁基板１の上面に、はんだボール９が接するよ
うに透明基板１１を重ねる。
次いで、適当な手段ではんだ溶融温度に加熱するとはん
だボール９は融け、第１図（ハ）に示すように、導体層
２の上にはんだバンプ１０が形成される。
だボール９は融け、第１図（ハ）に示すように、導体層
２の上にはんだバンプ１０が形成される。
上記手段によれば、耐熱性透明基板に粘着されたはんだ
ボールが、該基板を通し光学的に観察可能である。その
ため、はんだバンプの形成に使用されるはんだボールの
配置は、耐熱性透明基板に粘着させた時点で確認容易で
あり、全所定位置にはんだボールの粘着された耐熱性透
明基板を使用しはんだバンプを形成せしめ、一部の所定
位置にはんだボールの粘着されない耐熱性透明基板は、
別途に不足はんだボールを補充すればよいことになる。
ボールが、該基板を通し光学的に観察可能である。その
ため、はんだバンプの形成に使用されるはんだボールの
配置は、耐熱性透明基板に粘着させた時点で確認容易で
あり、全所定位置にはんだボールの粘着された耐熱性透
明基板を使用しはんだバンプを形成せしめ、一部の所定
位置にはんだボールの粘着されない耐熱性透明基板は、
別途に不足はんだボールを補充すればよいことになる。
従って、本発明方法によれば不足はんだボールの補充作
業が、はんだボールを絶縁基板に融着させる作業から切
り離して実施可能となり、はんだバンプの形成は確実か
つ容易になる。
業が、はんだボールを絶縁基板に融着させる作業から切
り離して実施可能となり、はんだバンプの形成は確実か
つ容易になる。
以下に図面を用いて、本発明によるはんだバンプの形成
方法を説明する。
方法を説明する。
第２図は本発明の一実施例によるはんだバンプの形成方
法の概略を説明するための図、第３図ははんだボール粘
着用治具の分解斜視図、第４図は本発明の他の実施例に
よるはんだバンプの形成方法の概略を説明するための図
であり、全図において前出図と共通部分には、同一符号
を使用した。
法の概略を説明するための図、第３図ははんだボール粘
着用治具の分解斜視図、第４図は本発明の他の実施例に
よるはんだバンプの形成方法の概略を説明するための図
であり、全図において前出図と共通部分には、同一符号
を使用した。
第２図（イ）において、はんだバンプを形成させる耐熱
性絶縁基板１の表面（図の上面）に、はんだバンプ形成
用の導体層２を形成したのち、その上にはんだフラック
ス３を被着させる。
性絶縁基板１の表面（図の上面）に、はんだバンプ形成
用の導体層２を形成したのち、その上にはんだフラック
ス３を被着させる。
第２図（ｒｌ）において、一方の面（図は下面）に耐熱
性粘着層３３を被着した耐熱性、可撓性の透明基板（例
えばポリイミドフィルム）３２を装着する治具２１は、
その詳細を第３図に示すように、多数のはんだボール９
を凹所２３に収容する本体２２と、所定部に透孔２６の
あけられたマスク２５と、口字形状のスペーサ２７およ
び重り２日にてなり、本体２２は凹所２３の外側から複
数本のビン２４が直立し、マスク２５とスペーサ２７お
よび重り２８には、ビン２４が緩みなく嵌合する透孔２
９または３０あるいは３１を穿設してなる。
性粘着層３３を被着した耐熱性、可撓性の透明基板（例
えばポリイミドフィルム）３２を装着する治具２１は、
その詳細を第３図に示すように、多数のはんだボール９
を凹所２３に収容する本体２２と、所定部に透孔２６の
あけられたマスク２５と、口字形状のスペーサ２７およ
び重り２日にてなり、本体２２は凹所２３の外側から複
数本のビン２４が直立し、マスク２５とスペーサ２７お
よび重り２８には、ビン２４が緩みなく嵌合する透孔２
９または３０あるいは３１を穿設してなる。
そして、耐熱性粘着層３３を下向きにした透明基板３２
は、ビン２４が緩みなく嵌合する透孔３４をあけてなり
、本体２２とスペーサ２７との間に挟挿されるようにな
る。
は、ビン２４が緩みなく嵌合する透孔３４をあけてなり
、本体２２とスペーサ２７との間に挟挿されるようにな
る。
次いで、例えば治具２１を引っ繰り返すように揺すると
、第２図（ハ）に示すように、各透孔２６に挿入された
はんだボール９は、粘着層３３が有する粘着力によって
粘着されるようになる。
、第２図（ハ）に示すように、各透孔２６に挿入された
はんだボール９は、粘着層３３が有する粘着力によって
粘着されるようになる。
次いで、第２図（＝）に示すように、治具４にはんだ濡
れ性のない材料にて作成またははんだ濡れ防止処理を施
した口字形状のスペーサ６と、フラックス３が上を向く
絶縁基板Ｉと、粘着層３３の所定部に粘着されたはんだ
ボール９が下を向く透明基板３２とを治具４に搭載し、
透明基板３２の裏面（図の上面）にホットプレート３４
を接触させる。
れ性のない材料にて作成またははんだ濡れ防止処理を施
した口字形状のスペーサ６と、フラックス３が上を向く
絶縁基板Ｉと、粘着層３３の所定部に粘着されたはんだ
ボール９が下を向く透明基板３２とを治具４に搭載し、
透明基板３２の裏面（図の上面）にホットプレート３４
を接触させる。
そこで、ホットプレート３４に通電しはんだボール９を
その溶融温度に加熱すると、はんだボール９は融けて導
体層２に融着し、第２図（＊）に示すように、絶縁基板
ｌに形成した各導体層２の上にはんだバンプ１０が形成
される。
その溶融温度に加熱すると、はんだボール９は融けて導
体層２に融着し、第２図（＊）に示すように、絶縁基板
ｌに形成した各導体層２の上にはんだバンプ１０が形成
される。
第４図（イ）において、はんだバンプを形成させる耐熱
性絶縁基板１の表面（図の上面）に、はんだバンプ形成
用の導体層２を形成したのち、その上にはんだフラック
ス３を被着さ廿る。
性絶縁基板１の表面（図の上面）に、はんだバンプ形成
用の導体層２を形成したのち、その上にはんだフラック
ス３を被着さ廿る。
第４図（０）において、一方の面（図は下面）にはんだ
フラックス４２を被着した耐熱性の透明硬質基板（例え
ばガラス）４１は、前述の治具２１の本体２２とスペー
サ２７との間に挟挿されるようになる。
フラックス４２を被着した耐熱性の透明硬質基板（例え
ばガラス）４１は、前述の治具２１の本体２２とスペー
サ２７との間に挟挿されるようになる。
そのため、基板４１の四隅にはビン２４が緩みなく嵌合
する透孔を穿設してなる。
する透孔を穿設してなる。
そこで、例えば治具２１を引っ繰り返すように揺すると
、第４図（ハ）に示すように、各透孔２６に挿入された
はんだボール９は、フラックス４２が有する粘着力によ
って粘着されるようになる。
、第４図（ハ）に示すように、各透孔２６に挿入された
はんだボール９は、フラックス４２が有する粘着力によ
って粘着されるようになる。
次いで、第４図（＝）に示すように、治具４にフラック
ス３が上を向くように絶縁基板１を搭載し、その上にマ
スク７とスペーサ６を搭載し、さらにその上にフラック
ス３２の所定部に粘着されたはんだボール９が下を向く
ように透明基板４１を搭載し、それらを複数のクリップ
４３によって結合させる。
ス３が上を向くように絶縁基板１を搭載し、その上にマ
スク７とスペーサ６を搭載し、さらにその上にフラック
ス３２の所定部に粘着されたはんだボール９が下を向く
ように透明基板４１を搭載し、それらを複数のクリップ
４３によって結合させる。
次いで、治具４等の全体を例えば沸点が２１５℃のフロ
ロカーボンを用いたベーパーフェーズソルダリング（Ｖ
Ｐ Ｓ ：Ｖａｐｏｒ Ｐｈａｓｅ Ｓｏｌｄｅｒｉ
ｎｇ）法によって、はんだボール９の溶融温度に加熱す
ると、はんだボール９は融けて導体層２に被着し、第４
図（ネ）に示すように、絶縁基板１に形成した導体層２
の上にはんだバンプ１０が形成される。
ロカーボンを用いたベーパーフェーズソルダリング（Ｖ
Ｐ Ｓ ：Ｖａｐｏｒ Ｐｈａｓｅ Ｓｏｌｄｅｒｉ
ｎｇ）法によって、はんだボール９の溶融温度に加熱す
ると、はんだボール９は融けて導体層２に被着し、第４
図（ネ）に示すように、絶縁基板１に形成した導体層２
の上にはんだバンプ１０が形成される。
なお、前記実施例においてマスク７は、融けたはんだが
導体層２の外に流れ出さないようにするためであり、本
発明方法は該流れ出しに対する配慮を必要としないとき
、マスク７を使用することな〈実施可能である。
導体層２の外に流れ出さないようにするためであり、本
発明方法は該流れ出しに対する配慮を必要としないとき
、マスク７を使用することな〈実施可能である。
また、前記実施例では可撓性を有する透明基板３２に粘
着層３３を被着し、硬質の透明基板４１にははんだフラ
ックス４２を被着している。しかし、本発明方法はかか
る組み合わせに限定されず、例えば透明基板４１に粘着
層３３を被着して実施可能であることを付記する。
着層３３を被着し、硬質の透明基板４１にははんだフラ
ックス４２を被着している。しかし、本発明方法はかか
る組み合わせに限定されず、例えば透明基板４１に粘着
層３３を被着して実施可能であることを付記する。
以上説明したように本発明によれば、透明基板に所要の
はんだボールを配設せしめ、該はんだボールをはんだバ
ンプの形成される絶縁基板に移すようにしたことによっ
て、不足はんだボールの補充作業が、はんだボールを絶
縁基板に融着させる作業から切り離して実施可能となり
、はんだバンプの形成を確実かつ容易にした効果がある
。
はんだボールを配設せしめ、該はんだボールをはんだバ
ンプの形成される絶縁基板に移すようにしたことによっ
て、不足はんだボールの補充作業が、はんだボールを絶
縁基板に融着させる作業から切り離して実施可能となり
、はんだバンプの形成を確実かつ容易にした効果がある
。
第１図は本発明方法の基本構成を工程順に示す図、
第２図は本発明の一実施例によるはんだバンプの形成方
法の概略の説明図、 第３図ははんだボール粘着用治具を分解した斜視図、 第４図は本発明の他の実施例によるはんだバンプの形成
方法の概略の説明図、 第５１図ははんだボールを使用した従来のはんだバンプ
形成方法の代表例の説明図、 である。 図中において、 １は耐熱性絶縁基板、 ２ははんだバンプ用導体層、 ９ははんだボール、 １０ははんだバンプ、 １１．３２．４１は耐熱性透明基板、 １２ははんだフラックスまたは粘着層、３３は耐熱性粘
着層、 ４２ははんだフラックス、 ／ｆ ／２ 卒４で組方法の基手尋へ゛乞ニオ罷１・１匂（７Ｒ４に
半 １ 図 た板組■ もド ア 暖 抵りそｉの３高−日月匹Ω シ フ ■ １；に！ビ下−７）し木め看円ユ占異と・分ｑ （、
１；輩斗７現２千 ３ 口 壬 図
法の概略の説明図、 第３図ははんだボール粘着用治具を分解した斜視図、 第４図は本発明の他の実施例によるはんだバンプの形成
方法の概略の説明図、 第５１図ははんだボールを使用した従来のはんだバンプ
形成方法の代表例の説明図、 である。 図中において、 １は耐熱性絶縁基板、 ２ははんだバンプ用導体層、 ９ははんだボール、 １０ははんだバンプ、 １１．３２．４１は耐熱性透明基板、 １２ははんだフラックスまたは粘着層、３３は耐熱性粘
着層、 ４２ははんだフラックス、 ／ｆ ／２ 卒４で組方法の基手尋へ゛乞ニオ罷１・１匂（７Ｒ４に
半 １ 図 た板組■ もド ア 暖 抵りそｉの３高−日月匹Ω シ フ ■ １；に！ビ下−７）し木め看円ユ占異と・分ｑ （、
１；輩斗７現２千 ３ 口 壬 図
Claims (1)
- 【特許請求の範囲】 はんだフラックスまたは耐熱性粘着層（１２、３３、４
２）を耐熱性透明基板（１１、３２、４１）の一方の面
に被着し、 該はんだフラックスまたは粘着層（１２、３３、４２）
の所定部に、はんだボール（９）を粘着せしめ、はんだ
バンプ用導体層（２）を形成した耐熱性絶縁基板（１）
の上面に、該はんだボール（９）が接するように該透明
基板（１１、３２、４１）を重ね、該はんだボール（９
）を、その溶融温度に加熱して該導体層（２）に融着さ
せることを特徴とするはんだバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677688A JPH0254932A (ja) | 1988-08-20 | 1988-08-20 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677688A JPH0254932A (ja) | 1988-08-20 | 1988-08-20 | はんだバンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254932A true JPH0254932A (ja) | 1990-02-23 |
Family
ID=16528898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20677688A Pending JPH0254932A (ja) | 1988-08-20 | 1988-08-20 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254932A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152682A (ja) * | 1990-10-17 | 1992-05-26 | Nec Corp | アレイ状光素子用サブ基板の作製方法 |
| US5171712A (en) * | 1991-12-20 | 1992-12-15 | Vlsi Technology, Inc. | Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate |
| JPH08321505A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | バンプの構造とその形成方法 |
| JPH0917794A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | バンプ形成方法 |
| US6143374A (en) * | 1998-02-04 | 2000-11-07 | E. I. Du Pont De Nemours And Company | Method for precise placement of an array of single particles on a surface |
| EP0954208A4 (en) * | 1996-12-27 | 2002-09-11 | Matsushita Electric Ind Co Ltd | METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD |
| WO2015154233A1 (en) * | 2014-04-09 | 2015-10-15 | GM Global Technology Operations LLC | Systems and methods for reinforced adhesive bonding |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148352A (ja) * | 1983-02-14 | 1984-08-25 | Seiko Instr & Electronics Ltd | 半導体装置の電極形成方法 |
| JPS6320855A (ja) * | 1986-07-15 | 1988-01-28 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-08-20 JP JP20677688A patent/JPH0254932A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148352A (ja) * | 1983-02-14 | 1984-08-25 | Seiko Instr & Electronics Ltd | 半導体装置の電極形成方法 |
| JPS6320855A (ja) * | 1986-07-15 | 1988-01-28 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152682A (ja) * | 1990-10-17 | 1992-05-26 | Nec Corp | アレイ状光素子用サブ基板の作製方法 |
| US5275970A (en) * | 1990-10-17 | 1994-01-04 | Nec Corporation | Method of forming bonding bumps by punching a metal ribbon |
| US5171712A (en) * | 1991-12-20 | 1992-12-15 | Vlsi Technology, Inc. | Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate |
| WO1993013550A1 (en) * | 1991-12-20 | 1993-07-08 | Vlsi Technology, Inc. | A method of constructing termination electrodes on yielded semiconductor die |
| JPH08321505A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | バンプの構造とその形成方法 |
| JPH0917794A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | バンプ形成方法 |
| EP0954208A4 (en) * | 1996-12-27 | 2002-09-11 | Matsushita Electric Ind Co Ltd | METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD |
| US6981317B1 (en) | 1996-12-27 | 2006-01-03 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| US6143374A (en) * | 1998-02-04 | 2000-11-07 | E. I. Du Pont De Nemours And Company | Method for precise placement of an array of single particles on a surface |
| WO2015154233A1 (en) * | 2014-04-09 | 2015-10-15 | GM Global Technology Operations LLC | Systems and methods for reinforced adhesive bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7842599B2 (en) | Bumping electronic components using transfer substrates | |
| JP3855879B2 (ja) | フレキシブルプリント基板の搬送用キャリアおよびフレキシブルプリント基板への電子部品実装方法 | |
| JPH09237963A (ja) | はんだ供給法およびはんだ供給装置並びにはんだ接合法 | |
| JPH0429338A (ja) | Ｉｃの搭載用回路基板及びその搭載方法 | |
| JPH10163271A (ja) | はんだ部材付着方法 | |
| JPH0254932A (ja) | はんだバンプの形成方法 | |
| JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
| US7819301B2 (en) | Bumping electronic components using transfer substrates | |
| US7288471B2 (en) | Bumping electronic components using transfer substrates | |
| JPH0817178B2 (ja) | はんだバンプの形成方法 | |
| JPH02278831A (ja) | はんだバンプの形成方法 | |
| JPH11297890A (ja) | はんだバンプの形成方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JPH0957432A (ja) | 半田供給用キャリア | |
| TWI293643B (en) | Surface mounting method | |
| JP3116888B2 (ja) | ハンダボール・キャリアテープ及びその製作方法 | |
| JP3707516B2 (ja) | 半導体素子の実装方法、およびこれに使用する素子実装用シート | |
| JPH11135552A (ja) | 半導体装置製造方法 | |
| JPH01270390A (ja) | 電子部品の印刷回路基板への取付け方法 | |
| JPH066023A (ja) | 電子部品の実装方法 | |
| JP3704229B2 (ja) | 半導体装置の製造方法および装置 | |
| JPH07202401A (ja) | 金属バンプの供給方法及びその装置 | |
| JPS6367137A (ja) | 基板の重ね合せ構造 | |
| JPS5932912B2 (ja) | 部品実装方法 | |
| JPH08203904A (ja) | はんだバンプ形成方法 |