CN107546139B - 微铜柱的制造方法 - Google Patents
微铜柱的制造方法 Download PDFInfo
- Publication number
- CN107546139B CN107546139B CN201710735809.2A CN201710735809A CN107546139B CN 107546139 B CN107546139 B CN 107546139B CN 201710735809 A CN201710735809 A CN 201710735809A CN 107546139 B CN107546139 B CN 107546139B
- Authority
- CN
- China
- Prior art keywords
- micro
- anode
- copper post
- pad
- micro anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
本发明公开了一种微铜柱的制造方法,包括:步骤一、在绝缘衬底上完成多层RDL金属互连结构,在最后一层金属互连结构外对应导电通道位置处设置焊盘;步骤二、制作微阳极,微阳极的直径与微铜柱的直径相匹配;步骤三、制作微阳极夹具盘,将制作好的微阳极安装于微阳极夹具盘上对应焊盘的区域,并将各微阳极连通;步骤四、将装有微阳极的微阳极夹具盘放置在芯片上方,使微阳极与焊盘一一对应,将微阳极夹具盘连接至电镀电源的正极,芯片连接至电镀电源的负极;步骤五、采用局部电化学沉积方法,在焊盘上电镀沉积出需要的微铜柱。对设备的要求较低,制备过程简单,降低了制作成本;并且可通过多焊盘和多微阳极同时制备多个微铜柱,生产效率较高。
Description
技术领域
本发明属于微电子三维集成互连领域,具体涉及一种微铜柱的制造方法。
背景技术
集成电路(IC)制造是高新技术核心的产业之一。为应对尺寸更小、功能更强的需求挑战,IC的集成度增加、特征线宽降低到32nm以下,逐渐接近物理极限。业界认为更有效的解决方法之一是系统级封装(System in Package,SiP)技术。即将多个不同功能的有源/无源/MEMS/生物芯片等器件,在三维高度方向上互连,组装成多功能的单个标准封装子系统的先进封装技术。
微铜柱是实现不同芯片层之间电学互连的必要结构之一,一般是在布线层上的焊盘中,制造微铜柱(copper pillar),通过微铜柱与临近层的微铜柱的键合,实现不同芯片层之间电学互连。
目前工业上制造微铜柱的方法主要是图形化电镀工艺,其主要步骤为:1)通过PVD工艺淀积金属粘附层/扩散阻挡层/铜种子层;2)通过旋转涂敷光刻胶或干膜工艺涂布光刻胶薄膜;3)通过曝光/显影等工艺对光刻胶进行图形化处理,在光刻胶被显影和去除的区域进行铜电镀;4)在通过化学溶液去除光刻胶,最后利用化学试剂刻蚀种子层/阻挡层/金属粘附层。这样的制造方法存在以下问题:1)制造步骤复杂,需要动则上千万的昂贵光刻和电镀设备,制造成本高;2)微铜柱的电镀速度慢,制造效率低,高度为40um的微铜柱凸点电镀时间约为2小时;3)无法可控的制造非圆柱形的微铜柱,比如锥形凸点。有研究表明,锥形微铜柱可以避免凸点之间因高度差异导致键合失效的现象,还可以由于机械嵌入作用,提高互连点之间的连接强度。
发明内容
本发明的目的在于提供一种过程简单、效率高、成本低的微铜柱的制造方法。
本发明提供了一种微铜柱的制造方法,它包括以下步骤:
步骤一、在绝缘衬底上完成多层RDL金属互连结构,在最后一层金属互连结构外对应导电通道位置处设置焊盘;
步骤二、制作微阳极,微阳极的直径与微铜柱的直径相匹配;
步骤三、制作微阳极夹具盘,将制作好的微阳极安装于微阳极夹具盘上对应焊盘的区域,并将各微阳极连通;
步骤四、将装有微阳极的微阳极夹具盘放置在芯片上方,使微阳极与焊盘一一对应,将微阳极夹具盘连接至电镀电源的正极,芯片连接至电镀电源的负极;
步骤五、采用局部电化学沉积方法,在焊盘上电镀沉积出需要的微铜柱。
在上述步骤五中局部电化学沉积方法的具体步骤为:
(1)将带有焊盘的芯片和装有微阳极的微阳极夹具置于电解液中,焊盘接阴极,微阳极接阳极,施加测试电势,微阳极下行;
(2)微阳极下行至与焊盘接触后关闭电源,控制微阳极上行至与焊盘之间距离为设定间距后施加电镀电势,微阳极与焊盘之间的局部空间内形成局部电场,在局部电场作用下微铜柱开始沉积生长;
(3)当微铜柱持续生长至碰触到微阳极底面时,电流突然增大,切断电流,控制微阳极再次上升一个设定间距的行程;
(4)循环重复(3),直至微铜柱的高度达到制造要求。
在一个具体实施方式中,使所述电镀电势的范围为2.0V—2.5V。
在一个具体实施方式中,使所述设定间距小于等于5um时沉积出的微铜柱为圆柱型,设定间距的大于5um、小于等于25um时沉积出的微铜柱为圆台型。
在一个具体实施方式中,所述微阳极包括铂丝电极和包裹于铂丝电极外的绝缘层,铂丝电极的直径匹配于微铜柱的直径。
在一个具体实施方式中,所述微阳极夹具盘上对应所述焊盘的位置处开设有安装孔,所述微阳极的一端埋入安装孔内。
在一个具体实施方式中,所述绝缘衬底为硅衬底,所述导电通道为TSV。
本发明通过焊盘与微阳极之间的电化学沉积来得到需要的微铜柱,该方法只需用到常用的带有焊盘的芯片,并制作微阳极夹具盘,将微阳极紧固在夹具盘上与焊盘呈一一对应的关系,对正后接通正负极放入电解液内即可;整个制备过程对设备的要求较低,制备过程简单,降低了制作成本;并且可通过多焊盘和多微阳极同时制备多个微铜柱,生产效率较高。
附图说明
图1为本发明一个优选实施中芯片的剖视示意图。
图2为本优选实施中微阳极的剖视放大示意图。
图3为本优选实施中微阳极夹具盘与微阳极的装配示意图。
图4为本优选实施中微阳极夹具盘与芯片的使用状态示意图。
图5为本优选实施中一个微铜柱的沉积过程示意图。
图6为制备锥形微铜柱时电场示意图。
图示序号:
1—芯片、2—微阳极、3—微阳极夹具盘、11—硅衬底、12—RDL金属互连结构、13—TSV、14—焊盘、21—铂丝电极、22—绝缘层。
具体实施方式
本实施例提供的这种微铜柱的制造方法,包括以下步骤:
步骤一,制备如图1所示的芯片1,芯片1包括硅衬底11和制备于硅衬底上的多层RDL金属互连结构12,并在硅衬底内设有多条TSV13,在最外层RDL金属互连结构外对应各TSV位置处均设有焊盘14;
步骤二,制备如图2所示的微阳极2,微阳极2包括铂丝电极21和包过在铂丝电极外的绝缘层22,并将铂丝电极的直径设置为20微米;
步骤三,制备如图3所示的微阳极夹具盘3,微阳极夹具盘上对应焊盘位置处开设有安装孔,将微阳极2的一端埋入安装孔内,并使各微阳极通过导线连通;
步骤四,如图4所示,将装有微阳极的微阳极夹具盘放置在芯片上方,使微阳极与焊盘一一对应,将微阳极夹具盘连接至电镀电源的正极,芯片连接至电镀电源的负极;
步骤五、首先将带有焊盘的芯片和装有微阳极的微阳极夹具置于电解液中,焊盘接阴极,微阳极接阳极,施加0.1V的测试电势,微阳极下行;
其次当微阳极下行至与焊盘接触后关闭电源,控制微阳极上行至与焊盘之间距离为5um后施加2.3V的电镀电势,使微阳极的下端与焊盘之间的局部空间内形成局部电场,在局部电场作用下微铜柱开始沉积生长;
接着当微铜柱持续生长至碰触到微阳极底面时,电流突然增大,切断电流,控制微阳极再次上升0.5um,继续施加2.3V的电镀电势,微阳极的下端与焊盘之间的局部空间内形成局部电场,在局部电场作用下微铜柱开始沉积生长直至与微阳极顶面接触,循环重复该步骤直至微铜柱的高度达到制造要求。
微铜柱的沉积过程如图5所示。
另外,还可以在步骤五中控制微阳极与焊盘之间距离为8um,使微阳极与焊盘之间的电场呈锥形分布,如图6所示,使得微阳极中心区域场强大,铜沉积速度快,微阳极边缘区域场强小,铜沉积速度慢。因此,可以通过调控微阳极与焊盘的间距,可以制造不同锥度且锥度可控的锥形微铜柱,也得到更好的键合性能,不需要传统电镀工艺中额外附加繁琐的制造过程。
本实施例利用局部电化学沉积来进行互连微铜柱的制备,一方面局部电化学沉积的电镀速度远大于传统电镀工艺,大大提高了微铜柱制造的效率;另一方面电镀过程简单,对设备需求低,大大降低了微凸点的制造成本。并且微阳极可以根据微铜柱的位置灵活设置,具有高度灵活性,不仅能够同时进行多个微铜柱的制备,还可以满足各种不同规格芯片的需求。
Claims (6)
1.一种微铜柱的制造方法,其特征在于,它包括以下步骤:
步骤一、在绝缘衬底上完成多层RDL金属互连结构,在最后一层金属互连结构外对应导电通道位置处设置焊盘;
步骤二、制作微阳极,微阳极的直径与微铜柱的直径相匹配;
步骤三、制作微阳极夹具盘,将制作好的微阳极安装于微阳极夹具盘上对应焊盘的区域,并将各微阳极连通;
步骤四、将装有微阳极的微阳极夹具盘放置在芯片上方,使微阳极与焊盘一一对应,将微阳极夹具盘连接至电镀电源的正极,芯片连接至电镀电源的负极;
步骤五、采用局部电化学沉积方法,在焊盘上电镀沉积出需要的微铜柱,局部电化学沉积方法的具体步骤为:
(1)将带有焊盘的芯片和装有微阳极的微阳极夹具置于电解液中,焊盘接阴极,微阳极接阳极,施加测试电势,微阳极下行;
(2)微阳极下行至与焊盘接触后关闭电源,控制微阳极上行至与焊盘之间距离为设定间距后施加电镀电势,微阳极与焊盘之间的局部空间内形成局部电场,在局部电场作用下微铜柱开始沉积生长;
(3)当微铜柱持续生长至碰触到微阳极底面时,电流突然增大,切断电流,控制微阳极再次上升一个设定间距的行程;
(4)循环重复(3),直至微铜柱的高度达到制造要求。
2.根据权利要求1所述的微铜柱的制造方法,其特征在于:所述电镀电势的范围为2.0V—2.5V。
3.根据权利要求2所述的微铜柱的制造方法,其特征在于:所述设定间距小于等于5um时沉积出的微铜柱为圆柱型,设定间距的大于5um、小于等于25um时沉积出的微铜柱为圆台型。
4.根据权利要求1所述的微铜柱的制造方法,其特征在于:所述微阳极包括铂丝电极和包裹于铂丝电极外的绝缘层,铂丝电极的直径匹配于微铜柱的直径。
5.根据权利要求1所述的微铜柱的制造方法,其特征在于:所述微阳极夹具盘上对应所述焊盘的位置处开设有安装孔,所述微阳极的一端埋入安装孔内。
6.根据权利要求1所述的微铜柱的制造方法,其特征在于:所述绝缘衬底为硅衬底,所述导电通道为TSV。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710735809.2A CN107546139B (zh) | 2017-08-24 | 2017-08-24 | 微铜柱的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710735809.2A CN107546139B (zh) | 2017-08-24 | 2017-08-24 | 微铜柱的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107546139A CN107546139A (zh) | 2018-01-05 |
CN107546139B true CN107546139B (zh) | 2019-11-05 |
Family
ID=60958305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710735809.2A Active CN107546139B (zh) | 2017-08-24 | 2017-08-24 | 微铜柱的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107546139B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114906798A (zh) * | 2022-05-06 | 2022-08-16 | 强一半导体(苏州)有限公司 | 基于mems加工工艺在封装基板表面长铜柱的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103337463A (zh) * | 2013-07-22 | 2013-10-02 | 华进半导体封装先导技术研发中心有限公司 | 一种铜柱微凸点结构的制作方法及其结构 |
-
2017
- 2017-08-24 CN CN201710735809.2A patent/CN107546139B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103337463A (zh) * | 2013-07-22 | 2013-10-02 | 华进半导体封装先导技术研发中心有限公司 | 一种铜柱微凸点结构的制作方法及其结构 |
Non-Patent Citations (3)
Title |
---|
Effects of applied potential and;Fuliang Wang, Hongbin Xiao,Hu He;《Scientific Reports》;20160317;全文 * |
Parametric Electrochemical Deposition of Controllable Morphology of Copper Micro-Columns;Fuliang Wang, Feng Wang;《Journal of The Electrochemical Society》;20160901;E322-E327 * |
Three-Dimensional microfabrication of copper column by localized electrochemical deposition;Hongbin Xiao, Peng Zeng, Xinyu Ren, Fuliang Wang;《International Conference on Electronic Packaging Technology》;20161231;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN107546139A (zh) | 2018-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11587851B2 (en) | Embedded bridge with through-silicon vias | |
US20170018440A1 (en) | Robust multi-layer wiring elements and assemblies with embedded microelectronic elements | |
US8476770B2 (en) | Apparatus and methods for forming through vias | |
US10765005B2 (en) | Embedding component with pre-connected pillar in component carrier | |
JP6296331B2 (ja) | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法 | |
CN106935563B (zh) | 电子封装件及其制法与基板结构 | |
US20130008705A1 (en) | Coreless package substrate and fabrication method thereof | |
CN103779235A (zh) | 扇出晶圆级封装结构 | |
US20160189983A1 (en) | Method and structure for fan-out wafer level packaging | |
CN103178044B (zh) | 具有一体化金属芯的多层电子支撑结构 | |
WO2009023284A2 (en) | Interconnection element with plated posts formed on mandrel | |
US9472426B2 (en) | Packaging substrate and method for manufacturing same | |
US20120168944A1 (en) | Through hole via filling using electroless plating | |
JP2014239200A (ja) | 新規な終端部およびチップと基板との間の連結部 | |
TWI509760B (zh) | 用於半導體裝置之製造方法 | |
JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
CN103904050A (zh) | 封装基板、封装基板制作方法及封装结构 | |
US20160190028A1 (en) | Method and structure for fan-out wafer level packaging | |
JP2011014916A (ja) | 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法 | |
CN108996464B (zh) | 一种类扇出多器件混合集成柔性微系统及其制备方法 | |
CN105704926B (zh) | 电子模块的制备方法以及电子模块 | |
CN110323197A (zh) | 用于超高密度芯片FOSiP封装的结构及其制备方法 | |
TW200908823A (en) | Circuit assembly including a metal core substrate and process for preparing the same | |
CN107546139B (zh) | 微铜柱的制造方法 | |
CN112180128B (zh) | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |