CN111952245A - 晶圆级贴片互联方式 - Google Patents

晶圆级贴片互联方式 Download PDF

Info

Publication number
CN111952245A
CN111952245A CN202010855828.0A CN202010855828A CN111952245A CN 111952245 A CN111952245 A CN 111952245A CN 202010855828 A CN202010855828 A CN 202010855828A CN 111952245 A CN111952245 A CN 111952245A
Authority
CN
China
Prior art keywords
seed layer
chip
substrate
wafer
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010855828.0A
Other languages
English (en)
Inventor
冯光建
马飞
郭西
高群
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202010855828.0A priority Critical patent/CN111952245A/zh
Publication of CN111952245A publication Critical patent/CN111952245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于半导体技术领域,具体涉及一种晶圆级贴片互联方式,包括以下步骤:把芯片贴在基板上,在基板和芯片表面沉积下层种子层,电镀制作RDL;去除步骤A中制作RDL的光刻胶和RDL外的下层种子层,继续沉积上层种子层,涂布光刻胶曝光定义出凸点位置,电镀形成金属凸点;去除步骤B中涂布的光刻胶和金属凸点外的上层种子层,形成具有垂直互联结构的贴片结构。本发明用晶圆级贴片方式把芯片贴在晶圆表面,然后通过深孔电镀的方式,在晶圆边缘制作互联金属柱,使金属柱上端连接芯片PAD,下端连接基板PAD,形成芯片和基板的导通,占用面积小,产能高,可靠性好。

Description

晶圆级贴片互联方式
技术领域
本发明属于半导体技术领域,具体涉及一种晶圆级贴片互联方式。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上,因为芯片有一定高度,因此必须用打线的工艺把芯片PAD和基板进行互联,占用面积大,产能低,可靠性差,不能满足封装系统越来越小型化的趋势。
发明内容
本发明旨在解决上述问题,提供了一种晶圆级贴片互联方式,占用面积小,产能高,可靠性好。
按照本发明的技术方案,所述晶圆级贴片互联方式,包括以下步骤,
A、把芯片贴在基板上,在基板和芯片表面沉积下层种子层,电镀制作RDL;
B、去除步骤A中制作RDL的光刻胶和RDL外的下层种子层,继续沉积上层种子层,涂布光刻胶曝光定义出凸点位置,电镀形成金属凸点;
C、去除步骤B中涂布的光刻胶和金属凸点外的上层种子层,形成具有垂直互联结构的贴片结构。
进一步的,所述步骤A的具体步骤如下:通过粘贴、硅直接键合或者静电吸附键合的方式把芯片贴在基板上;通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作下层种子层;在基板上涂光刻胶,然后曝光显影露出RDL区域,在RDL区域电镀金属。
进一步的,所述下层种子层和上层种子层均为一层或多层,材质为钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种。
本发明的有益效果在于:用晶圆级贴片方式把芯片贴在晶圆表面,然后通过深孔电镀的方式,在晶圆边缘制作互联金属柱,使金属柱上端连接芯片PAD,下端连接基板PAD,形成芯片和基板的导通,占用面积小,产能高,可靠性好。
附图说明
图1a为本发明芯片贴在基板上的示意图。
图1b是在图1a的基础上沉积下层种子层的示意图。
图1c是在图1b的基础上涂布光刻胶的示意图。
图1d是在图1c的基础上电镀金属的示意图。
图1e是在图1d的基础上去除光刻胶和下层种子层的示意图。
图1f是在图1e的基础上沉积上次种子层并涂布光刻胶曝光定义出凸点位置的示意图。
图1g是在图1f的基础上电镀形成金属凸点的示意图。
图1h是在图1g 的基础上去除光刻胶和下层种子层的示意图。
附图标记说明:101-基板、102-芯片、103-下层种子层、104-光刻胶、105-金属、106-上层种子层、107-金属凸点。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明。
如图所示:晶圆级贴片互联方式,包括以下步骤,
A、把芯片102贴在基板101上,在基板101和芯片102表面沉积下层种子层103,电镀制作RDL;
如图1a所示,通过粘贴、硅直接键合或者静电吸附键合的方式把芯片102贴在基板101上,此处芯片厚度范围在20um到500um之间,此处基板可以是带钝化层的硅片,陶瓷基板,也可以是PCB板或者树脂基板;
如图1b所示,通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作下层种子层103,种子层厚度范围在1nm到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等;
如图1c所示,在基板上涂光刻胶104,然后曝光显影露出RDL区域;
如图1d所示,电镀金属105,厚度范围在1um到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等;
B、去除步骤A中制作RDL的光刻胶和RDL外的下层种子层103,继续沉积上层种子层106,涂布光刻胶曝光定义出凸点位置,电镀形成金属凸点107;
如图1e所示,去除光刻胶和下层种子层103,只留下RDL金属;
如图1f所示,继续沉积上层种子层106,涂布光刻胶曝光定义出凸点位置,
如图1g所示,电镀形成金属凸点107;
C、去除步骤B中涂布的光刻胶和金属凸点107外的上层种子层106,形成具有垂直互联结构的贴片结构。
如图1h所示,去除光刻胶和上层种子层106,形成具有垂直互联结构的贴片结构。

Claims (3)

1.一种晶圆级贴片互联方式,其特征在于,包括以下步骤,
A、把芯片(102)贴在基板(101)上,在基板(101)和芯片(102)表面沉积下层种子层(103),电镀制作RDL;
B、去除步骤A中制作RDL的光刻胶和RDL外的下层种子层(103),继续沉积上层种子层(106),涂布光刻胶曝光定义出凸点位置,电镀形成金属凸点(107);
C、去除步骤B中涂布的光刻胶和金属凸点(107)外的上层种子层(106),形成具有垂直互联结构的贴片结构。
2.如权利要求1所述的晶圆级贴片互联方式,其特征在于,所述步骤A的具体步骤如下:通过粘贴、硅直接键合或者静电吸附键合的方式把芯片(102)贴在基板(101)上;通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作下层种子层(103);在基板上涂光刻胶(104),然后曝光显影露出RDL区域,在RDL区域电镀金属(105)。
3.如权利要求1所述的晶圆级贴片互联方式,其特征在于,所述下层种子层(103)和上层种子层(106)均为一层或多层,材质为钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种。
CN202010855828.0A 2020-08-24 2020-08-24 晶圆级贴片互联方式 Pending CN111952245A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010855828.0A CN111952245A (zh) 2020-08-24 2020-08-24 晶圆级贴片互联方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010855828.0A CN111952245A (zh) 2020-08-24 2020-08-24 晶圆级贴片互联方式

Publications (1)

Publication Number Publication Date
CN111952245A true CN111952245A (zh) 2020-11-17

Family

ID=73360152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010855828.0A Pending CN111952245A (zh) 2020-08-24 2020-08-24 晶圆级贴片互联方式

Country Status (1)

Country Link
CN (1) CN111952245A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078055A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142509A1 (en) * 2002-09-24 2004-07-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US20090124075A1 (en) * 2007-11-08 2009-05-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a wafer level package
US20140015145A1 (en) * 2012-07-10 2014-01-16 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN107393834A (zh) * 2016-05-12 2017-11-24 三星电子株式会社 内插器、半导体封装和制造内插器的方法
US20200083201A1 (en) * 2018-09-07 2020-03-12 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN111490004A (zh) * 2019-01-28 2020-08-04 中芯长电半导体(江阴)有限公司 重新布线层的制备方法及半导体结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142509A1 (en) * 2002-09-24 2004-07-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US20090124075A1 (en) * 2007-11-08 2009-05-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a wafer level package
US20140015145A1 (en) * 2012-07-10 2014-01-16 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN107393834A (zh) * 2016-05-12 2017-11-24 三星电子株式会社 内插器、半导体封装和制造内插器的方法
US20200083201A1 (en) * 2018-09-07 2020-03-12 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN111490004A (zh) * 2019-01-28 2020-08-04 中芯长电半导体(江阴)有限公司 重新布线层的制备方法及半导体结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MOHAMED GAD-EL-HAK: "微机电系统设计与加工", 哈尔滨工业大学出版社, pages: 513 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078055A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺
CN113078055B (zh) * 2021-03-23 2024-04-23 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺

Similar Documents

Publication Publication Date Title
US11705411B2 (en) Chip package with antenna element
US20220189884A1 (en) Formation method of chip package
US7923295B2 (en) Semiconductor device and method of forming the device using sacrificial carrier
US7701040B2 (en) Semiconductor package and method of reducing electromagnetic interference between devices
US7348261B2 (en) Wafer scale thin film package
CN111952243B (zh) 一种凹槽芯片嵌入工艺
EP1861870A2 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
CN111952196B (zh) 凹槽芯片嵌入工艺
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN111508857A (zh) 一种扇出型芯片互联的制作方法
CN111403356A (zh) 一种模块化天线的扇出型封装结构的制备工艺
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN111968941B (zh) 一种晶圆级贴片互联方式
CN111952245A (zh) 晶圆级贴片互联方式
CN112203398B (zh) 一种pcb板液冷散热工艺
CN110690131B (zh) 一种具有大键合力的三维异构焊接方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN213184263U (zh) 具有环形同轴铜柱环的扇出型封装结构
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺
CN110690129B (zh) 一种具有防溢锡结构的三维异构堆叠方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201117

RJ01 Rejection of invention patent application after publication