JP3490198B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3490198B2 JP3490198B2 JP27733995A JP27733995A JP3490198B2 JP 3490198 B2 JP3490198 B2 JP 3490198B2 JP 27733995 A JP27733995 A JP 27733995A JP 27733995 A JP27733995 A JP 27733995A JP 3490198 B2 JP3490198 B2 JP 3490198B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- device portion
- electrode
- inorganic glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
した半導体装置とその製造方法に関するものである。
ために,半導体装置を直接配線基板に実装するベアチッ
プ実装が行われるようになってきている。ベアチップ実
装のなかでも、半導体装置の電極上に導電性のバンプと
呼ばれる突起を形成し、配線基板にフェースダウンで実
装するフリップチップ実装が行われてきている。
として、半田バンプ(SnPb)を用いた実装例について、
図4および図5を用いて説明する。半田バンプを用いた
フリップチップ実装方式では、図4に示すように、まず
半導体チップ31の電極32上にバリヤメタルと呼ばれ
る導電層33を形成する。そして、電解めっき法あるい
は蒸着によりバンプ34を形成する。電解めっきを用い
る場合には、フォトレジストによりバンプ部分をパター
ンニングし、バンプ34を形成した後、バリヤメタル層
33を除去する。また、蒸着による場合においても、フ
ォトレジストによるパターニングを行い、いわゆるリフ
トオフと呼ばれる方法によりレジストの除去を行い、リ
フローにより蒸着された半田をバンプ状にする。
装方式における半導体チップと配線基板の接続方法を図
5を用いて説明する。半導体チップ31上のバンプ34
と相対する配線基板35上の電極36を位置合わせした
後、バンプ34(SnPb)と配線基板35上の電極36例
えばAuの間で、熱による拡散を生じさせバンプ34と配
線基板35上の電極36とを接合する。その後、接続部
分の信頼性を向上させるために、半導体チップ31と配
線基板35間に樹脂37を充填することも行われてい
る。
ような構成では、バンプ34と配線基板35の電極36
との間で金属の拡散を用いて接合を得るため、バンブサ
イズが微小となる場合や、半導体装置上の接合にかかる
バンプ数が少ない場合には、接合の強度が得られないた
め外部応力に対する接合部の信頼性が低いという問題を
有していた。
に樹脂37を充填させた場合は、構成部材が多くなると
ともに、バンプ34を微小な径および高さにする場合、
間隙に樹脂37を充填させるのに時間が必要となるとと
もに、低粘度の樹脂を使用する必要があり、材料的な制
約が大きくなるため、バンプサイズの微小化が図れない
だけでなく、製造コストの増大の要因となっていた。
置と配線基板との接合強度を向上し信頼性の向上を図る
とともに、微細接続が可能でしかも安価に実現すること
ができる半導体装置およびその製造方法を提供すること
にある。
置は、表面に開口部のある無機ガラスからなる絶縁膜を
有し開口部に電極を有した第1の半導体装置部および第
2の半導体装置部を備え、第1の半導体装置部および第
2の半導体装置部を電極が一致するように、第1の半導
体装置部と第2の半導体装置部の無機ガラスからなる絶
縁膜同士を接合するとともに、第1の半導体装置部と第
2の半導体装置部の電極同士を電気的に接続したことを
特徴とするものである。
1の半導体装置部および第2の半導体装置部を電極が一
致するように相合わせることにより、電極相互の電気的
接続がおこなわれるとともに、絶縁膜同士の接合が同時
におこなわれる。この場合、第1の半導体装置部および
第2の半導体装置部の電極の接続部分は、その周囲が絶
縁膜により固定される構造となるため、接合強度を向上
するとともに信頼性を向上でき、しかも微小な電極同士
の接続においても充分な接合強度が得られ、電極のサイ
ズや数の影響がなくなる。また、電極上に導電性突起を
形成する場合においても、導電性突起の高さを絶縁膜の
厚み程度とすることが可能となるため、導電性突起の形
成のコストを低減できると共に、接着剤を必要とせずに
安価に製造することが可能となる。この他、無機ガラス
の親水化により所定温度以上で絶縁膜同士を融着するこ
とが可能となる。
において、第1の半導体装置部と第2の半導体装置部の
接合強度は、前記第1の半導体装置部の絶縁膜と前記第
2の半導体装置部の絶縁膜の接合強度が支配的である。
請求項2記載の半導体装置によれば、請求項1と同様な
効果がある。請求項3記載の半導体装置は、請求項1に
おいて、第1の半導体装置部の電極と第2の半導体装置
部の電極とが接触により電気的に接続しているものであ
る。
求項1と同効果がある。請求項4記載の半導体装置は、
請求項1において、第1の半導体装置部および第2の半
導体装置部の少なくともいずれか一方の電極が、Siお
よびGaAsの一方からなるものである。請求項4記載
の半導体装置によれば、請求項1の効果のほか、Siの
イオン注入等により第1の半導体装置部および第2の半
導体装置部の内部の素子に電極を直接接続する構成とな
るので、内部の配線を大幅に低減することができ、製造
コストが大幅に低減できる。
において、第1の半導体装置部および第2の半導体装置
部の少なくとも一方の電極が無機ガラスからなる絶縁膜
より突出したものである。請求項5記載の半導体装置に
よれば、請求項1と同効果がある。請求項6記載の半導
体装置は、請求項1において、第1の半導体装置部およ
び第2の半導体装置部のいずれか一方の電極が無機ガラ
スからなる絶縁膜より突出し、他方の電極が前記無機ガ
ラスからなる絶縁膜より陥没したものである。
求項1と同効果がある。請求項7記載の半導体装置は、
請求項1において、第1の半導体装置部および第2の半
導体装置部の少なくとも一方の無機ガラスからなる絶縁
膜が平坦化されているものである。請求項7記載の半導
体装置によれば、請求項1の効果のほか、第1の半導体
装置部と第2の半導体装置部の接続強度がさらに増大す
る。
において、無機ガラスからなる絶縁膜の表面が段差0.
3μm以下の平坦性を有しているものである。請求項8
記載の半導体装置によれば、請求項1の効果のほか、接
合面積を極大化でき、接合強度の極大化が可能となる。
請求項9記載の半導体装置の製造方法は、表面に開口部
のある絶縁膜を有し開口部に電極を有した第1の半導体
装置部および第2の半導体装置部を製造する工程と、第
1の半導体装置部および第2の半導体装置部の絶縁膜を
親水化する工程と、第1の半導体装置部および第2の半
導体装置部の電極同士が一致するように位置合わせして
第1の半導体装置部および第2の半導体装置部を加圧し
かつ加熱することにより絶縁膜同士を接合するとともに
電極を電気的に接続する工程とを含むものである。
よれば、請求項1の効果のほか、無機ガラスで形成した
絶縁膜を親水化することにより、所定温度以上で絶縁膜
を融着させることが可能となる。
導体装置とその製造方法について、図1および図2を参
照しながら説明する。図1はこの発明の第1の実施の形
態における半導体装置の断面図である。図1において、
1は第1の半導体装置部、2は第1の半導体装置部1上
に形成されている第1の絶縁膜、3は第1の半導体装置
部1上に形成されている第1の電極、4は第1の電極3
上に形成される第1の導電性突起、5は第1の半導体装
置部1と接続される配線基板を実施の形態とする第2の
半導体装置部、6は第2の半導体装置部5上に形成され
た第2の絶縁膜、7は第2の半導体装置5上の第2の電
極であり、第1の電極3と電気的に接続されることにな
る。8は第1の導電性突起4と接続される第2の導電性
突起である。
る第1の絶縁膜2を有し、開口部2aに第1の電極3を
有した第1の半導体装置部1と、表面に開口部6aのあ
る第2の絶縁膜6を有し、開口部6aに第2の電極7を
有した第2の半導体装置部2を備えている。そして、第
1の半導体装置部1および第2の半導体装置部2を第1
の電極3と第2の電極7が一致するように、第1の半導
体装置部1と第2の半導体装置部2の第1の絶縁膜2と
第2の絶縁膜6同士を接合するとともに、第1の半導体
装置部1と第2の半導体装置部2の第1の電極3と第2
の電極7同士を、たとえば接触により、電気的に接続し
ている。
半導体装置部1上の第1の電極3上には第1の導電性突
起4が形成され、第2の半導体装置部5上の第2の電極
7上にも同様に第2の導電性突起8が形成されている。
この場合、第1の導電性突起4は導電性の材料であれば
良いが、特に400℃以下で変形性に富み自己拡散を起こ
す金属として、Au,Sn,In,Bi,Al,Zn,Ag,Pb およびその合
金等、あるいは導電性を有する樹脂が望ましい。
第2の導電性突起8の高さは、第1の絶縁膜2とあるい
は第2の絶縁膜6の厚みと同じか、それよりも高く形成
する。また、第1の導電性突起4あるいは第2の導電性
突起8の一方が第1の絶縁膜2または第2の絶縁膜6よ
りも突出し、他方が第1の絶縁膜2または第2の絶縁膜
6よりも陥没して、突出側の導電性突起4または8が陥
没側の導電性突起8または4に勘合されるようにしても
よい。
めっき、蒸着、無電解めっき、浸漬めっきにより行う
が、無電解めっき法あるいは浸漬めっきの方が、電極上
にバリヤメタルの形成を必要としないため望ましい。こ
の実施の形態における半導体装置は、第1の半導体装置
部1上の第1の絶縁膜2と第2の半導体装置部5上の第
2の絶縁膜6が接合されており、同時に第1の電極3と
第2の電極7が電気的に接続された構成となっているた
め、第1の半導体装置部1と第2の半導体装置部5の接
合強度は、第1の絶縁膜2と第2の絶縁膜6の接合強度
が支配的になり、第1の導電性突起4と第2の導電性突
起8の接合面積が微小な場合や、接合強度が低い場合に
おいても充分な強度が得られ、外部応力に対する信頼性
が増大する。
が、例えばCMP (Chemical Mechanical Polishing )
技術を用いて平坦化されているため接合強度を増大で
き、第1の絶縁膜2および第2の絶縁膜6の段差が0.3
μm程度以下の場合は、絶縁膜同士の接合面積が極大と
なり、接合強度も極大化させることができる。以上のよ
うに構成された第1の半導体装置部1および第2の半導
体装置部5を用いた半導体装置の製造方法について、図
2を用いて説明する。
a,6aのある絶縁膜2,6を有し開口部2a,6aに
電極を有した第1の半導体装置部1および第2の半導体
装置部5を製造する工程と、第1の半導体装置部1およ
び第2の半導体装置部5の絶縁膜2,6を親水化する工
程と、第1の半導体装置部1および第2の半導体装置部
5の電極同士が一致するように位置合わせして第1の半
導体装置部1および第2の半導体装置部5を加圧しかつ
加熱することにより絶縁膜2,6同士を接合するととも
に電極3,7を電気的に接続する工程とを含む。
1上の第1の電極3と第2の半導体装置部5上の相対す
る第2の電極7を位置合わせする。そして、第1の半導
体装置部1上の第1の絶縁膜2と、第2の半導体装置部
5上の第2の絶縁膜6を接触させる。これは、通常、真
空吸着孔9を有する加熱機構を有するツール10を用い
て、第1の半導体装置部1を第2の半導体装置部5に押
し当てる。この時、第1の半導体装置部1上の第1の絶
縁膜2と、第2の半導体装置部5上の第2の絶縁膜6が
接触すると同時か、その前に第1の導電性突起4および
第2の導電性突起8が接触する。
6、および第1の導電性突起4と第2の導電性突起8が
接触した状態で、第1の半導体装置1あるいは第2の半
導体装置5の少なくともどちらかを加熱し、第1の絶縁
膜2と第2の絶縁膜6を接合する。第1の絶縁膜2およ
び第2の絶縁膜6が、SiO2, SiN 等の無機ガラスで形成
されている場合には、無機ガラスを予め親水化してお
く。この親水化は純水により第1の絶縁膜2および第2
の絶縁膜6を洗浄することで可能であり、200 ℃以上の
温度で融着させることが可能となる。この第1の絶縁膜
2と第2の絶縁膜6の接続時に第1の導電突起4と第2
の導電突起8は相互に拡散を生じ、金属結合する。
突起8が、第1の絶縁膜2および第2の絶縁膜6の接合
温度で相互に拡散が生じない組み合わせの場合、すなわ
ちAl,Pt,W,Mo,Ni 等で形成されている場合は、接触によ
り電気的な接続が得られている状態となる。この場合、
第1の絶縁膜2および第2の絶縁膜6の接着と同時に、
第1の導電性突起4あるいは第2の導電性突起8を弾性
変形させて接触させる。
な温度範囲における絶縁膜2,6の膨張および収縮量以
上変形させるだけで充分であり、第1の絶縁膜2と第2
の絶縁膜6をそれぞれ1μmとし、200度の温度範囲
で信頼性を得ようとするとき、熱膨張係数が5.5 ×10-7
とすると、2.2 ×10-4μmの変形量で充分である。以上
のように構成される半導体装置とすることにより、第1
の導電性突起4と第2の導電性突起8の接合部分が第1
の絶縁膜2および第2の絶縁膜6の接合対で囲まれた構
成となる。したがって、第1の導電性突起4と第2の導
電性突起8の接合強度は、第1の絶縁膜2と第2の絶縁
膜6の接合強度が支配的になり、微細な電極同士の接続
であっても接続強度は飛躍的に増大する。特に、第1の
絶縁膜2および第2の絶縁膜6を予め平坦化しておくこ
とにより、第1の半導体装置1と第2の半導体装置5の
接続強度はさらに増大する。
2の導電性突起8の厚みの和が2μm程度となり、導電
性突起の形成コストが大幅に低減されると共に、接着剤
を使用しない構成とすることができるので製造コストも
大幅に低減される。また第1の導電性突起4および第2
の導電性突起8の弾性変形量よりも熱膨張率の小さな絶
縁材料で保護される構造となり、信頼性を向上すること
ができ、半導体装置の製造コストが大幅に低減される。
て図3に基づいて説明する。第1の実施の形態と異なる
点は、第1の電極3および第2の電極7の少なくともい
ずれか一方がSiあるいはGaAsで形成されている点
にある。第2の電極20がSiで形成された例について
説明すると、第2の電極20がSiの場合には、図3に
示すように、第1の導電性突起4は第2の半導体装置部
5上に形成されている第2の電極20に接続されてい
る。
域とすれば、トランジスタの電極として第1の導電性突
起4を利用することが可能となる。このように、この実
施の形態によれば、第2の半導体装置部5の内部の素子
たとえばトランジスタに直接接続する構成となり、第2
の半導体装置部5の内部の配線を大幅に低減ですること
が可能となり、第2の半導体装置部2の製造コストが大
幅に低減できる。
1の半導体装置部および第2の半導体装置部の電極の接
続部分は、その周囲が無機ガラスからなる絶縁膜により
固定される構造となるため、接合強度を向上するととも
に信頼性を向上でき、しかも微小な電極同士の接続にお
いても充分な接合強度が得られ、電極のサイズや数の影
響がなくなる。また、電極上に導電性突起を形成する場
合においても、導電性突起の高さを無機ガラスからなる
絶縁膜の厚み程度とすることが可能となるため、導電性
突起の形成のコストを低減できると共に、接着剤を必要
とせずに安価に製造することが可能となるという効果が
ある。
求項1と同様な効果がある。請求項3記載の半導体装置
によれば、請求項1において、第1の半導体装置部の電
極と第2の半導体装置部の電極とが接触により電気的に
接続しているため、請求項1と同効果がある。
求項1において、第1の半導体装置部および第2の半導
体装置部の少なくともいずれか一方の電極が、Siおよ
びGaAsの一方からなるため、請求項1の効果ほか、
Siのイオン注入等により第1の半導体装置部および第
2の半導体装置部の内部の素子に電極を直接接続する構
成となるので、内部の配線を大幅に低減することがで
き、製造コストが大幅に低減できる。
求項1において、第1の半導体装置部および第2の半導
体装置部の少なくとも一方の電極が無機ガラスからなる
絶縁膜より突出したため、請求項1と同効果がある。請
求項6記載の半導体装置によれば、請求項1において、
第1の半導体装置部および第2の半導体装置部のいずれ
か一方の電極が無機ガラスからなる絶縁膜より突出し、
他方の電極が前記無機ガラスからなる絶縁膜より陥没し
たため、請求項1と同効果がある。
求項1において、第1の半導体装置部および第2の半導
体装置部の少なくとも一方の無機ガラスからなる絶縁膜
が平坦化されているため、請求項1の効果のほか、第1
の半導体装置部と第2の半導体装置部の接続強度がさら
に増大する。請求項8記載の半導体装置によれば、請求
項7において、無機ガラスからなる絶縁膜の表面が段差
0.3μm以下の平坦性を有しているため、請求項7の
効果のほか、接合面積を極大化でき、接合強度の極大化
が可能となる。
よれば、表面に開口部のある無機ガラスからなる絶縁膜
を有し開口部に電極を有した第1の半導体装置部および
第2の半導体装置部を製造する工程と、第1の半導体装
置部および第2の半導体装置部の無機ガラスからなる絶
縁膜を親水化する工程と、第1の半導体装置部および第
2の半導体装置部の電極同士が一致するように位置合わ
せして第1の半導体装置部および第2の半導体装置部を
加圧しかつ加熱することにより無機ガラスからなる絶縁
膜同士を接合するとともに電極を電気的に接続する工程
とを含むため、請求項1の効果を有するとともに、無機
ガラスで形成した絶縁膜を親水化することにより、所定
温度以上で絶縁膜を融着させることが可能となる。
置の構成図である。
接合前の状態の構成図である。
である。
と第2の半導体装置部との接合前の状態の構成図であ
る。
Claims (9)
- 【請求項1】 表面に開口部のある無機ガラスからなる
絶縁膜を有し前記開口部に電極を有した第1の半導体装
置部および第2の半導体装置部を備え、前記第1の半導
体装置部および第2の半導体装置部を前記電極が一致す
るように、前記第1の半導体装置部と第2の半導体装置
部の前記無機ガラスからなる絶縁膜同士を接合するとと
もに、前記第1の半導体装置部と第2の半導体装置部の
前記電極同士を電気的に接続したことを特徴とする半導
体装置。 - 【請求項2】 第1の半導体装置部と第2の半導体装置
部の接合強度は、前記第1の半導体装置部の絶縁膜と前
記第2の半導体装置部の絶縁膜の接合強度が支配的であ
る請求項1記載の半導体装置。 - 【請求項3】 第1の半導体装置部の電極と第2の半導
体装置部の電極とが接触により電気的に接続している請
求項1記載の半導体装置。 - 【請求項4】 第1の半導体装置部および第2の半導体
装置部の少なくともいずれか一方の電極が、Siおよび
GaAsの一方からなる請求項1記載の半導体装置。 - 【請求項5】 第1の半導体装置部および第2の半導体
装置部の少なくとも一方の電極が前記無機ガラスからな
る絶縁膜より突出した請求項1記載の半導体装置。 - 【請求項6】 第1の半導体装置部および第2の半導体
装置部のいずれか一方の電極が前記無機ガラスからなる
絶縁膜より突出し、他方の電極が前記無機ガラスからな
る絶縁膜より陥没した請求項1記載の半導体装置。 - 【請求項7】 第1の半導体装置部および第2の半導体
装置部の少なくとも一方の無機ガラスからなる絶縁膜が
平坦化されている請求項1記載の半導体装置。 - 【請求項8】 前記無機ガラスからなる絶縁膜の表面が
段差0.3μm以下の平坦性を有している請求項7記載
の半導体装置。 - 【請求項9】 表面に開口部のある無機ガラスからなる
絶縁膜を有し前記開口部に電極を有した第1の半導体装
置部および第2の半導体装置部を製造する工程と、前記
第1の半導体装置部および第2の半導体装置部の前記無
機ガラスからなる絶縁膜を親水化する工程と、前記第1
の半導体装置部および第2の半導体装置部の電極同士が
一致するように位置合わせして前記第1の半導体装置部
および第2の半導体装置部を加圧しかつ加熱することに
より前記無機ガラスからなる絶縁膜同士を接合するとと
もに前記電極を電気的に接続する工程とを含む半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27733995A JP3490198B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27733995A JP3490198B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09120979A JPH09120979A (ja) | 1997-05-06 |
JP3490198B2 true JP3490198B2 (ja) | 2004-01-26 |
Family
ID=17582154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27733995A Expired - Fee Related JP3490198B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3490198B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6962835B2 (en) * | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
JP5517800B2 (ja) | 2010-07-09 | 2014-06-11 | キヤノン株式会社 | 固体撮像装置用の部材および固体撮像装置の製造方法 |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
CN112585740A (zh) | 2018-06-13 | 2021-03-30 | 伊文萨思粘合技术公司 | 作为焊盘的tsv |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
WO2021192239A1 (ja) * | 2020-03-27 | 2021-09-30 | 三菱電機株式会社 | 金属接合体、半導体装置、導波管及び被接合部材の接合方法 |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
-
1995
- 1995-10-25 JP JP27733995A patent/JP3490198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09120979A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100488126B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
US6253986B1 (en) | Solder disc connection | |
JP3490198B2 (ja) | 半導体装置とその製造方法 | |
JP3383811B2 (ja) | 半導体チップモジュール及びその製造方法 | |
JPH07112041B2 (ja) | 半導体装置の製造方法 | |
JP2000306951A (ja) | 半導体装置およびその製造方法 | |
US6998293B2 (en) | Flip-chip bonding method | |
JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
US6797530B2 (en) | Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements | |
JPH05235099A (ja) | 半導体実装回路装置 | |
JP2002231765A (ja) | 半導体装置 | |
JP2002151801A (ja) | 回路基板構造およびその製造方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JPH1167823A (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
KR20090037819A (ko) | 웨이퍼 또는 회로 보드 및 웨이퍼 또는 회로 보드의 접합 구조 | |
JPH11340352A (ja) | 実装構造体 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH1079403A (ja) | 半導体装置及びその製造方法 | |
JP2001077295A (ja) | 半導体装置の製造方法 | |
JP3906130B2 (ja) | 半導体装置の製造方法 | |
JPH11224918A (ja) | 半導体装置及びその製造方法 | |
JP4026732B2 (ja) | 半導体装置、およびこの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |