JPH09120979A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH09120979A JPH09120979A JP7277339A JP27733995A JPH09120979A JP H09120979 A JPH09120979 A JP H09120979A JP 7277339 A JP7277339 A JP 7277339A JP 27733995 A JP27733995 A JP 27733995A JP H09120979 A JPH09120979 A JP H09120979A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- electrode
- device portion
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置と配線基板との接合強度を向上し信
頼性の向上を図るとともに、微細接続が可能でしかも安
価に実現することができる半導体装置およびその製造方
法を提供する。 【解決手段】表面に開口部２ａ，６ａのある絶縁膜２，
６を有し開口部２ａ，６ａに電極３，７を有した第１の
半導体装置部１および第２の半導体装置部５を備え、第
１の半導体装置部１および第２の半導体装置部５を電極
３，７が一致するように、第１の半導体装置部１と第２
の半導体装置部５の絶縁膜２，６同士を接合するととも
に、第１の半導体装置部１と第２の半導体装置部５の電
極３，７同士を電気的に接続している。
頼性の向上を図るとともに、微細接続が可能でしかも安
価に実現することができる半導体装置およびその製造方
法を提供する。 【解決手段】表面に開口部２ａ，６ａのある絶縁膜２，
６を有し開口部２ａ，６ａに電極３，７を有した第１の
半導体装置部１および第２の半導体装置部５を備え、第
１の半導体装置部１および第２の半導体装置部５を電極
３，７が一致するように、第１の半導体装置部１と第２
の半導体装置部５の絶縁膜２，６同士を接合するととも
に、第１の半導体装置部１と第２の半導体装置部５の電
極３，７同士を電気的に接続している。
Description
【０００１】
【発明の属する技術分野】この発明は、高密度実装に適
した半導体装置とその製造方法に関するものである。
した半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の実装密度を向上する
ために，半導体装置を直接配線基板に実装するベアチッ
プ実装が行われるようになってきている。ベアチップ実
装のなかでも、半導体装置の電極上に導電性のバンプと
呼ばれる突起を形成し、配線基板にフェースダウンで実
装するフリップチップ実装が行われてきている。
ために，半導体装置を直接配線基板に実装するベアチッ
プ実装が行われるようになってきている。ベアチップ実
装のなかでも、半導体装置の電極上に導電性のバンプと
呼ばれる突起を形成し、配線基板にフェースダウンで実
装するフリップチップ実装が行われてきている。
【０００３】上記した従来のフリップチップ実装の一例
として、半田バンプ（SnPb）を用いた実装例について、
図４および図５を用いて説明する。半田バンプを用いた
フリップチップ実装方式では、図４に示すように、まず
半導体チップ３１の電極３２上にバリヤメタルと呼ばれ
る導電層３３を形成する。そして、電解めっき法あるい
は蒸着によりバンプ３４を形成する。電解めっきを用い
る場合には、フォトレジストによりバンプ部分をパター
ンニングし、バンプ３４を形成した後、バリヤメタル層
３３を除去する。また、蒸着による場合においても、フ
ォトレジストによるパターニングを行い、いわゆるリフ
トオフと呼ばれる方法によりレジストの除去を行い、リ
フローにより蒸着された半田をバンプ状にする。
として、半田バンプ（SnPb）を用いた実装例について、
図４および図５を用いて説明する。半田バンプを用いた
フリップチップ実装方式では、図４に示すように、まず
半導体チップ３１の電極３２上にバリヤメタルと呼ばれ
る導電層３３を形成する。そして、電解めっき法あるい
は蒸着によりバンプ３４を形成する。電解めっきを用い
る場合には、フォトレジストによりバンプ部分をパター
ンニングし、バンプ３４を形成した後、バリヤメタル層
３３を除去する。また、蒸着による場合においても、フ
ォトレジストによるパターニングを行い、いわゆるリフ
トオフと呼ばれる方法によりレジストの除去を行い、リ
フローにより蒸着された半田をバンプ状にする。
【０００４】ここでは、半田バンプを用いたフリップ実
装方式における半導体チップと配線基板の接続方法を図
５を用いて説明する。半導体チップ３１上のバンプ３４
と相対する配線基板３５上の電極３６を位置合わせした
後、バンプ３４（SnPb）と配線基板３５上の電極３６例
えばAuの間で、熱による拡散を生じさせバンプ３４と配
線基板３５上の電極３６とを接合する。その後、接続部
分の信頼性を向上させるために、半導体チップ３１と配
線基板３５間に樹脂３７を充填することも行われてい
る。
装方式における半導体チップと配線基板の接続方法を図
５を用いて説明する。半導体チップ３１上のバンプ３４
と相対する配線基板３５上の電極３６を位置合わせした
後、バンプ３４（SnPb）と配線基板３５上の電極３６例
えばAuの間で、熱による拡散を生じさせバンプ３４と配
線基板３５上の電極３６とを接合する。その後、接続部
分の信頼性を向上させるために、半導体チップ３１と配
線基板３５間に樹脂３７を充填することも行われてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、バンプ３４と配線基板３５の電極３６
との間で金属の拡散を用いて接合を得るため、バンブサ
イズが微小となる場合や、半導体装置上の接合にかかる
バンプ数が少ない場合には、接合の強度が得られないた
め外部応力に対する接合部の信頼性が低いという問題を
有していた。
ような構成では、バンプ３４と配線基板３５の電極３６
との間で金属の拡散を用いて接合を得るため、バンブサ
イズが微小となる場合や、半導体装置上の接合にかかる
バンプ数が少ない場合には、接合の強度が得られないた
め外部応力に対する接合部の信頼性が低いという問題を
有していた。
【０００６】また、半導体チップ３１と配線基板３５間
に樹脂３７を充填させた場合は、構成部材が多くなると
ともに、バンプ３４を微小な径および高さにする場合、
間隙に樹脂３７を充填させるのに時間が必要となるとと
もに、低粘度の樹脂を使用する必要があり、材料的な制
約が大きくなるため、バンプサイズの微小化が図れない
だけでなく、製造コストの増大の要因となっていた。
に樹脂３７を充填させた場合は、構成部材が多くなると
ともに、バンプ３４を微小な径および高さにする場合、
間隙に樹脂３７を充填させるのに時間が必要となるとと
もに、低粘度の樹脂を使用する必要があり、材料的な制
約が大きくなるため、バンプサイズの微小化が図れない
だけでなく、製造コストの増大の要因となっていた。
【０００７】したがって、この発明の目的は、半導体装
置と配線基板との接合強度を向上し信頼性の向上を図る
とともに、微細接続が可能でしかも安価に実現すること
ができる半導体装置およびその製造方法を提供すること
にある。
置と配線基板との接合強度を向上し信頼性の向上を図る
とともに、微細接続が可能でしかも安価に実現すること
ができる半導体装置およびその製造方法を提供すること
にある。
【０００８】
【課題を解決するための手段】請求項１記載の半導体装
置は、表面に開口部のある絶縁膜を有し開口部に電極を
有した第１の半導体装置部および第２の半導体装置部を
備え、第１の半導体装置部および第２の半導体装置部を
電極が一致するように、第１の半導体装置部と第２の半
導体装置部の絶縁膜同士を接合するとともに、第１の半
導体装置部と第２の半導体装置部の電極同士を電気的に
接続したことを特徴とするものである。
置は、表面に開口部のある絶縁膜を有し開口部に電極を
有した第１の半導体装置部および第２の半導体装置部を
備え、第１の半導体装置部および第２の半導体装置部を
電極が一致するように、第１の半導体装置部と第２の半
導体装置部の絶縁膜同士を接合するとともに、第１の半
導体装置部と第２の半導体装置部の電極同士を電気的に
接続したことを特徴とするものである。
【０００９】請求項１記載の半導体装置によれば、第１
の半導体装置部および第２の半導体装置部を電極が一致
するように相合わせることにより、電極相互の電気的接
続がおこなわれるとともに、絶縁膜同士の接合が同時に
おこなわれる。この場合、第１の半導体装置部および第
２の半導体装置部の電極の接続部分は、その周囲が絶縁
膜により固定される構造となるため、接合強度を向上す
るとともに信頼性を向上でき、しかも微小な電極同士の
接続においても充分な接合強度が得られ、電極のサイズ
や数の影響がなくなる。また、電極上に導電性突起を形
成する場合においても、導電性突起の高さを絶縁膜の厚
み程度とすることが可能となるため、導電性突起の形成
のコストを低減できると共に、接着剤を必要とせずに安
価に製造することが可能となる。
の半導体装置部および第２の半導体装置部を電極が一致
するように相合わせることにより、電極相互の電気的接
続がおこなわれるとともに、絶縁膜同士の接合が同時に
おこなわれる。この場合、第１の半導体装置部および第
２の半導体装置部の電極の接続部分は、その周囲が絶縁
膜により固定される構造となるため、接合強度を向上す
るとともに信頼性を向上でき、しかも微小な電極同士の
接続においても充分な接合強度が得られ、電極のサイズ
や数の影響がなくなる。また、電極上に導電性突起を形
成する場合においても、導電性突起の高さを絶縁膜の厚
み程度とすることが可能となるため、導電性突起の形成
のコストを低減できると共に、接着剤を必要とせずに安
価に製造することが可能となる。
【００１０】請求項２記載の半導体装置は、請求項１に
おいて、絶縁膜を無機ガラスとしたものである。請求項
２記載の半導体装置によれば、請求項１の効果のほか、
無機ガラスの親水化により所定温度以上で絶縁膜同士を
融着することが可能となる。請求項３記載の半導体装置
は、請求項１において、第１の半導体装置部の電極と第
２の半導体装置部の電極とが接触により電気的に接続し
ているものである。
おいて、絶縁膜を無機ガラスとしたものである。請求項
２記載の半導体装置によれば、請求項１の効果のほか、
無機ガラスの親水化により所定温度以上で絶縁膜同士を
融着することが可能となる。請求項３記載の半導体装置
は、請求項１において、第１の半導体装置部の電極と第
２の半導体装置部の電極とが接触により電気的に接続し
ているものである。
【００１１】請求項３記載の半導体装置によれば、請求
項１と同効果がある。請求項４記載の半導体装置は、請
求項１において、第１の半導体装置部および第２の半導
体装置部の少なくともいずれか一方の電極が、Ｓｉおよ
びＧａＡｓの一方からなるものである。請求項４記載の
半導体装置によれば、請求項１の効果のほか、Ｓｉのイ
オン注入等により第１の半導体装置部および第２の半導
体装置部の内部の素子に電極を直接接続する構成となる
ので、内部の配線を大幅に低減することができ、製造コ
ストが大幅に低減できる。
項１と同効果がある。請求項４記載の半導体装置は、請
求項１において、第１の半導体装置部および第２の半導
体装置部の少なくともいずれか一方の電極が、Ｓｉおよ
びＧａＡｓの一方からなるものである。請求項４記載の
半導体装置によれば、請求項１の効果のほか、Ｓｉのイ
オン注入等により第１の半導体装置部および第２の半導
体装置部の内部の素子に電極を直接接続する構成となる
ので、内部の配線を大幅に低減することができ、製造コ
ストが大幅に低減できる。
【００１２】請求項５記載の半導体装置は、請求項１に
おいて、第１の半導体装置部および第２の半導体装置部
の少なくとも一方の電極が絶縁膜より突出したものであ
る。請求項５記載の半導体装置によれば、請求項１と同
効果がある。請求項６記載の半導体装置は、請求項１に
おいて、第１の半導体装置部および第２の半導体装置部
のいずれか一方の電極が絶縁膜より突出し、他方の電極
が絶縁膜より陥没したものである。
おいて、第１の半導体装置部および第２の半導体装置部
の少なくとも一方の電極が絶縁膜より突出したものであ
る。請求項５記載の半導体装置によれば、請求項１と同
効果がある。請求項６記載の半導体装置は、請求項１に
おいて、第１の半導体装置部および第２の半導体装置部
のいずれか一方の電極が絶縁膜より突出し、他方の電極
が絶縁膜より陥没したものである。
【００１３】請求項６記載の半導体装置によれば、請求
項１と同効果がある。請求項７記載の半導体装置は、請
求項１において、第１の半導体装置部および第２の半導
体装置部の少なくとも一方の絶縁膜が平坦化されている
ものである。請求項７記載の半導体装置によれば、請求
項１の効果のほか、第１の半導体装置部と第２の半導体
装置部の接続強度がさらに増大する。
項１と同効果がある。請求項７記載の半導体装置は、請
求項１において、第１の半導体装置部および第２の半導
体装置部の少なくとも一方の絶縁膜が平坦化されている
ものである。請求項７記載の半導体装置によれば、請求
項１の効果のほか、第１の半導体装置部と第２の半導体
装置部の接続強度がさらに増大する。
【００１４】請求項８記載の半導体装置は、請求項７に
おいて、絶縁膜の表面が段差０．３μｍ以下の平坦性を
有しているものである。請求項８記載の半導体装置によ
れば、請求項７の効果のほか、接合面積を極大化でき、
接合強度の極大化が可能となる。請求項９記載の半導体
装置の製造方法は、表面に開口部のある絶縁膜を有し開
口部に電極を有した第１の半導体装置部および第２の半
導体装置部を製造する工程と、第１の半導体装置部およ
び第２の半導体装置部の絶縁膜を親水化する工程と、第
１の半導体装置部および第２の半導体装置部の電極同士
が一致するように位置合わせして第１の半導体装置部お
よび第２の半導体装置部を加圧しかつ加熱することによ
り絶縁膜同士を接合するとともに電極を電気的に接続す
る工程とを含むものである。
おいて、絶縁膜の表面が段差０．３μｍ以下の平坦性を
有しているものである。請求項８記載の半導体装置によ
れば、請求項７の効果のほか、接合面積を極大化でき、
接合強度の極大化が可能となる。請求項９記載の半導体
装置の製造方法は、表面に開口部のある絶縁膜を有し開
口部に電極を有した第１の半導体装置部および第２の半
導体装置部を製造する工程と、第１の半導体装置部およ
び第２の半導体装置部の絶縁膜を親水化する工程と、第
１の半導体装置部および第２の半導体装置部の電極同士
が一致するように位置合わせして第１の半導体装置部お
よび第２の半導体装置部を加圧しかつ加熱することによ
り絶縁膜同士を接合するとともに電極を電気的に接続す
る工程とを含むものである。
【００１５】請求項９記載の半導体装置の製造方法によ
れば、請求項１の効果のほか、たとえば無機ガラスで形
成した絶縁膜を親水化することにより、所定温度以上で
絶縁膜を融着させることが可能となる。
れば、請求項１の効果のほか、たとえば無機ガラスで形
成した絶縁膜を親水化することにより、所定温度以上で
絶縁膜を融着させることが可能となる。
【００１６】
【発明の実施の形態】この発明の第１の実施の形態の半
導体装置とその製造方法について、図１および図２を参
照しながら説明する。図１はこの発明の第１の実施の形
態における半導体装置の断面図である。図１において、
１は第１の半導体装置部、２は第１の半導体装置部１上
に形成されている第１の絶縁膜、３は第１の半導体装置
部１上に形成されている第１の電極、４は第１の電極３
上に形成される第１の導電性突起、５は第１の半導体装
置部１と接続される配線基板を実施の形態とする第２の
半導体装置部、６は第２の半導体装置部５上に形成され
た第２の絶縁膜、７は第２の半導体装置５上の第２の電
極であり、第１の電極３と電気的に接続されることにな
る。８は第１の導電性突起４と接続される第２の導電性
突起である。
導体装置とその製造方法について、図１および図２を参
照しながら説明する。図１はこの発明の第１の実施の形
態における半導体装置の断面図である。図１において、
１は第１の半導体装置部、２は第１の半導体装置部１上
に形成されている第１の絶縁膜、３は第１の半導体装置
部１上に形成されている第１の電極、４は第１の電極３
上に形成される第１の導電性突起、５は第１の半導体装
置部１と接続される配線基板を実施の形態とする第２の
半導体装置部、６は第２の半導体装置部５上に形成され
た第２の絶縁膜、７は第２の半導体装置５上の第２の電
極であり、第１の電極３と電気的に接続されることにな
る。８は第１の導電性突起４と接続される第２の導電性
突起である。
【００１７】この半導体装置は、表面に開口部２ａのあ
る第１の絶縁膜２を有し、開口部２ａに第１の電極３を
有した第１の半導体装置部１と、表面に開口部６ａのあ
る第２の絶縁膜６を有し、開口部６ａに第２の電極７を
有した第２の半導体装置部２を備えている。そして、第
１の半導体装置部１および第２の半導体装置部２を第１
の電極３と第２の電極７が一致するように、第１の半導
体装置部１と第２の半導体装置部２の第１の絶縁膜２と
第２の絶縁膜６同士を接合するとともに、第１の半導体
装置部１と第２の半導体装置部２の第１の電極３と第２
の電極７同士を、たとえば接触により、電気的に接続し
ている。
る第１の絶縁膜２を有し、開口部２ａに第１の電極３を
有した第１の半導体装置部１と、表面に開口部６ａのあ
る第２の絶縁膜６を有し、開口部６ａに第２の電極７を
有した第２の半導体装置部２を備えている。そして、第
１の半導体装置部１および第２の半導体装置部２を第１
の電極３と第２の電極７が一致するように、第１の半導
体装置部１と第２の半導体装置部２の第１の絶縁膜２と
第２の絶縁膜６同士を接合するとともに、第１の半導体
装置部１と第２の半導体装置部２の第１の電極３と第２
の電極７同士を、たとえば接触により、電気的に接続し
ている。
【００１８】実施の形態では、前記したように、第１の
半導体装置部１上の第１の電極３上には第１の導電性突
起４が形成され、第２の半導体装置部５上の第２の電極
７上にも同様に第２の導電性突起８が形成されている。
この場合、第１の導電性突起４は導電性の材料であれば
良いが、特に400℃以下で変形性に富み自己拡散を起こ
す金属として、Au,Sn,In,Bi,Al,Zn,Ag,Pb およびその合
金等、あるいは導電性を有する樹脂が望ましい。
半導体装置部１上の第１の電極３上には第１の導電性突
起４が形成され、第２の半導体装置部５上の第２の電極
７上にも同様に第２の導電性突起８が形成されている。
この場合、第１の導電性突起４は導電性の材料であれば
良いが、特に400℃以下で変形性に富み自己拡散を起こ
す金属として、Au,Sn,In,Bi,Al,Zn,Ag,Pb およびその合
金等、あるいは導電性を有する樹脂が望ましい。
【００１９】またこのとき、第１の導電性突起４および
第２の導電性突起８の高さは、第１の絶縁膜２とあるい
は第２の絶縁膜６の厚みと同じか、それよりも高く形成
する。また、第１の導電性突起４あるいは第２の導電性
突起８の一方が第１の絶縁膜２または第２の絶縁膜６よ
りも突出し、他方が第１の絶縁膜２または第２の絶縁膜
６よりも陥没して、突出側の導電性突起４または８が陥
没側の導電性突起８または４に勘合されるようにしても
よい。
第２の導電性突起８の高さは、第１の絶縁膜２とあるい
は第２の絶縁膜６の厚みと同じか、それよりも高く形成
する。また、第１の導電性突起４あるいは第２の導電性
突起８の一方が第１の絶縁膜２または第２の絶縁膜６よ
りも突出し、他方が第１の絶縁膜２または第２の絶縁膜
６よりも陥没して、突出側の導電性突起４または８が陥
没側の導電性突起８または４に勘合されるようにしても
よい。
【００２０】この導電性突起４，８の形成方法は、電解
めっき、蒸着、無電解めっき、浸漬めっきにより行う
が、無電解めっき法あるいは浸漬めっきの方が、電極上
にバリヤメタルの形成を必要としないため望ましい。こ
の実施の形態における半導体装置は、第１の半導体装置
部１上の第１の絶縁膜２と第２の半導体装置部５上の第
２の絶縁膜６が接合されており、同時に第１の電極３と
第２の電極７が電気的に接続された構成となっているた
め、第１の半導体装置部１と第２の半導体装置部５の接
合強度は、第１の絶縁膜２と第２の絶縁膜６の接合強度
が支配的になり、第１の導電性突起４と第２の導電性突
起８の接合面積が微小な場合や、接合強度が低い場合に
おいても充分な強度が得られ、外部応力に対する信頼性
が増大する。
めっき、蒸着、無電解めっき、浸漬めっきにより行う
が、無電解めっき法あるいは浸漬めっきの方が、電極上
にバリヤメタルの形成を必要としないため望ましい。こ
の実施の形態における半導体装置は、第１の半導体装置
部１上の第１の絶縁膜２と第２の半導体装置部５上の第
２の絶縁膜６が接合されており、同時に第１の電極３と
第２の電極７が電気的に接続された構成となっているた
め、第１の半導体装置部１と第２の半導体装置部５の接
合強度は、第１の絶縁膜２と第２の絶縁膜６の接合強度
が支配的になり、第１の導電性突起４と第２の導電性突
起８の接合面積が微小な場合や、接合強度が低い場合に
おいても充分な強度が得られ、外部応力に対する信頼性
が増大する。
【００２１】特に、第１の絶縁膜２と第２の絶縁膜６
が、例えばCMP （Chemical Mechanical Polishing ）
技術を用いて平坦化されているため接合強度を増大で
き、第１の絶縁膜２および第２の絶縁膜６の段差が0.3
μｍ程度以下の場合は、絶縁膜同士の接合面積が極大と
なり、接合強度も極大化させることができる。以上のよ
うに構成された第１の半導体装置部１および第２の半導
体装置部５を用いた半導体装置の製造方法について、図
２を用いて説明する。
が、例えばCMP （Chemical Mechanical Polishing ）
技術を用いて平坦化されているため接合強度を増大で
き、第１の絶縁膜２および第２の絶縁膜６の段差が0.3
μｍ程度以下の場合は、絶縁膜同士の接合面積が極大と
なり、接合強度も極大化させることができる。以上のよ
うに構成された第１の半導体装置部１および第２の半導
体装置部５を用いた半導体装置の製造方法について、図
２を用いて説明する。
【００２２】この半導体の製造方法は、表面に開口部２
ａ，６ａのある絶縁膜２，６を有し開口部２ａ，６ａに
電極を有した第１の半導体装置部１および第２の半導体
装置部５を製造する工程と、第１の半導体装置部１およ
び第２の半導体装置部５の絶縁膜２，６を親水化する工
程と、第１の半導体装置部１および第２の半導体装置部
５の電極同士が一致するように位置合わせして第１の半
導体装置部１および第２の半導体装置部５を加圧しかつ
加熱することにより絶縁膜２，６同士を接合するととも
に電極３，７を電気的に接続する工程とを含む。
ａ，６ａのある絶縁膜２，６を有し開口部２ａ，６ａに
電極を有した第１の半導体装置部１および第２の半導体
装置部５を製造する工程と、第１の半導体装置部１およ
び第２の半導体装置部５の絶縁膜２，６を親水化する工
程と、第１の半導体装置部１および第２の半導体装置部
５の電極同士が一致するように位置合わせして第１の半
導体装置部１および第２の半導体装置部５を加圧しかつ
加熱することにより絶縁膜２，６同士を接合するととも
に電極３，７を電気的に接続する工程とを含む。
【００２３】実施の形態では、まず第１の半導体装置部
１上の第１の電極３と第２の半導体装置部５上の相対す
る第２の電極７を位置合わせする。そして、第１の半導
体装置部１上の第１の絶縁膜２と、第２の半導体装置部
５上の第２の絶縁膜６を接触させる。これは、通常、真
空吸着孔９を有する加熱機構を有するツール１０を用い
て、第１の半導体装置部１を第２の半導体装置部５に押
し当てる。この時、第１の半導体装置部１上の第１の絶
縁膜２と、第２の半導体装置部５上の第２の絶縁膜６が
接触すると同時か、その前に第１の導電性突起４および
第２の導電性突起８が接触する。
１上の第１の電極３と第２の半導体装置部５上の相対す
る第２の電極７を位置合わせする。そして、第１の半導
体装置部１上の第１の絶縁膜２と、第２の半導体装置部
５上の第２の絶縁膜６を接触させる。これは、通常、真
空吸着孔９を有する加熱機構を有するツール１０を用い
て、第１の半導体装置部１を第２の半導体装置部５に押
し当てる。この時、第１の半導体装置部１上の第１の絶
縁膜２と、第２の半導体装置部５上の第２の絶縁膜６が
接触すると同時か、その前に第１の導電性突起４および
第２の導電性突起８が接触する。
【００２４】そして、第１の絶縁膜２と第２の絶縁膜
６、および第１の導電性突起４と第２の導電性突起８が
接触した状態で、第１の半導体装置１あるいは第２の半
導体装置５の少なくともどちらかを加熱し、第１の絶縁
膜２と第２の絶縁膜６を接合する。第１の絶縁膜２およ
び第２の絶縁膜６が、SiO2, SiN 等の無機ガラスで形成
されている場合には、無機ガラスを予め親水化してお
く。この親水化は純水により第１の絶縁膜２および第２
の絶縁膜６を洗浄することで可能であり、200 ℃以上の
温度で融着させることが可能となる。この第１の絶縁膜
２と第２の絶縁膜６の接続時に第１の導電突起４と第２
の導電突起８は相互に拡散を生じ、金属結合する。
６、および第１の導電性突起４と第２の導電性突起８が
接触した状態で、第１の半導体装置１あるいは第２の半
導体装置５の少なくともどちらかを加熱し、第１の絶縁
膜２と第２の絶縁膜６を接合する。第１の絶縁膜２およ
び第２の絶縁膜６が、SiO2, SiN 等の無機ガラスで形成
されている場合には、無機ガラスを予め親水化してお
く。この親水化は純水により第１の絶縁膜２および第２
の絶縁膜６を洗浄することで可能であり、200 ℃以上の
温度で融着させることが可能となる。この第１の絶縁膜
２と第２の絶縁膜６の接続時に第１の導電突起４と第２
の導電突起８は相互に拡散を生じ、金属結合する。
【００２５】また、第１の導電性突起４と第２の導電性
突起８が、第１の絶縁膜２および第２の絶縁膜６の接合
温度で相互に拡散が生じない組み合わせの場合、すなわ
ちAl,Pt,W,Mo,Ni 等で形成されている場合は、接触によ
り電気的な接続が得られている状態となる。この場合、
第１の絶縁膜２および第２の絶縁膜６の接着と同時に、
第１の導電性突起４あるいは第２の導電性突起８を弾性
変形させて接触させる。
突起８が、第１の絶縁膜２および第２の絶縁膜６の接合
温度で相互に拡散が生じない組み合わせの場合、すなわ
ちAl,Pt,W,Mo,Ni 等で形成されている場合は、接触によ
り電気的な接続が得られている状態となる。この場合、
第１の絶縁膜２および第２の絶縁膜６の接着と同時に、
第１の導電性突起４あるいは第２の導電性突起８を弾性
変形させて接触させる。
【００２６】その弾性変形量は、信頼性を得るのに必要
な温度範囲における絶縁膜２，６の膨張および収縮量以
上変形させるだけで充分であり、第１の絶縁膜２と第２
の絶縁膜６をそれぞれ１μｍとし、２００度の温度範囲
で信頼性を得ようとするとき、熱膨張係数が5.5 ×10-7
とすると、2.2 ×10-4μｍの変形量で充分である。以上
のように構成される半導体装置とすることにより、第１
の導電性突起４と第２の導電性突起８の接合部分が第１
の絶縁膜２および第２の絶縁膜６の接合対で囲まれた構
成となる。したがって、第１の導電性突起４と第２の導
電性突起８の接合強度は、第１の絶縁膜２と第２の絶縁
膜６の接合強度が支配的になり、微細な電極同士の接続
であっても接続強度は飛躍的に増大する。特に、第１の
絶縁膜２および第２の絶縁膜６を予め平坦化しておくこ
とにより、第１の半導体装置１と第２の半導体装置５の
接続強度はさらに増大する。
な温度範囲における絶縁膜２，６の膨張および収縮量以
上変形させるだけで充分であり、第１の絶縁膜２と第２
の絶縁膜６をそれぞれ１μｍとし、２００度の温度範囲
で信頼性を得ようとするとき、熱膨張係数が5.5 ×10-7
とすると、2.2 ×10-4μｍの変形量で充分である。以上
のように構成される半導体装置とすることにより、第１
の導電性突起４と第２の導電性突起８の接合部分が第１
の絶縁膜２および第２の絶縁膜６の接合対で囲まれた構
成となる。したがって、第１の導電性突起４と第２の導
電性突起８の接合強度は、第１の絶縁膜２と第２の絶縁
膜６の接合強度が支配的になり、微細な電極同士の接続
であっても接続強度は飛躍的に増大する。特に、第１の
絶縁膜２および第２の絶縁膜６を予め平坦化しておくこ
とにより、第１の半導体装置１と第２の半導体装置５の
接続強度はさらに増大する。
【００２７】また、接続部分の第１の導電性突起４と第
２の導電性突起８の厚みの和が２μｍ程度となり、導電
性突起の形成コストが大幅に低減されると共に、接着剤
を使用しない構成とすることができるので製造コストも
大幅に低減される。また第１の導電性突起４および第２
の導電性突起８の弾性変形量よりも熱膨張率の小さな絶
縁材料で保護される構造となり、信頼性を向上すること
ができ、半導体装置の製造コストが大幅に低減される。
２の導電性突起８の厚みの和が２μｍ程度となり、導電
性突起の形成コストが大幅に低減されると共に、接着剤
を使用しない構成とすることができるので製造コストも
大幅に低減される。また第１の導電性突起４および第２
の導電性突起８の弾性変形量よりも熱膨張率の小さな絶
縁材料で保護される構造となり、信頼性を向上すること
ができ、半導体装置の製造コストが大幅に低減される。
【００２８】この発明における第２の実施の形態につい
て図３に基づいて説明する。第１の実施の形態と異なる
点は、第１の電極３および第２の電極７の少なくともい
ずれか一方がＳｉあるいはＧａＡｓで形成されている点
にある。第２の電極２０がＳｉで形成された例について
説明すると、第２の電極２０がＳｉの場合には、図３に
示すように、第１の導電性突起４は第２の半導体装置部
５上に形成されている第２の電極２０に接続されてい
る。
て図３に基づいて説明する。第１の実施の形態と異なる
点は、第１の電極３および第２の電極７の少なくともい
ずれか一方がＳｉあるいはＧａＡｓで形成されている点
にある。第２の電極２０がＳｉで形成された例について
説明すると、第２の電極２０がＳｉの場合には、図３に
示すように、第１の導電性突起４は第２の半導体装置部
５上に形成されている第２の電極２０に接続されてい
る。
【００２９】この第２の電極２０をイオン注入された領
域とすれば、トランジスタの電極として第１の導電性突
起４を利用することが可能となる。このように、この実
施の形態によれば、第２の半導体装置部５の内部の素子
たとえばトランジスタに直接接続する構成となり、第２
の半導体装置部５の内部の配線を大幅に低減ですること
が可能となり、第２の半導体装置部２の製造コストが大
幅に低減できる。
域とすれば、トランジスタの電極として第１の導電性突
起４を利用することが可能となる。このように、この実
施の形態によれば、第２の半導体装置部５の内部の素子
たとえばトランジスタに直接接続する構成となり、第２
の半導体装置部５の内部の配線を大幅に低減ですること
が可能となり、第２の半導体装置部２の製造コストが大
幅に低減できる。
【００３０】
【発明の効果】請求項１記載の半導体装置によれば、第
１の半導体装置部および第２の半導体装置部の電極の接
続部分は、その周囲が絶縁膜により固定される構造とな
るため、接合強度を向上するとともに信頼性を向上で
き、しかも微小な電極同士の接続においても充分な接合
強度が得られ、電極のサイズや数の影響がなくなる。ま
た、電極上に導電性突起を形成する場合においても、導
電性突起の高さを絶縁膜の厚み程度とすることが可能と
なるため、導電性突起の形成のコストを低減できると共
に、接着剤を必要とせずに安価に製造することが可能と
なるという効果がある。
１の半導体装置部および第２の半導体装置部の電極の接
続部分は、その周囲が絶縁膜により固定される構造とな
るため、接合強度を向上するとともに信頼性を向上で
き、しかも微小な電極同士の接続においても充分な接合
強度が得られ、電極のサイズや数の影響がなくなる。ま
た、電極上に導電性突起を形成する場合においても、導
電性突起の高さを絶縁膜の厚み程度とすることが可能と
なるため、導電性突起の形成のコストを低減できると共
に、接着剤を必要とせずに安価に製造することが可能と
なるという効果がある。
【００３１】請求項２記載の半導体装置によれば、請求
項１において、絶縁膜を無機ガラスとしたため、請求項
１の効果のほか、無機ガラスの親水化により所定温度以
上で絶縁膜同士を融着することが可能となる。請求項３
記載の半導体装置によれば、請求項１において、第１の
半導体装置部の電極と第２の半導体装置部の電極とが接
触により電気的に接続しているため、請求項１と同効果
がある。
項１において、絶縁膜を無機ガラスとしたため、請求項
１の効果のほか、無機ガラスの親水化により所定温度以
上で絶縁膜同士を融着することが可能となる。請求項３
記載の半導体装置によれば、請求項１において、第１の
半導体装置部の電極と第２の半導体装置部の電極とが接
触により電気的に接続しているため、請求項１と同効果
がある。
【００３２】請求項４記載の半導体装置によれば、請求
項１において、第１の半導体装置部および第２の半導体
装置部の少なくともいずれか一方の電極が、Ｓｉおよび
ＧａＡｓの一方からなるため、請求項１の効果ほか、Ｓ
ｉのイオン注入等により第１の半導体装置部および第２
の半導体装置部の内部の素子に電極を直接接続する構成
となるので、内部の配線を大幅に低減することができ、
製造コストが大幅に低減できる。
項１において、第１の半導体装置部および第２の半導体
装置部の少なくともいずれか一方の電極が、Ｓｉおよび
ＧａＡｓの一方からなるため、請求項１の効果ほか、Ｓ
ｉのイオン注入等により第１の半導体装置部および第２
の半導体装置部の内部の素子に電極を直接接続する構成
となるので、内部の配線を大幅に低減することができ、
製造コストが大幅に低減できる。
【００３３】請求項５記載の半導体装置によれば、請求
項１において、第１の半導体装置部および第２の半導体
装置部の少なくとも一方の電極が絶縁膜より突出したた
め、請求項１と同効果がある。請求項６記載の半導体装
置によれば、請求項１において、第１の半導体装置部お
よび第２の半導体装置部のいずれか一方の電極が絶縁膜
より突出し、他方の電極が絶縁膜より陥没したため、請
求項１と同効果がある。
項１において、第１の半導体装置部および第２の半導体
装置部の少なくとも一方の電極が絶縁膜より突出したた
め、請求項１と同効果がある。請求項６記載の半導体装
置によれば、請求項１において、第１の半導体装置部お
よび第２の半導体装置部のいずれか一方の電極が絶縁膜
より突出し、他方の電極が絶縁膜より陥没したため、請
求項１と同効果がある。
【００３４】請求項７記載の半導体装置によれば、請求
項１において、第１の半導体装置部および第２の半導体
装置部の少なくとも一方の絶縁膜が平坦化されているた
め、請求項１の効果のほか、第１の半導体装置部と第２
の半導体装置部の接続強度がさらに増大する。請求項８
記載の半導体装置によれば、請求項７において、絶縁膜
の表面が段差０．３μｍ以下の平坦性を有しているた
め、請求項７の効果のほか、接合面積を極大化でき、接
合強度の極大化が可能となる。
項１において、第１の半導体装置部および第２の半導体
装置部の少なくとも一方の絶縁膜が平坦化されているた
め、請求項１の効果のほか、第１の半導体装置部と第２
の半導体装置部の接続強度がさらに増大する。請求項８
記載の半導体装置によれば、請求項７において、絶縁膜
の表面が段差０．３μｍ以下の平坦性を有しているた
め、請求項７の効果のほか、接合面積を極大化でき、接
合強度の極大化が可能となる。
【００３５】請求項９記載の半導体装置の製造方法によ
れば、表面に開口部のある絶縁膜を有し開口部に電極を
有した第１の半導体装置部および第２の半導体装置部を
製造する工程と、第１の半導体装置部および第２の半導
体装置部の絶縁膜を親水化する工程と、第１の半導体装
置部および第２の半導体装置部の電極同士が一致するよ
うに位置合わせして第１の半導体装置部および第２の半
導体装置部を加圧しかつ加熱することにより絶縁膜同士
を接合するとともに電極を電気的に接続する工程とを含
むため、請求項１の効果を有するとともに、たとえば無
機ガラスで形成した絶縁膜を親水化することにより、所
定温度以上で絶縁膜を融着させることが可能となる。
れば、表面に開口部のある絶縁膜を有し開口部に電極を
有した第１の半導体装置部および第２の半導体装置部を
製造する工程と、第１の半導体装置部および第２の半導
体装置部の絶縁膜を親水化する工程と、第１の半導体装
置部および第２の半導体装置部の電極同士が一致するよ
うに位置合わせして第１の半導体装置部および第２の半
導体装置部を加圧しかつ加熱することにより絶縁膜同士
を接合するとともに電極を電気的に接続する工程とを含
むため、請求項１の効果を有するとともに、たとえば無
機ガラスで形成した絶縁膜を親水化することにより、所
定温度以上で絶縁膜を融着させることが可能となる。
【図１】この発明の第１の実施の形態における半導体装
置の構成図である。
置の構成図である。
【図２】第１の半導体装置部と第２の半導体装置部との
接合前の状態の構成図である。
接合前の状態の構成図である。
【図３】第２の実施の形態における半導体装置の構成図
である。
である。
【図４】従来例を示す半導体装置の第１の半導体装置部
と第２の半導体装置部との接合前の状態の構成図であ
る。
と第２の半導体装置部との接合前の状態の構成図であ
る。
【図５】その従来例の半導体装置の構成図である。
１ 第１の半導体装置部 ２ 第１の絶縁膜 ２ａ 開口部 ３ 第１の電極 ４ 第１の導電性突起 ５ 第２の半導体装置部 ６ 第２の絶縁膜 ６ａ 開口部 ７ 第２の電極 ８ 第２の導電性突起
Claims (9)
- 【請求項１】 表面に開口部のある絶縁膜を有し前記開
口部に電極を有した第１の半導体装置部および第２の半
導体装置部を備え、前記第１の半導体装置部および第２
の半導体装置部を前記電極が一致するように、前記第１
の半導体装置部と第２の半導体装置部の前記絶縁膜同士
を接合するとともに、前記第１の半導体装置部と第２の
半導体装置部の前記電極同士を電気的に接続したことを
特徴とする半導体装置。 - 【請求項２】 絶縁膜が無機ガラスである請求項１記載
の半導体装置。 - 【請求項３】 第１の半導体装置部の電極と第２の半導
体装置部の電極とが接触により電気的に接続している請
求項１記載の半導体装置。 - 【請求項４】 第１の半導体装置部および第２の半導体
装置部の少なくともいずれか一方の電極が、Ｓｉおよび
ＧａＡｓの一方からなる請求項１記載の半導体装置。 - 【請求項５】 第１の半導体装置部および第２の半導体
装置部の少なくとも一方の電極が絶縁膜より突出した請
求項１記載の半導体装置。 - 【請求項６】 第１の半導体装置部および第２の半導体
装置部のいずれか一方の電極が絶縁膜より突出し、他方
の電極が絶縁膜より陥没した請求項１記載の半導体装
置。 - 【請求項７】 第１の半導体装置部および第２の半導体
装置部の少なくとも一方の絶縁膜が平坦化されている請
求項１記載の半導体装置。 - 【請求項８】 絶縁膜の表面が段差０．３μｍ以下の平
坦性を有している請求項７記載の半導体装置。 - 【請求項９】 表面に開口部のある絶縁膜を有し前記開
口部に電極を有した第１の半導体装置部および第２の半
導体装置部を製造する工程と、前記第１の半導体装置部
および第２の半導体装置部の前記絶縁膜を親水化する工
程と、前記第１の半導体装置部および第２の半導体装置
部の電極同士が一致するように位置合わせして前記第１
の半導体装置部および第２の半導体装置部を加圧しかつ
加熱することにより前記絶縁膜同士を接合するとともに
前記電極を電気的に接続する工程とを含む半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27733995A JP3490198B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27733995A JP3490198B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120979A true JPH09120979A (ja) | 1997-05-06 |
| JP3490198B2 JP3490198B2 (ja) | 2004-01-26 |
Family
ID=17582154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27733995A Expired - Fee Related JP3490198B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3490198B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| CN115297986A (zh) * | 2020-03-27 | 2022-11-04 | 三菱电机株式会社 | 金属接合体、半导体装置、波导管及被接合构件的接合方法 |
| US11545519B2 (en) | 2010-07-09 | 2023-01-03 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
1995
- 1995-10-25 JP JP27733995A patent/JP3490198B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
| JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11545519B2 (en) | 2010-07-09 | 2023-01-03 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| CN115297986B (zh) * | 2020-03-27 | 2023-09-29 | 三菱电机株式会社 | 金属接合体、半导体装置、波导管及被接合构件的接合方法 |
| CN115297986A (zh) * | 2020-03-27 | 2022-11-04 | 三菱电机株式会社 | 金属接合体、半导体装置、波导管及被接合构件的接合方法 |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3490198B2 (ja) | 2004-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100488126B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP3490198B2 (ja) | 半導体装置とその製造方法 | |
| JP3383811B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2951882B2 (ja) | 半導体装置の製造方法及びこれを用いて製造した半導体装置 | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4263953B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004119773A (ja) | 半導体装置及びその製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| US6797530B2 (en) | Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements | |
| JP2002151801A (ja) | 回路基板構造およびその製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1027824A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000100868A (ja) | 半導体装置およびその製造方法 | |
| JP3906130B2 (ja) | 半導体装置の製造方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |