JPH1167823A - バンプ付き配線基板及び半導体パッケ−ジの製造法 - Google Patents
バンプ付き配線基板及び半導体パッケ−ジの製造法Info
- Publication number
- JPH1167823A JPH1167823A JP21493097A JP21493097A JPH1167823A JP H1167823 A JPH1167823 A JP H1167823A JP 21493097 A JP21493097 A JP 21493097A JP 21493097 A JP21493097 A JP 21493097A JP H1167823 A JPH1167823 A JP H1167823A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring
- bumps
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】
【課題】 配線上に高さ精度のよいバンプを形成したバ
ンプ付き配線板の製造法を安価に提供する。また、高さ
精度がよい等の利点により、フリップチップ実装に適し
たバンプ付き配線板の製造法及び基板とバンプ間の接続
信頼性の高い半導体パッケージの製造法を提供する。 【解決手段】 絶縁基板に第一の金属層を形成する。こ
の金属層は、後に平面配線を形成するものである。第二
の金属層による帯状パターンを形成する。帯状パターン
は後工程で形成される平面配線上及びそれに隣接する平
面配線の間隙部を含む領域に突起状バンプの幅で、アデ
ィティブ法（めっき）により形成する。次に配線形成を
行う。このとき、前記の帯状パターンのうち、平面配線
の間隙部をエッチング除去する。結果として、第二の金
属による突起状バンプは、帯状パターンと平面配線が交
差した部分に形成される。
ンプ付き配線板の製造法を安価に提供する。また、高さ
精度がよい等の利点により、フリップチップ実装に適し
たバンプ付き配線板の製造法及び基板とバンプ間の接続
信頼性の高い半導体パッケージの製造法を提供する。 【解決手段】 絶縁基板に第一の金属層を形成する。こ
の金属層は、後に平面配線を形成するものである。第二
の金属層による帯状パターンを形成する。帯状パターン
は後工程で形成される平面配線上及びそれに隣接する平
面配線の間隙部を含む領域に突起状バンプの幅で、アデ
ィティブ法（めっき）により形成する。次に配線形成を
行う。このとき、前記の帯状パターンのうち、平面配線
の間隙部をエッチング除去する。結果として、第二の金
属による突起状バンプは、帯状パターンと平面配線が交
差した部分に形成される。
Description
【０００１】
【産業上の利用分野】本発明は、突起状バンプを介して
他のデバイス等に接続したり、試験等で一時的に接触さ
せたりするバンプ付き配線基板の製造方法に関する。ま
た、半導体チップをフェイスダウンで配線基板に搭載し
てなる半導体パッケ−ジの製造法に関する。
他のデバイス等に接続したり、試験等で一時的に接触さ
せたりするバンプ付き配線基板の製造方法に関する。ま
た、半導体チップをフェイスダウンで配線基板に搭載し
てなる半導体パッケ−ジの製造法に関する。
【０００２】
【従来の技術】従来より配線上にバンプをつけた配線付
き配線基板が提案されている。配線板上にバンプを形成
する方法として一般的に用いられている方法は例えば次
の通りである。すなわち、図３に示したように（ａ）絶
縁基板２上に銅箔１が貼られた処理基板１９を用意す
る。（ｂ）めっき用レジスト３をフォトリソ法でバンプ
となるべき部分を開口させて形成する。（ｃ）その配線
板の銅箔上にに銅めっき、ニッケルめっき、金めっき等
によりバンプ４を形成する。（ｄ）このバンプを形成す
る際に使用したレジストを剥離し、（ｅ）フォトリソ法
で配線を形成する方法である。従来法では、バンプは図
４に示すようにバンプパッドより小さくなるように配置
されている。一方半導体実装の分野では、半導体チップ
の端子数の増加や実装面積の低減要請に伴い、チップの
フェース面を接続する基板面に向けたフリップチップ
（フェースダウン）実装が使われはじめている。フリッ
プチップ実装においては、半導体チップ上にバンプを形
成する方法が一般に行われている。バンプ形成法として
は、ウェハー電極上にバリア層、半田層を蒸着し、還元
雰囲気炉等に通すことで半田バンプを形成する方法、ス
タッドバンプ等により金バンプを形成する方法などがあ
る。半田バンプの場合はリフローによって、金バンプの
場合は導電性ペースト、異方導電フィルム、圧接などの
方法によって接続される。
き配線基板が提案されている。配線板上にバンプを形成
する方法として一般的に用いられている方法は例えば次
の通りである。すなわち、図３に示したように（ａ）絶
縁基板２上に銅箔１が貼られた処理基板１９を用意す
る。（ｂ）めっき用レジスト３をフォトリソ法でバンプ
となるべき部分を開口させて形成する。（ｃ）その配線
板の銅箔上にに銅めっき、ニッケルめっき、金めっき等
によりバンプ４を形成する。（ｄ）このバンプを形成す
る際に使用したレジストを剥離し、（ｅ）フォトリソ法
で配線を形成する方法である。従来法では、バンプは図
４に示すようにバンプパッドより小さくなるように配置
されている。一方半導体実装の分野では、半導体チップ
の端子数の増加や実装面積の低減要請に伴い、チップの
フェース面を接続する基板面に向けたフリップチップ
（フェースダウン）実装が使われはじめている。フリッ
プチップ実装においては、半導体チップ上にバンプを形
成する方法が一般に行われている。バンプ形成法として
は、ウェハー電極上にバリア層、半田層を蒸着し、還元
雰囲気炉等に通すことで半田バンプを形成する方法、ス
タッドバンプ等により金バンプを形成する方法などがあ
る。半田バンプの場合はリフローによって、金バンプの
場合は導電性ペースト、異方導電フィルム、圧接などの
方法によって接続される。
【０００３】
【発明が解決しようとする課題】このように従来からの
バンプ付き配線板形成法では、バンプを配線上にめっき
で形成させるために、フォトリソ工程での精密な位置合
わせが要求される。図２に示したように通常はバンプ形
成する部分の配線を大きくしたバンプパッドを設けるこ
とが行われるが、図２に示すような端部等で発生する位
置ずれが大きくなるとバンプが配線上にのらないなどの
不良が発生する。バンプパッドを大きする方法でもよい
が、配線密度が高い場合にはフォトリソ工程の限界があ
るために配線設計が困難になる。また、バンプを小さく
する方法も考えられるが、小さいバンプを形成すること
はフォトリソ工程に限界があったり、バンプめっきの析
出不良が発生したりするために困難である。また、バン
プを必要以上に小さくすることは、他の基板や半導体チ
ップとの接触や接続面積を小さくすることになり好まし
くない。まためっきで形成する従来からの方法では、無
電解めっきを用いると析出速度を上げることが難しいた
め、高さのあるバンプを作製することが困難である。ま
た電気めっきを用いると、バンプ高さを揃えることが困
難であるため、他の基板や半導体チップとの接続・接触
不良が発生するなどの問題がある。一方フリップチップ
実装においては、従来からの半導体チップ上にバンプを
形成する方法ではバンプ形成コストが高いため、低コス
トなバンプ形成方法が望まれている。本発明は、配線上
に高さ精度のよいバンプを形成したバンプ付き配線板の
製造法を安価に提供するものである。また、高さ精度が
よい等の利点により、フリップチップ実装に適したバン
プ付き配線板の製造法及び基板とバンプ間の接続信頼性
の高い半導体パッケージの製造法を提供するものであ
る。
バンプ付き配線板形成法では、バンプを配線上にめっき
で形成させるために、フォトリソ工程での精密な位置合
わせが要求される。図２に示したように通常はバンプ形
成する部分の配線を大きくしたバンプパッドを設けるこ
とが行われるが、図２に示すような端部等で発生する位
置ずれが大きくなるとバンプが配線上にのらないなどの
不良が発生する。バンプパッドを大きする方法でもよい
が、配線密度が高い場合にはフォトリソ工程の限界があ
るために配線設計が困難になる。また、バンプを小さく
する方法も考えられるが、小さいバンプを形成すること
はフォトリソ工程に限界があったり、バンプめっきの析
出不良が発生したりするために困難である。また、バン
プを必要以上に小さくすることは、他の基板や半導体チ
ップとの接触や接続面積を小さくすることになり好まし
くない。まためっきで形成する従来からの方法では、無
電解めっきを用いると析出速度を上げることが難しいた
め、高さのあるバンプを作製することが困難である。ま
た電気めっきを用いると、バンプ高さを揃えることが困
難であるため、他の基板や半導体チップとの接続・接触
不良が発生するなどの問題がある。一方フリップチップ
実装においては、従来からの半導体チップ上にバンプを
形成する方法ではバンプ形成コストが高いため、低コス
トなバンプ形成方法が望まれている。本発明は、配線上
に高さ精度のよいバンプを形成したバンプ付き配線板の
製造法を安価に提供するものである。また、高さ精度が
よい等の利点により、フリップチップ実装に適したバン
プ付き配線板の製造法及び基板とバンプ間の接続信頼性
の高い半導体パッケージの製造法を提供するものであ
る。
【０００４】
【課題を解決するための手段】本発明はこれらの問題に
鑑みなされたもので、本発明の配線基板の少なくとも一
表面配線上にバンプが形成されているバンプ付き配線基
板の製造法は、バンプ領域帯を形成する工程及び配線パ
ターンを形成する工程を含み、バンプ領域帯と配線パタ
ーンを交差させることによって、交差した箇所にバンプ
形成することを特徴とするものである。
鑑みなされたもので、本発明の配線基板の少なくとも一
表面配線上にバンプが形成されているバンプ付き配線基
板の製造法は、バンプ領域帯を形成する工程及び配線パ
ターンを形成する工程を含み、バンプ領域帯と配線パタ
ーンを交差させることによって、交差した箇所にバンプ
形成することを特徴とするものである。
【０００５】本発明の配線板の製造法は、平面配線上に
突起状バンプが形成されたバンプ付配線が複数形成され
た配線板の製造法であって、 １Ａ．絶縁基板の第一の金属層の上に、後工程で第一の
金属層をエッチングして形成される平面配線上部と隣接
する平面配線の間隙部を含む領域に、突起状バンプの幅
で一連の帯状パタ−ンを形成する工程、 １Ｂ．前記帯状パタ−ンの平面配線の間隙部の領域をエ
ッチング除去すると共に、第一の金属層による平面配線
を含む所定の配線パタ−ンを第一の金属層をエッチング
して形成する工程を備えることを特徴とする。
突起状バンプが形成されたバンプ付配線が複数形成され
た配線板の製造法であって、 １Ａ．絶縁基板の第一の金属層の上に、後工程で第一の
金属層をエッチングして形成される平面配線上部と隣接
する平面配線の間隙部を含む領域に、突起状バンプの幅
で一連の帯状パタ−ンを形成する工程、 １Ｂ．前記帯状パタ−ンの平面配線の間隙部の領域をエ
ッチング除去すると共に、第一の金属層による平面配線
を含む所定の配線パタ−ンを第一の金属層をエッチング
して形成する工程を備えることを特徴とする。
【０００６】又本発明の配線板の製造法は、平面配線上
に突起状バンプが形成されたバンプ付配線が複数形成さ
れた配線板の製造法であって、 ２Ａ．絶縁基板に第一の金属層を形成する工程、 ２Ｂ．第二の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ２Ｃ．第二の金属層による帯状パタ−ンの平面配線の間
隙部の領域をエッチング除去すると共に、第一の金属層
による平面配線を含む所定の配線パタ−ンを第一の金属
層をエッチングして形成する工程を備えることを特徴と
する。
に突起状バンプが形成されたバンプ付配線が複数形成さ
れた配線板の製造法であって、 ２Ａ．絶縁基板に第一の金属層を形成する工程、 ２Ｂ．第二の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ２Ｃ．第二の金属層による帯状パタ−ンの平面配線の間
隙部の領域をエッチング除去すると共に、第一の金属層
による平面配線を含む所定の配線パタ−ンを第一の金属
層をエッチングして形成する工程を備えることを特徴と
する。
【０００７】又本発明の配線板の製造法は、平面配線上
に突起状バンプが形成されたバンプ付配線が複数以上形
成された配線板の製造法であって、 ３Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層を備える金属層を形成
する工程、 ３Ｂ．第二の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状のパタ−ンを形成する工程、 ３Ｃ．第二の金属層による帯状パタ−ンの平面配線の間
隙部の領域をエッチング除去すると共に、第一の金属層
による平面配線を含む所定の配線パタ−ンを第一の金属
層をエッチングして形成する工程を備えることを特徴と
する。
に突起状バンプが形成されたバンプ付配線が複数以上形
成された配線板の製造法であって、 ３Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層を備える金属層を形成
する工程、 ３Ｂ．第二の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状のパタ−ンを形成する工程、 ３Ｃ．第二の金属層による帯状パタ−ンの平面配線の間
隙部の領域をエッチング除去すると共に、第一の金属層
による平面配線を含む所定の配線パタ−ンを第一の金属
層をエッチングして形成する工程を備えることを特徴と
する。
【０００８】又本発明の配線板の製造法は、平面配線上
に突起状バンプが形成されたバンプ付配線が複数以上形
成された配線板の製造法であって、 ４Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層と第二の金属層に対し
選択エッチング可能な第三の金属層を備える金属層を形
成する工程、 ４Ｂ．第三の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ４Ｃ．帯状パタ−ンが形成された箇所以外に露出する第
二の金属層をエッチング除去した後、帯状パタ−ンの平
面配線の間隙領域部の第三、第二の金属層をエッチング
除去すると共に、第一の金属層による平面配線を含む所
定の配線パタ−ンを第一の金属層をエッチングして形成
する工程を備えることを特徴とする。
に突起状バンプが形成されたバンプ付配線が複数以上形
成された配線板の製造法であって、 ４Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層と第二の金属層に対し
選択エッチング可能な第三の金属層を備える金属層を形
成する工程、 ４Ｂ．第三の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ４Ｃ．帯状パタ−ンが形成された箇所以外に露出する第
二の金属層をエッチング除去した後、帯状パタ−ンの平
面配線の間隙領域部の第三、第二の金属層をエッチング
除去すると共に、第一の金属層による平面配線を含む所
定の配線パタ−ンを第一の金属層をエッチングして形成
する工程を備えることを特徴とする。
【０００９】又本発明の配線板の製造法は、平面配線上
に突起状バンプが形成されたバンプ付配線が複数以上形
成された配線板の製造法であって、 ５Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層と第二の金属層に対し
選択エッチング可能な第三の金属層を備える金属層を形
成する工程、 ５Ｂ．第三の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ５Ｃ．帯状パタ−ンの平面配線の間隙領域部の第三、第
二の金属層をエッチング除去すると共に、第二、第一の
金属層による平面配線を含む所定の配線パタ−ンを第
二、第一の金属層をエッチングして形成する工程を備え
ることを特徴とする。５Ｃ工程の後、露出する第二の金
属層をエッチング除去するようにすることもできる。
に突起状バンプが形成されたバンプ付配線が複数以上形
成された配線板の製造法であって、 ５Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層と第二の金属層に対し
選択エッチング可能な第三の金属層を備える金属層を形
成する工程、 ５Ｂ．第三の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ５Ｃ．帯状パタ−ンの平面配線の間隙領域部の第三、第
二の金属層をエッチング除去すると共に、第二、第一の
金属層による平面配線を含む所定の配線パタ−ンを第
二、第一の金属層をエッチングして形成する工程を備え
ることを特徴とする。５Ｃ工程の後、露出する第二の金
属層をエッチング除去するようにすることもできる。
【００１０】本発明の半導体パッケージの製造法は、上
記のの方法により製造されたバンプ付配線を備えた配線
板を用意し、バンプと半導体チップ電極を対向させて接
続する工程を備えることを特徴とする。本発明の半導体
パッケージの製造法は、上記の方法により製造されたバ
ンプ付配線が形成された配線板であって、平面配線は半
導体チップ搭載領域内に形成されたものであり前記平面
配線が形成される絶縁基板には貫通孔が設けられている
配線板を準備し、半導体チップを半導体チップ電極とバ
ンプと対向させて接続し搭載する工程、前記貫通孔で前
記平面配線と導通する外部接続端子部を形成する工程を
備えるようにすることができる。上記本発明の半導体パ
ッケージの製造法において、バンプと半導体チップ電極
の接続を異方導電フィルムを介して行うことができる。
記のの方法により製造されたバンプ付配線を備えた配線
板を用意し、バンプと半導体チップ電極を対向させて接
続する工程を備えることを特徴とする。本発明の半導体
パッケージの製造法は、上記の方法により製造されたバ
ンプ付配線が形成された配線板であって、平面配線は半
導体チップ搭載領域内に形成されたものであり前記平面
配線が形成される絶縁基板には貫通孔が設けられている
配線板を準備し、半導体チップを半導体チップ電極とバ
ンプと対向させて接続し搭載する工程、前記貫通孔で前
記平面配線と導通する外部接続端子部を形成する工程を
備えるようにすることができる。上記本発明の半導体パ
ッケージの製造法において、バンプと半導体チップ電極
の接続を異方導電フィルムを介して行うことができる。
【００１１】
【発明の実施の形態】本発明におけるバンプ付き配線板
は、通常のプリント配線板の平面配線板上に突起状バン
プが形成されたものである。第一の発明の実施の形態を
説明する。絶縁基板に第一の金属層を形成する。この金
属層は、後に平面配線を形成するものである。材質とし
ては、銅、ニッケル、金、すず、鉛、それらを含む４２
アロイ等等の合金など、実質的に電気配線として用いる
にたる導電性があればよい。厚みは特に問わないが、２
μｍ以上７５μｍ以下などが選択される。また、材質の
異なる多層構成のものでもよい。第一の金属層は接着性
のある絶縁層に金属を熱板プレス、ロールラミネート等
により接着してもよいし、めっき、蒸着により形成して
もよい。絶縁基板の材質としてはポリイミド、エポキシ
フィルム、液晶ポリマー等のフィルム基材、ガラスクロ
スや各種無機フィラーとポリイミド、エポキシ樹脂等に
よる複合材料、酸化アルミニウム、酸化シリコン、窒化
アルミニウム、窒化シリコン等によるセラミック材料
等、実質的に絶縁性があれば材質は問わない。絶縁基板
は単独の絶縁基板であってもよいが、内層回路を有する
ものであってもよい。次に、第二の金属層による帯状パ
ターンを形成する。帯状パターンは後工程で形成される
平面配線上及びそれに隣接する平面配線の間隙部を含む
領域に突起状バンプの幅で、アディティブ法（めっき）
により形成する。突起状バンプの幅とは、突起状バンプ
の外形を構成する２組の幅の内、後にエッチングして形
成される隣接する平面配線間の間隙と接する平面配線に
沿う方向のものである。第二の金属の材質としては、第
一の金属と同様に、銅、ニッケル、金、アルミニウム、
すず、鉛、それらを含む合金、４２アロイ等、実質的に
電気配線として用いるにたる導電性があればよい。第一
の同一金属を選択してもよいが、異なる種類でもよい。
次に配線形成を行う。このとき、前記の帯状パターンの
うち、平面配線の間隙部をエッチング除去する。結果と
して、第二の金属による突起状バンプは、帯状パターン
と平面配線が交差した部分に形成される。バンプの形状
は特に問わないが、正方形、長方形などが用いられる。
大きさとしては、例えばチップのアルミ電極やチップに
設けられた金、はんだ等による突起などとの接続する場
合やチップの電極に接触させて検査等に用いる場合に
は、３０μｍ角程度から２００μｍ角程度の大きさが選
択される。また配線板や液晶用基板の検査や接続等に用
いられる場合には、５０μｍ角から１０００μｍ角程度
が選択される。また、バンプの高さは、第二金属層の厚
みに相当するが、平面配線のうねりや面粗さに対して実
質的に突起となっていればよい。通常は、高さ約３μｍ
以上ある突起であり、他の配線板や半導体チップと接続
したり、接触して導通させるためには、高さ５μｍ以上
が好ましい。
は、通常のプリント配線板の平面配線板上に突起状バン
プが形成されたものである。第一の発明の実施の形態を
説明する。絶縁基板に第一の金属層を形成する。この金
属層は、後に平面配線を形成するものである。材質とし
ては、銅、ニッケル、金、すず、鉛、それらを含む４２
アロイ等等の合金など、実質的に電気配線として用いる
にたる導電性があればよい。厚みは特に問わないが、２
μｍ以上７５μｍ以下などが選択される。また、材質の
異なる多層構成のものでもよい。第一の金属層は接着性
のある絶縁層に金属を熱板プレス、ロールラミネート等
により接着してもよいし、めっき、蒸着により形成して
もよい。絶縁基板の材質としてはポリイミド、エポキシ
フィルム、液晶ポリマー等のフィルム基材、ガラスクロ
スや各種無機フィラーとポリイミド、エポキシ樹脂等に
よる複合材料、酸化アルミニウム、酸化シリコン、窒化
アルミニウム、窒化シリコン等によるセラミック材料
等、実質的に絶縁性があれば材質は問わない。絶縁基板
は単独の絶縁基板であってもよいが、内層回路を有する
ものであってもよい。次に、第二の金属層による帯状パ
ターンを形成する。帯状パターンは後工程で形成される
平面配線上及びそれに隣接する平面配線の間隙部を含む
領域に突起状バンプの幅で、アディティブ法（めっき）
により形成する。突起状バンプの幅とは、突起状バンプ
の外形を構成する２組の幅の内、後にエッチングして形
成される隣接する平面配線間の間隙と接する平面配線に
沿う方向のものである。第二の金属の材質としては、第
一の金属と同様に、銅、ニッケル、金、アルミニウム、
すず、鉛、それらを含む合金、４２アロイ等、実質的に
電気配線として用いるにたる導電性があればよい。第一
の同一金属を選択してもよいが、異なる種類でもよい。
次に配線形成を行う。このとき、前記の帯状パターンの
うち、平面配線の間隙部をエッチング除去する。結果と
して、第二の金属による突起状バンプは、帯状パターン
と平面配線が交差した部分に形成される。バンプの形状
は特に問わないが、正方形、長方形などが用いられる。
大きさとしては、例えばチップのアルミ電極やチップに
設けられた金、はんだ等による突起などとの接続する場
合やチップの電極に接触させて検査等に用いる場合に
は、３０μｍ角程度から２００μｍ角程度の大きさが選
択される。また配線板や液晶用基板の検査や接続等に用
いられる場合には、５０μｍ角から１０００μｍ角程度
が選択される。また、バンプの高さは、第二金属層の厚
みに相当するが、平面配線のうねりや面粗さに対して実
質的に突起となっていればよい。通常は、高さ約３μｍ
以上ある突起であり、他の配線板や半導体チップと接続
したり、接触して導通させるためには、高さ５μｍ以上
が好ましい。
【００１２】第二の実施の形態では、絶縁層上に第一の
金属層と第二の金属層からなる金属層を絶縁基板上に形
成する。これらの金属層の材質としては第一の実施の形
態のものと同様であり、熱板プレス、めっき、蒸着等に
より形成される。本実施の形態では、第二金属層の材質
は、第一金属層に対し選択エッチング性の高い条件（エ
ッチング液、温度など）がある組み合わせを選択する。
この選択エッチング性の高い条件（選択エッチング条
件）においては、［第二金属層のエッチングレート]が
［第一金属層のエッチングレート]に対して３倍以上あ
ることが好ましく、より大きいほど望ましい。次にこの
選択エッチング条件にて第二金属をエッチングし帯状パ
ターンを形成する。この帯状パターンは、第一の実施の
形態でめっきにて形成したものと同様である。以下の工
程は、第一の実施の形態と同様に行われる。
金属層と第二の金属層からなる金属層を絶縁基板上に形
成する。これらの金属層の材質としては第一の実施の形
態のものと同様であり、熱板プレス、めっき、蒸着等に
より形成される。本実施の形態では、第二金属層の材質
は、第一金属層に対し選択エッチング性の高い条件（エ
ッチング液、温度など）がある組み合わせを選択する。
この選択エッチング性の高い条件（選択エッチング条
件）においては、［第二金属層のエッチングレート]が
［第一金属層のエッチングレート]に対して３倍以上あ
ることが好ましく、より大きいほど望ましい。次にこの
選択エッチング条件にて第二金属をエッチングし帯状パ
ターンを形成する。この帯状パターンは、第一の実施の
形態でめっきにて形成したものと同様である。以下の工
程は、第一の実施の形態と同様に行われる。
【００１３】第三の実施の形態では、絶縁基板に第一の
金属層と第一の金属層に対し選択エッチング可能な中間
金属層と中間金属層に対し選択エッチング可能な第二の
金属層を備える金属層を形成した。第一金属層、第二金
属層及び中間金属層は、例えば、銅、ニッケル、金、ア
ルミニウム、すず、鉛、それらを含む合金、４２アロイ
等、実質的に電気配線として用いるにたる導電性があれ
ばよい。これら第一／中間／第二金属層の組み合わせと
しては、例えば、銅／ニッケル／銅、銅／アルミニウム
／銅などが選択される。次に第二の金属層を中間層より
選択エッチング性が高い条件でエッチングし、帯状パタ
ーンを形成する。帯状パターンの配置等は第一の実施の
形態と同様である。次に、露出した中間層を第一の金属
層より選択エッチング性が高い条件でエッチングする。
次に配線形成を行う。このとき、前記の帯状パターンの
うち、平面配線の間隙部をエッチング除去する。
金属層と第一の金属層に対し選択エッチング可能な中間
金属層と中間金属層に対し選択エッチング可能な第二の
金属層を備える金属層を形成した。第一金属層、第二金
属層及び中間金属層は、例えば、銅、ニッケル、金、ア
ルミニウム、すず、鉛、それらを含む合金、４２アロイ
等、実質的に電気配線として用いるにたる導電性があれ
ばよい。これら第一／中間／第二金属層の組み合わせと
しては、例えば、銅／ニッケル／銅、銅／アルミニウム
／銅などが選択される。次に第二の金属層を中間層より
選択エッチング性が高い条件でエッチングし、帯状パタ
ーンを形成する。帯状パターンの配置等は第一の実施の
形態と同様である。次に、露出した中間層を第一の金属
層より選択エッチング性が高い条件でエッチングする。
次に配線形成を行う。このとき、前記の帯状パターンの
うち、平面配線の間隙部をエッチング除去する。
【００１４】第四の実施の形態としては、第三の実施の
形態で中間層をエッチング除去する前に配線形成を行
う。このとき、中間層、第一金属層を別個の条件でエッ
チングしてもよいし、同一の条件でエッチングしてもよ
い。
形態で中間層をエッチング除去する前に配線形成を行
う。このとき、中間層、第一金属層を別個の条件でエッ
チングしてもよいし、同一の条件でエッチングしてもよ
い。
【００１５】第五の実施の形態としては、第四の実施の
形態の後、露出した中間層を第一の金属層より選択エッ
チング性が高い条件でエッチングする。
形態の後、露出した中間層を第一の金属層より選択エッ
チング性が高い条件でエッチングする。
【００１６】第六の実施の形態について説明する。第一
から第五の実施の形態で述べた方法によりバンプ付き配
線板を形成する。このとき、前記配線の少なくとも一部
はチップ搭載領域に形成されている。また、チップ搭載
領域の配線下部の樹脂の一部分に開口部がある。この開
口部は外部接続用端子穴である。次に露出した配線及び
バンプの表面には無電解ニッケルめっき及び金めっきを
施す。次にチップのアルミニウム電極とバンプを対向さ
せ、加圧しながら熱及び／又は超音波によりバンプ上の
金とアルミニウムを金属接合させる。このとき配線板上
の接合部以外の箇所に接着フィルムや接着用ペーストを
配置しておき、接合とともにチップとの接着性をもたせ
ると接合部の信頼性が高くなる。接着材の硬化を促進し
たり、揮発分除去などのために、熱処理や紫外線硬化な
どの後処理を行ってもよい。必要に応じてエポキシ樹脂
と無機フィラー等を主成分にする半導体パッケージ用封
止材により、樹脂封止を行ってもよい。また、バンプと
チップのアルミ電極とを接合させたあと、チップと配線
板の間にがん浸性の高い液状の未硬化樹脂（アンダーフ
ィル材）をがん浸させ、熱や紫外線等により硬化させて
もよい。また、チップのアルミ電極上に金などをめっ
き、ボールボンディング等により形成させておいてもよ
い。次に開口部に半田ボールを搭載する。半田ボールは
フラックスを塗布した後に開口部に挿入させ、窒素リフ
ロー装置で半田を溶融させて配線と接合する。
から第五の実施の形態で述べた方法によりバンプ付き配
線板を形成する。このとき、前記配線の少なくとも一部
はチップ搭載領域に形成されている。また、チップ搭載
領域の配線下部の樹脂の一部分に開口部がある。この開
口部は外部接続用端子穴である。次に露出した配線及び
バンプの表面には無電解ニッケルめっき及び金めっきを
施す。次にチップのアルミニウム電極とバンプを対向さ
せ、加圧しながら熱及び／又は超音波によりバンプ上の
金とアルミニウムを金属接合させる。このとき配線板上
の接合部以外の箇所に接着フィルムや接着用ペーストを
配置しておき、接合とともにチップとの接着性をもたせ
ると接合部の信頼性が高くなる。接着材の硬化を促進し
たり、揮発分除去などのために、熱処理や紫外線硬化な
どの後処理を行ってもよい。必要に応じてエポキシ樹脂
と無機フィラー等を主成分にする半導体パッケージ用封
止材により、樹脂封止を行ってもよい。また、バンプと
チップのアルミ電極とを接合させたあと、チップと配線
板の間にがん浸性の高い液状の未硬化樹脂（アンダーフ
ィル材）をがん浸させ、熱や紫外線等により硬化させて
もよい。また、チップのアルミ電極上に金などをめっ
き、ボールボンディング等により形成させておいてもよ
い。次に開口部に半田ボールを搭載する。半田ボールは
フラックスを塗布した後に開口部に挿入させ、窒素リフ
ロー装置で半田を溶融させて配線と接合する。
【００１７】第七の実施の形態について説明する。第六
の実施の形態と同様、バンプ付き配線板を形成し、配線
及びバンプの表面には無電解ニッケルめっき及び金めっ
きを施す。このとき、前記配線の少なくとも一部はチッ
プ搭載領域に形成されている。また、チップ搭載領域の
配線下部の樹脂の一部分に開口部がある。この開口部は
外部接続用端子穴である。次に露出した配線及びバンプ
の表面には無電解ニッケルめっき及び金めっきを施す。
次に、未硬化のエポキシ樹脂中に導電性粒子を分散させ
た異方導電性フィルムをバンプや配線を含むチップ搭載
領域上に適度な温度、圧力を加えて仮接着する。これ
は、フィルムを所定の位置に仮固定する意味がある。次
に、チップのアルミ電極面をバンプ付きの配線板のバン
プと対向させて、前記異方導電性フィルムを介して一定
の圧力・温度を加えながら、接着とともに接続させる。
次に開口部に半田ボールを搭載する。半田ボールはフラ
ックスを塗布した後に開口部に挿入させ、窒素リフロー
装置で半田を溶融させて配線と接合する。
の実施の形態と同様、バンプ付き配線板を形成し、配線
及びバンプの表面には無電解ニッケルめっき及び金めっ
きを施す。このとき、前記配線の少なくとも一部はチッ
プ搭載領域に形成されている。また、チップ搭載領域の
配線下部の樹脂の一部分に開口部がある。この開口部は
外部接続用端子穴である。次に露出した配線及びバンプ
の表面には無電解ニッケルめっき及び金めっきを施す。
次に、未硬化のエポキシ樹脂中に導電性粒子を分散させ
た異方導電性フィルムをバンプや配線を含むチップ搭載
領域上に適度な温度、圧力を加えて仮接着する。これ
は、フィルムを所定の位置に仮固定する意味がある。次
に、チップのアルミ電極面をバンプ付きの配線板のバン
プと対向させて、前記異方導電性フィルムを介して一定
の圧力・温度を加えながら、接着とともに接続させる。
次に開口部に半田ボールを搭載する。半田ボールはフラ
ックスを塗布した後に開口部に挿入させ、窒素リフロー
装置で半田を溶融させて配線と接合する。
【００１８】第八の実施の形態について説明する。絶縁
基板の第一の金属層の上に、後工程で第一の金属層をエ
ッチングして形成される平面配線上部と隣接する平面配
線の間隙部を含む領域に、突起状バンプの幅で一連の帯
状パタ−ンを形成する工程を、第一の金属層の上に突起
状バンプの幅で一連の帯状パタ−ン形状のエッチングレ
ジストを形成し、エッチングにより行うことができる。
この後前記帯状パタ−ンの平面配線の間隙部の領域をエ
ッチング除去すると共に、第一の金属層による平面配線
を含む所定の配線パタ−ンを第一の金属層をエッチング
して形成する。
基板の第一の金属層の上に、後工程で第一の金属層をエ
ッチングして形成される平面配線上部と隣接する平面配
線の間隙部を含む領域に、突起状バンプの幅で一連の帯
状パタ−ンを形成する工程を、第一の金属層の上に突起
状バンプの幅で一連の帯状パタ−ン形状のエッチングレ
ジストを形成し、エッチングにより行うことができる。
この後前記帯状パタ−ンの平面配線の間隙部の領域をエ
ッチング除去すると共に、第一の金属層による平面配線
を含む所定の配線パタ−ンを第一の金属層をエッチング
して形成する。
【００１９】
【実施例】本発明の具体例を図面に基づき説明する。図
１に本発明のバンプ付き配線基板の製造方法の一例を断
面図で示す。図２に図１のそれぞれの工程に対応させた
平面図の一例を示す。絶縁基板（日立化成工業（株）
製、Ｅ−６７９）２上に金属箔が形成された処理基板を
用意する（図１及び図２（ａ））。金属箔は第二の金属
層（材質：銅、厚み：５μｍ）７、中間金属層（材質：
ニッケル、厚み：１８μｍ）８、第一の金属層（材質：
銅、厚み：５μｍ）９の三層箔（日本電解製、特注品）
とした。金属箔の材質構成、厚みは一例にすぎない。次
に、アルカリエッチング液対応のフォトレジスト（日立
化成工業（株）製、フォテックＨＮ６４０）を通常のフ
ォトリソ工程によって、バンプ領域帯１０部をマスクす
るようにエッチングレジストを形成した。次にアルカリ
エッチング液（メルテックス（株）製、Ａプロセス）を
用いてバンプ形成層を選択的にエッチングし、帯状パタ
ーン１０を形成した。エッチング条件としては例えば液
温４０℃、スプレー圧力１．２ｋｇｆ／ｃｍ2とした。
このエッチング液、条件は一例にすぎなく、本実施例で
使用した三層構成の場合、ニッケルに比べて銅の溶解速
度が著しく高いエッチング液、条件を選択するのがよ
い。このような工程を経て、帯状パターン以外の箇所に
中間バリア層が露出される。マスクとして用いたレジス
トは水酸化カリウム３ｗｔ％溶液（液温３８℃）にて除
去する（図１及び図２（ｂ））。次に中間金属層を酸性
エッチング液（メルテックス（株）製、メルストリップ
Ｎ９５０）を用いて選択的にエッチング除去し、第一の
金属層を露出させた（図１及び図２（ｃ））。このエッ
チング液や条件も該アルカリエッチング液と同様に一例
にすぎない。また、中間金属層をそのまま用いる場合
や、２層構成の金属箔を使用した場合はこの工程が省略
される。次にバンプ領域帯を形成したのと同様に、フォ
トリソ工程を用いて配線を形成する。フォトレジストは
日立化成工業（株）製、フォテックＨＮ６４０を用い
た。また、エッチング液は塩化第二鉄水溶液（液温３８
℃、ボーメ度４０）を用いた。ここで使用したエッチン
グ液及び条件ではニッケル、銅ともに十分にエッチング
可能であるものを選択した一例にすぎない。このように
配線形成すると同時に先程形成したバンプ領域帯と交差
する部分にバンプが形成されたバンプ付き配線基板とな
る（図１及び図２（ｄ））。さらに一つの処理基板に多
数個作製した場合は、各々の個片（図１及び図２
（ｅ））に分割される。図３は図１及び図２の方法によ
り作製したバンプつき配線基板を用いて半導体パッケー
ジを作製する一例を示したものである。ここで、図３
（ａ）の絶縁基板２０は接着材付きのポリイミドフィル
ム（日立化成工業（株）製、ＭＣＦ−５５１０Ｉ）を用
いた。また半田ボール穴１１は、図１及び図２（ａ）に
先立ちドリルで穴をあけた接着材付きのポリイミドフィ
ルムを作製しておき金属箔にプレスして作製した。穴の
形成法としては、パンチング加工、レーザ加工などもあ
り、金属箔にフィルムを接着した後に穴開けしてもよ
い。また、バンプ４及び配線５の表面には無電解ニッケ
ルめっき５μｍ及び金めっき０．５μｍを形成した。こ
れに異方導電性接着フィルム１２（日立化成工業（株）
製、ＡＣ８３０１）を搭載し、温度１００℃、圧力３ｋ
ｇｆ／ｃｍ2、加圧時間５秒で仮接着した（図３
（ｂ））。次に半導体チップのアルミ端子と基板上のバ
ンプを対向させ、位置合わせを行い所定位置にチップを
搭載し、温度１８０℃、圧力１５ｋｇｆ／ｃｍ2、加圧
時間２０秒の条件で本圧着した（図３（ｃ））。その
後、通常の半田ボール搭載装置を用いて半田ボール穴に
フラックスをぬって半田ボール（ボール径４５０μｍ）
を搭載した後、窒素雰囲気リフロー炉（最高温度：２３
０℃）にてボールを溶融させて外部接続端子を作製し、
半導体パッケージが得られた。チップと基板との接続抵
抗を調べたところ、初期１０ミリオーム以下であり、熱
サイクル試験（条件：ー４０℃／１２５℃）１０００サ
イクルによっても接続部の抵抗上昇は全くみられなかっ
た。また、バンプ間距離３０μｍにおける試験基板での
高温過湿バイアス試験を１５００時間実施したが、各バ
ンプ間の絶縁抵抗は１０8オーム以上のレベルであり、
接続部の接続抵抗も１０ミリオームと一定であった。
１に本発明のバンプ付き配線基板の製造方法の一例を断
面図で示す。図２に図１のそれぞれの工程に対応させた
平面図の一例を示す。絶縁基板（日立化成工業（株）
製、Ｅ−６７９）２上に金属箔が形成された処理基板を
用意する（図１及び図２（ａ））。金属箔は第二の金属
層（材質：銅、厚み：５μｍ）７、中間金属層（材質：
ニッケル、厚み：１８μｍ）８、第一の金属層（材質：
銅、厚み：５μｍ）９の三層箔（日本電解製、特注品）
とした。金属箔の材質構成、厚みは一例にすぎない。次
に、アルカリエッチング液対応のフォトレジスト（日立
化成工業（株）製、フォテックＨＮ６４０）を通常のフ
ォトリソ工程によって、バンプ領域帯１０部をマスクす
るようにエッチングレジストを形成した。次にアルカリ
エッチング液（メルテックス（株）製、Ａプロセス）を
用いてバンプ形成層を選択的にエッチングし、帯状パタ
ーン１０を形成した。エッチング条件としては例えば液
温４０℃、スプレー圧力１．２ｋｇｆ／ｃｍ2とした。
このエッチング液、条件は一例にすぎなく、本実施例で
使用した三層構成の場合、ニッケルに比べて銅の溶解速
度が著しく高いエッチング液、条件を選択するのがよ
い。このような工程を経て、帯状パターン以外の箇所に
中間バリア層が露出される。マスクとして用いたレジス
トは水酸化カリウム３ｗｔ％溶液（液温３８℃）にて除
去する（図１及び図２（ｂ））。次に中間金属層を酸性
エッチング液（メルテックス（株）製、メルストリップ
Ｎ９５０）を用いて選択的にエッチング除去し、第一の
金属層を露出させた（図１及び図２（ｃ））。このエッ
チング液や条件も該アルカリエッチング液と同様に一例
にすぎない。また、中間金属層をそのまま用いる場合
や、２層構成の金属箔を使用した場合はこの工程が省略
される。次にバンプ領域帯を形成したのと同様に、フォ
トリソ工程を用いて配線を形成する。フォトレジストは
日立化成工業（株）製、フォテックＨＮ６４０を用い
た。また、エッチング液は塩化第二鉄水溶液（液温３８
℃、ボーメ度４０）を用いた。ここで使用したエッチン
グ液及び条件ではニッケル、銅ともに十分にエッチング
可能であるものを選択した一例にすぎない。このように
配線形成すると同時に先程形成したバンプ領域帯と交差
する部分にバンプが形成されたバンプ付き配線基板とな
る（図１及び図２（ｄ））。さらに一つの処理基板に多
数個作製した場合は、各々の個片（図１及び図２
（ｅ））に分割される。図３は図１及び図２の方法によ
り作製したバンプつき配線基板を用いて半導体パッケー
ジを作製する一例を示したものである。ここで、図３
（ａ）の絶縁基板２０は接着材付きのポリイミドフィル
ム（日立化成工業（株）製、ＭＣＦ−５５１０Ｉ）を用
いた。また半田ボール穴１１は、図１及び図２（ａ）に
先立ちドリルで穴をあけた接着材付きのポリイミドフィ
ルムを作製しておき金属箔にプレスして作製した。穴の
形成法としては、パンチング加工、レーザ加工などもあ
り、金属箔にフィルムを接着した後に穴開けしてもよ
い。また、バンプ４及び配線５の表面には無電解ニッケ
ルめっき５μｍ及び金めっき０．５μｍを形成した。こ
れに異方導電性接着フィルム１２（日立化成工業（株）
製、ＡＣ８３０１）を搭載し、温度１００℃、圧力３ｋ
ｇｆ／ｃｍ2、加圧時間５秒で仮接着した（図３
（ｂ））。次に半導体チップのアルミ端子と基板上のバ
ンプを対向させ、位置合わせを行い所定位置にチップを
搭載し、温度１８０℃、圧力１５ｋｇｆ／ｃｍ2、加圧
時間２０秒の条件で本圧着した（図３（ｃ））。その
後、通常の半田ボール搭載装置を用いて半田ボール穴に
フラックスをぬって半田ボール（ボール径４５０μｍ）
を搭載した後、窒素雰囲気リフロー炉（最高温度：２３
０℃）にてボールを溶融させて外部接続端子を作製し、
半導体パッケージが得られた。チップと基板との接続抵
抗を調べたところ、初期１０ミリオーム以下であり、熱
サイクル試験（条件：ー４０℃／１２５℃）１０００サ
イクルによっても接続部の抵抗上昇は全くみられなかっ
た。また、バンプ間距離３０μｍにおける試験基板での
高温過湿バイアス試験を１５００時間実施したが、各バ
ンプ間の絶縁抵抗は１０8オーム以上のレベルであり、
接続部の接続抵抗も１０ミリオームと一定であった。
【００２０】
【発明の効果】本発明によるバンプ付き基板は、このよ
うに配線板のエッチングプロセスで形成されるために安
価に製造することが可能となる。また、配線密度が上が
った場合や処理基板が大型化した場合でも配線上に確実
にバンプが形成することが可能である。結果として、歩
留まりの向上も期待できる。絶縁基板上に第一の金属層
と第一の金属層と選択エッチング可能な第二の金属層を
形成しておき、第二の金属層を選択エッチングすること
によりバンプを形成することができるので、工法が簡素
化されるだけではなく、エッチングによりバンプを形成
するためにバンプの高さばらつきを小さくすることがで
きる。このため、これらのバンプを利用して他の半導体
チップや配線板と接続や接触導通させる場合の接続抵抗
のばらつき、接続不良、ヒートサイクル後の接続不良等
を低減できる。特に、バンプの高さばらつきが小さいこ
とにより、微粒子樹脂中に分散させた異方導電性フィル
ムを利用して半導体と接続する方法が利用でき、信頼性
の高い安価な小型パッケージが実現する。また、中間金
属層を挿入することでバンプを構成する金属と配線を形
成する金属の種類や組み合わせを増やすことができ、様
々な要求特性に対応できる。
うに配線板のエッチングプロセスで形成されるために安
価に製造することが可能となる。また、配線密度が上が
った場合や処理基板が大型化した場合でも配線上に確実
にバンプが形成することが可能である。結果として、歩
留まりの向上も期待できる。絶縁基板上に第一の金属層
と第一の金属層と選択エッチング可能な第二の金属層を
形成しておき、第二の金属層を選択エッチングすること
によりバンプを形成することができるので、工法が簡素
化されるだけではなく、エッチングによりバンプを形成
するためにバンプの高さばらつきを小さくすることがで
きる。このため、これらのバンプを利用して他の半導体
チップや配線板と接続や接触導通させる場合の接続抵抗
のばらつき、接続不良、ヒートサイクル後の接続不良等
を低減できる。特に、バンプの高さばらつきが小さいこ
とにより、微粒子樹脂中に分散させた異方導電性フィル
ムを利用して半導体と接続する方法が利用でき、信頼性
の高い安価な小型パッケージが実現する。また、中間金
属層を挿入することでバンプを構成する金属と配線を形
成する金属の種類や組み合わせを増やすことができ、様
々な要求特性に対応できる。
【図１】本発明のバンプ付き基板の製造法の断面図。
【図２】本発明のバンプ付き基板の製造法の平面図。
【図３】本発明のバンプ付き基板を用いた半導体パッケ
ージ製造法の断面図。
ージ製造法の断面図。
【図４】従来のバンプ付き基板の製造法を示す断面図。
【図５】従来のバンプ付き基板のバンプ配置を説明する
平面図。
平面図。
１ 銅箔 ２ 絶縁基板 ３ めっきレジスト ４ バンプ ５ 配線 ６ バンプパッド ７ 第二の金属層 ８ 中間金属層 ９ 第一の金属層 １０ 帯状パターン １１ 半田ボール搭載穴 １２ ポリイミド基板 １３ 異方導電性フィルム １４ チップ １５ チップ端子部（アルミ端子） １６ チップ表面絶縁層 １７ 半導体チップ １８ 外部接続端子（半田ボール） １９ 処理基板
Claims (9)
- 【請求項１】 平面配線上に突起状バンプが形成された
バンプ付配線が複数形成された配線板の製造法であっ
て、 １Ａ．絶縁基板の第一の金属層の上に、後工程で第一の
金属層をエッチングして形成される平面配線上部と隣接
する平面配線の間隙部を含む領域に、突起状バンプの幅
で一連の帯状パタ−ンを形成する工程、 １Ｂ．前記帯状パタ−ンの平面配線の間隙部の領域をエ
ッチング除去すると共に、第一の金属層による平面配線
を含む所定の配線パタ−ンを第一の金属層をエッチング
して形成する工程を備えることを特徴とする配線板の製
造法。 - 【請求項２】 平面配線上に突起状バンプが形成された
バンプ付配線が複数形成された配線板の製造法であっ
て、 ２Ａ．絶縁基板に第一の金属層を形成する工程、 ２Ｂ．第二の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ２Ｃ．第二の金属層による帯状パタ−ンの平面配線の間
隙部の領域をエッチング除去すると共に、第一の金属層
による平面配線を含む所定の配線パタ−ンを第一の金属
層をエッチングして形成する工程を備えることを特徴と
する配線板の製造法。 - 【請求項３】 平面配線上に突起状バンプが形成された
バンプ付配線が複数以上形成された配線板の製造法であ
って、 ３Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層を備える金属層を形成
する工程、 ３Ｂ．第二の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状のパタ−ンを形成する工程、 ３Ｃ．第二の金属層による帯状パタ−ンの平面配線の間
隙部の領域をエッチング除去すると共に、第一の金属層
による平面配線を含む所定の配線パタ−ンを第一の金属
層をエッチングして形成する工程を備えることを特徴と
する配線板の製造法。 - 【請求項４】 平面配線上に突起状バンプが形成された
バンプ付配線が複数以上形成された配線板の製造法であ
って、 ４Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層と第二の金属層に対し
選択エッチング可能な第三の金属層を備える金属層を形
成する工程、 ４Ｂ．第三の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ４Ｃ．帯状パタ−ンが形成された箇所以外に露出する第
二の金属層をエッチング除去した後、帯状パタ−ンの平
面配線の間隙領域部の第三、第二の金属層をエッチング
除去すると共に、第一の金属層による平面配線を含む所
定の配線パタ−ンを第一の金属層をエッチングして形成
する工程を備えることを特徴とする配線板の製造法。 - 【請求項５】 平面配線上に突起状バンプが形成された
バンプ付配線が複数以上形成された配線板の製造法であ
って、 ５Ａ．絶縁基板に第一の金属層と第一の金属層に対し選
択エッチング可能な第二の金属層と第二の金属層に対し
選択エッチング可能な第三の金属層を備える金属層を形
成する工程、 ５Ｂ．第三の金属層によって、後工程で第一の金属層を
エッチングして形成される平面配線上部と隣接する平面
配線の間隙部を含む領域に、突起状バンプの幅で一連の
帯状パタ−ンを形成する工程、 ５Ｃ．帯状パタ−ンの平面配線の間隙領域部の第三、第
二の金属層をエッチング除去すると共に、第二、第一の
金属層による平面配線を含む所定の配線パタ−ンを第
二、第一の金属層をエッチングして形成する工程を備え
ることを特徴とする配線板の製造法。 - 【請求項６】 ５Ｃ工程の後、露出する第二の金属層を
エッチング除去する工程を備える請求項５記載の配線板
の製造法。 - 【請求項７】 請求項１〜６記載の方法により製造され
たバンプ付配線を備えた配線板を用意し、バンプと半導
体チップ電極を対向させて接続する工程を備えることを
特徴とする半導体パッケ−ジの製造法。 - 【請求項８】 請求項１〜６記載の方法により製造され
たバンプ付配線が形成された配線板であって、平面配線
は半導体チップ搭載領域内に形成されたものであり前記
平面配線が形成される絶縁基板には貫通孔が設けられて
いる配線板を準備し、半導体チップを半導体チップ電極
とバンプと対向させて接続し搭載する工程、前記貫通孔
で前記平面配線と導通する外部接続端子部を形成する工
程を備えることを特徴とする半導体パッケ−ジの製造
法。 - 【請求項９】 バンプと半導体チップ電極の接続を異方
導電フィルムを介して行う請求項７又は８記載の半導体
パッケ−ジの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493097A JP3925752B2 (ja) | 1997-08-08 | 1997-08-08 | バンプ付き配線基板及び半導体パッケ−ジの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493097A JP3925752B2 (ja) | 1997-08-08 | 1997-08-08 | バンプ付き配線基板及び半導体パッケ−ジの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167823A true JPH1167823A (ja) | 1999-03-09 |
| JP3925752B2 JP3925752B2 (ja) | 2007-06-06 |
Family
ID=16663935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21493097A Expired - Lifetime JP3925752B2 (ja) | 1997-08-08 | 1997-08-08 | バンプ付き配線基板及び半導体パッケ−ジの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3925752B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052322A1 (fr) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co., Ltd. | Dispositif semi-conducteur, plaque metallique stratifiee pour fabriquer un circuit sur semi-conducteur, et procede de fabrication de circuit |
| JP2001308095A (ja) * | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
| JP2001308092A (ja) * | 2000-04-18 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法 |
| JP2008300551A (ja) * | 2007-05-30 | 2008-12-11 | Fujifilm Corp | 裏面照射型撮像素子及びその製造方法 |
| WO2010067548A1 (ja) * | 2008-12-10 | 2010-06-17 | 国立大学法人九州工業大学 | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
| JP2010532567A (ja) * | 2007-06-29 | 2010-10-07 | テッセラ，インコーポレイテッド | ピン・インタフェースを有する多層配線エレメント |
| JP2014045221A (ja) * | 2013-12-09 | 2014-03-13 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板シートの製造方法 |
-
1997
- 1997-08-08 JP JP21493097A patent/JP3925752B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052322A1 (fr) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co., Ltd. | Dispositif semi-conducteur, plaque metallique stratifiee pour fabriquer un circuit sur semi-conducteur, et procede de fabrication de circuit |
| US6841877B2 (en) | 2000-01-12 | 2005-01-11 | Toyo Kohan Co., Ltd. | Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit |
| JP2001308092A (ja) * | 2000-04-18 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法 |
| JP2001308095A (ja) * | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
| US8158452B2 (en) | 2007-05-30 | 2012-04-17 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
| US7893516B2 (en) | 2007-05-30 | 2011-02-22 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
| JP4644696B2 (ja) * | 2007-05-30 | 2011-03-02 | 富士フイルム株式会社 | 裏面照射型撮像素子及びその製造方法 |
| JP2008300551A (ja) * | 2007-05-30 | 2008-12-11 | Fujifilm Corp | 裏面照射型撮像素子及びその製造方法 |
| JP2010532567A (ja) * | 2007-06-29 | 2010-10-07 | テッセラ，インコーポレイテッド | ピン・インタフェースを有する多層配線エレメント |
| JP2014060431A (ja) * | 2007-06-29 | 2014-04-03 | Tessera Inc | ピン・インタフェースを有する多層配線エレメント |
| WO2010067548A1 (ja) * | 2008-12-10 | 2010-06-17 | 国立大学法人九州工業大学 | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
| JP5429890B2 (ja) * | 2008-12-10 | 2014-02-26 | 国立大学法人九州工業大学 | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
| JP2014045221A (ja) * | 2013-12-09 | 2014-03-13 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板シートの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3925752B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2009158593A (ja) | バンプ構造およびその製造方法 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP2000353714A (ja) | バンプ転写基板及びその製造方法、並びに半導体装置の製造方法及び半導体装置 | |
| JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP3878436B2 (ja) | 配線基板および半導体装置 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| US20130140067A1 (en) | Wafer or circuit board and joining structure of wafer or circuit board | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| JP2003297977A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040730 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |