JP4644696B2

JP4644696B2 - 裏面照射型撮像素子及びその製造方法

Info

Publication number: JP4644696B2
Application number: JP2007143804A
Authority: JP
Inventors: 眞司宇家
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2007-05-30
Filing date: 2007-05-30
Publication date: 2011-03-02
Anticipated expiration: 2027-05-30
Also published as: US8158452B2; US20110111547A1; US20080296720A1; JP2008300551A; US7893516B2

Description

本発明は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子に関する。

半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、半導体基板の表面側に形成されたＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行う裏面照射型撮像素子が提案されている。

裏面照射型撮像素子における半導体基板（光電変換領域）の厚さは、可視光をほとんど吸収させるために１０μｍ程度必要である。このため、裏面照射型撮像素子を製造する際には、まず、厚みのある半導体基板の表面に電荷蓄積領域やＣＣＤ等の構造物を形成した後、その構造物上に接着材によって支持基板を貼り付け、その後、半導体基板を例えば１０μｍの厚さとなるまで裏面側からエッチングし、エッチング後は、半導体基板の表面側に形成した構造物に合わせて、半導体基板の裏面上にカラーフィルタやマイクロレンズ等の構造物を形成するといった手順をとる必要がある。

特許文献１には、半導体基板に接着材によって支持基板を貼り付けてから、半導体基板を裏面側からエッチングする技術が開示されている。

特開２００５−２８５９８８号公報

半導体基板を支持基板に貼り付ける為には通常、有機材料の接着材（エポキシ樹脂）などが利用される。支持基板と半導体基板を直接接合する技術もあるが、装置が高価であり半導体基板の表面がほぼ理想的に平坦になっている必要がある。そのため、ＣＭＰを使った平坦化工程が必要となる上に、ディッシング現象を低減する為のダミーパターンの導入やダミーパターン形状の最適化等、面倒な課題を抱えることになる。したがって、有機接着材を利用することが製造コストの点で有利である。

一方で、裏面照射型撮像素子の場合、支持基板の半導体基板に接着されていない側を基準にして、半導体基板の裏面上にカラーフィルタやマイクロレンズ等を高い位置精度で形成する必要がある。高い位置精度を実現するためには、半導体基板に貼り合わせた支持基板の外形がステッパー等のフォトリソ装置に掛けられるだけの平坦度を有している必要がある。支持基板自体は半導体基板と同程度の平坦度を実現することができるため問題にはならないが、双方の間に有機接着層を挟む場合、支持基板と半導体基板との間に微小なアオリ（ウェーハー間の水平度の誤差）が発生する可能性がある。微細なパターンを刻めるフォトリソ装置ほど焦点面の凹凸にはマージンが小さく、最小線幅０．２μｍ程度のフォトリソ装置では、ウェーハ面内で数μｍ程度の凹凸が発生すれば、装置によって形成されるフォトレジスト形状は大きく異なる結果になる。したがって、表面側の構造物と裏面側の構造物とを高い位置精度で形成するためには、支持基板と半導体基板との貼り合わせが、双方の間の空間が均一の厚みとなるように高い精度で実現される必要がある。特許文献１に開示された方法では、半導体基板と支持基板との間の空間の厚みが均一になっているという保障がなく、表面側の構造物と裏面側の構造物との位置ずれによる特性の劣化や歩留まりの低下、カラーフィルタやマイクロレンズ形状の変形等による混色の増加等の問題が懸念される。

本発明は、上記事情に鑑みてなされたものであり、素子特性の向上、歩留まりの向上、及び混色の低減等を実現することが可能な裏面照射型撮像素子を提供することを目的とする。

本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、前記半導体基板の裏面上に形成された前記裏面側の素子を構成する裏面側素子構成層と、前記半導体基板の表面上に形成された前記表面側の素子を構成する表面側素子構成層と、前記表面側素子構成層上方に形成された支持基板と、前記半導体基板と前記支持基板との間隔を均一にするためのスペーサであって、前記表面側素子構成層に一端が接触し、前記支持基板に他端が接触する複数のスペーサと、前記複数のスペーサによって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に充填された接着材とを備え、前記複数のスペーサは、前記表面側素子構成層上又は前記支持基板上に成膜された材料をフォトリソグラフィ及びエッチングによってパターニングして形成されたものであり、前記表面側素子構成層表面には、前記複数のスペーサの各々と対応する位置に前記半導体基板の表面からの距離が均一な底面を有する複数の凹部が形成され、前記スペーサの一端が当該スペーサに対応する位置の前記凹部の底面に接触しているものである。

また、本発明の裏面照射型撮像素子は、前記支持基板が前記裏面照射型撮像素子の実装基体であるものを含む。

本発明の裏面照射型撮像素子の製造方法は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、前記半導体基板の表面上に、前記表面側の素子を構成する表面側素子構成層を形成する表面側素子構成層形成工程と、前記半導体基板を支持するための支持基板を用意し、前記支持基板上に材料を成膜し、成膜した材料をフォトリソグラフィ及びエッチングによってパターニングして前記支持基板上の特定の位置に複数の凸部を形成する凸部形成工程と、前記複数の凸部を前記表面側素子構成層に接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記支持基板を貼り合わせる貼り合わせ工程と、前記支持基板と前記半導体基板を貼り合わせた状態で、前記半導体基板の裏面上に前記裏面側の素子を構成する裏面側素子構成層を形成する裏面側素子構成層形成工程とを備え、前記表面側素子構成層形成工程では、前記表面側素子構成層表面の前記特定の位置と対応する位置に、前記半導体基板の表面からの距離が均一な底面を有する凹部を形成し、前記貼り合わせ工程では、前記凸部を前記凹部の底面に接触させた状態で接着材の充填を行うものである。

本発明の裏面照射型撮像素子の製造方法は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、前記半導体基板の表面上に前記表面側の素子を構成する表面側素子構成層であって、表面の特定の位置に、前記半導体基板の表面からの距離が均一な底面を有する複数の凹部を有する表面側素子構成層を形成する表面側素子構成層形成工程と、前記表面側素子構成層上に材料を成膜し、成膜した材料をフォトリソグラフィ及びエッチングによってパターニングして、前記表面側素子構成層の前記複数の凹部の各々の底面上に凸部を形成する凸部形成工程と、前記半導体基板を支持するための支持基板を用意し、前記支持基板に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記支持基板を貼り合わせる貼り合わせ工程と、前記支持基板と前記半導体基板を貼り合わせた状態で、前記半導体基板の裏面上に前記裏面側の素子を構成する裏面側素子構成層を形成する裏面側素子構成層形成工程とを備えるものである。

また、本発明の裏面照射型撮像素子の製造方法は、前記裏面側素子構成層形成工程の後、前記支持基板を前記接着材と共に前記表面側素子構成層から剥離する支持基板剥離工程と、前記裏面照射型撮像素子の実装基体を用意し、前記実装基体に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記実装基体との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記実装基体を接着する工程とを備えるものである。

本発明の裏面照射型撮像素子の製造方法は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、前記半導体基板の表面上に前記表面側の素子を構成する表面側素子構成層であって表面が平坦な表面側素子構成層を形成する表面側素子構成層形成工程と、前記表面側素子構成層上に材料を成膜し、成膜した材料をフォトリソグラフィ及びエッチングによってパターニングして前記表面側素子構成層上に複数の凸部を形成する凸部形成工程と、前記半導体基板を支持するための支持基板を用意し、前記支持基板に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記支持基板を貼り合わせる貼り合わせ工程と、前記支持基板と前記半導体基板を貼り合わせた状態で、前記半導体基板の裏面上に前記裏面側の素子を構成する裏面側素子構成層を形成する裏面側素子構成層形成工程と、前記裏面側素子構成層形成工程の後、前記支持基板を前記接着材と共に前記表面側素子構成層から剥離する支持基板剥離工程と、前記裏面照射型撮像素子の実装基体を用意し、前記実装基体に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記実装基体との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記実装基体を接着する工程とを備えるものである。

本発明によれば、素子特性の向上、歩留まりの向上、及び混色の低減等を実現することが可能な裏面照射型撮像素子を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

（第一実施形態）
図１〜図７は、本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図である。
本実施形態の裏面照射型撮像素子の概略構成は、図７に示すような構成であり、半導体基板の一例であるシリコン基板１の表面側には、シリコン基板１で発生した電荷を蓄積するための多数の電荷蓄積領域や各電荷蓄積領域に蓄積された電荷を転送するＣＣＤを構成する転送チャネル等の素子構造物２、転送チャネルを駆動する駆動電極や各種配線等の素子構造物３、電極パッド４、及びこれらを保護する保護層や平坦化層として機能する絶縁層５等を含む表面側素子構成層が形成されている。又、シリコン基板１の裏面側には、平坦化層８、各電荷蓄積領域に入射させる光を分光するカラーフィルタ９、及び各電荷蓄積領域に光を集光するためのマイクロレンズ１０等を含む裏面側素子構成層が形成されている。表面側素子構成層にはスペーサＳの一端が接触し、スペーサＳの他端には支持基板６が接触している。そして、表面側素子構成層と支持基板６との間の空間には接着材７が充填されており、これによってシリコン基板１と支持基板６とが貼りあわされている。

図７に示す裏面照射型撮像素子は、シリコン基板１の裏面側から光を入射して用いるものである。マイクロレンズ１０で集光され、カラーフィルタ９で分光された光はシリコン基板１に入射する。そして、ここで発生した電荷は電荷蓄積領域に蓄積され、ＣＣＤによって転送された電荷がアンプによって外部に出力される。本明細書では、シリコン基板１の表面及び裏面を規準として、各構成要素の位置関係を定義するものとする。例えば、シリコン基板１の表面を規準としたときは、光の入射方向を該表面の上方向と定義し、シリコン基板１の裏面を規準としたときは、光の入射方向とは反対方向を該裏面の上方向と定義する。

このような定義にしたがい、本実施形態の裏面照射型撮像素子は、シリコン基板１と、シリコン基板１の表面上に形成された表面側素子構成層（素子構造物３，電極パッド４、絶縁層５）と、表面側素子構成層の絶縁層５上方に形成されたガラス等の支持基板６と、表面側素子構成層の絶縁層５に一端が接触し、支持基板６に他端が接触したスペーサＳと、スペーサＳによって形成された絶縁層５と支持基板６との間の空間に充填された接着材７と、シリコン基板１の裏面上に形成された平坦化層８、平坦化層８上に形成されたカラーフィルタ９、及びカラーフィルタ９上に形成されたマイクロレンズ１０を含む裏面側素子構成層とを備えた構成となっている。

以下、このような構成の裏面照射型撮像素子の製造方法を図１〜図７を参照して説明する。
まず、図１に示すように、シリコン基板１表面を上にして固定し、表面内に素子構造物２を形成し、表面上に素子構造物３や電極パッド４を公知のプロセスによって形成する。次に、図２に示すように、シリコン基板１表面上に絶縁材料を成膜後、これを平坦化して絶縁層５を形成する。

次に、図３に示すように、支持基板６を用意し、支持基板６上に支持基板６とは異なる材料（例えば金属材料）をＣＶＤやＰＶＤ法等の膜厚均一性のよい成膜方法で成膜し、その上の特定の位置にのみレジストパターンＲを露光及び現像工程（フォトリソグラフィ）によって形成する。次に、図４に示すように、レジストパターンＲをマスクにして金属材料膜Ｚのエッチングを行い、レジストパターンＲ下方の金属材料７以外を除去して、スペーサＳを形成する。尚、支持基板６にスペーサＳを形成する工程は、図２に示す状態の素子を作る前に行っておいても良いし、同時に行っても良い。

このスペーサＳは、シリコン基板１と支持基板６の間の空間の厚みを均一にするためのものである。このため、スペーサＳは、シリコン基板１の表面側素子構成層にスペーサＳを介して支持基板６を接触させたときに、双方が安定して平行になる程度の数及び位置を適宜決めておけば良い。

次に、図５に示すように、スペーサＳの支持基板６との接触面とは反対面にシリコン基板１の絶縁層５が接触するように、該反対面上にシリコン基板１を載置する。スペーサＳは、ＣＶＤやＰＶＤ法等の膜厚均一性のよい成膜方法で成膜した材料をフォトリソグラフィ及びエッチングによってパターニングすることで形成されているため、その高さは均一となっている。一方で、スペーサＳが接触する絶縁層５の面は平坦化されている、つまり、該面はシリコン基板１表面からの距離が均一な面となっている。このため、図５に示した状態で、シリコン基板１と支持基板６との間の空間の厚みはどの場所においても均一なものとなる。そして、この状態でシリコン基板１の裏面から圧力をかけながら、スペーサＳによって形成された絶縁層５と支持基板６との間の空間に、接着材として有機材料の接着材（例えばエポキシ樹脂）７を充填することで、シリコン基板１と支持基板６とを貼り合わせる。

尚、接着材７は、シリコン基板１と支持基板６とが貼り合わされれば充分であるため、絶縁層５と支持基板６との間の空間の全てに充填しなくても良く、この空間の少なくとも一部に充填しておけば良い。

次に、図６に示すように、支持基板６を固定した状態で、シリコン基板１の厚みが例えば１０μｍ程度となるまでシリコン基板１を裏面側からエッチングする。次に、図７に示すように、樹脂等の絶縁材料をシリコン基板１の裏面上に成膜して平坦化層８を形成する。次に、平坦化層８上に、カラーフィルタ９を公知のプロセスによって形成し、カラーフィルタ９上にマイクロレンズ１０を公知のプロセスによって形成する。そして、図７に示した構成の素子をパッケージングして、裏面照射型撮像素子の製造を完了する。

以上のような方法によれば、シリコン基板１と支持基板６との距離がどの場所でもほぼ均一となっているため、特許文献１に示した素子と比べて、裏面側素子構成層の各構成要素の位置及び形状の精度を向上させることができる。したがって、素子特性の向上、歩留まりの向上、及び混色の低減等を実現することが可能となる。

尚、本実施形態では、表面側素子構成層の表面が平坦となっているが、これが平坦になっていない場合も有りうる。この場合は、表面側素子構成層を形成するときに、例えば図８に示すように、表面側素子構成層の表面の特定の位置にシリコン基板１の表面からの距離が均一となる面１５が形成されるように、表面側素子構成層内の構造を設計しておけば良い。そして、図９に示すように、支持基板６に形成したスペーサＳが面１５に接触するように、支持基板６のスペーサＳ上にシリコン基板１を載置し、圧力をかけながら接着材７を充填して貼り合わせを行えば良い。

図１０は、シリコン基板及び支持基板の全体を示した平面模式図であり、（ａ）はシリコン基板１を表面側から見た図であり、（ｂ）は支持基板６をスペーサＳの形成面側から見た図である。
図１０（ａ）に示すように、裏面照射型撮像素子を形成すべき領域であるチップ領域Ｃの中央に表面側素子構成層１６を形成した場合には、それを取り囲むように面１５を形成しておき、支持基板６には、図１０（ｂ）に示すように、面１５に対応する位置にスペーサＳを形成しておく。そして、図１０（ａ）に示したシリコン基板１と図１０（ｂ）に示した支持基板６とを貼り合わせて接着することで、シリコン基板１と支持基板６とを平行にすることができる。

（第二実施形態）
図１１〜図１５は、本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図である。
まず、第一実施形態で説明した方法と同様の方法で図２に示した状態の素子を形成する。次に、図１１に示すように、絶縁層５上の特定の位置にフォトリソグラフィ及びエッチングによってスペーサＳ’（凸部のパターン）を形成する。つまり、絶縁層５上に絶縁層５とは異なる材料（例えば金属材料）をＣＶＤやＰＶＤ法等の膜厚均一性のよい成膜方法で成膜し、金属材料膜上に露光及び現像工程によってレジストのマスクパターンを形成し、このマスクパターンを介して金属材料膜をエッチングすることで、スペーサＳ’を形成する。

次に、図１２に示すように、スペーサＳ’の絶縁層５との接触面とは反対面にガラス等の支持基板６’が接触するように、該反対面上に支持基板６’を載置する。スペーサＳ’はＣＶＤやＰＶＤ法等の膜厚均一性のよい成膜方法で成膜した膜をフォトリソグラフィ及びエッチングによってパターニングすることで形成されているため、その高さは均一となっている。又、スペーサＳ’が接触する絶縁層５の面は平坦化されている、つまり、該面はシリコン基板１表面からの距離が均一な面となっている。このため、図１２に示した状態で、シリコン基板１と支持基板６’との間の空間の厚みはどの場所においても均一なものとなる。そして、この状態で支持基板６’に圧力をかけながら、スペーサＳ’によって形成された絶縁層５と支持基板６’との間の空間に、接着材として有機材料の接着材（例えばエポキシ樹脂）７’を充填することで、シリコン基板１と支持基板６’とを貼り合わせる。

尚、接着材７は、シリコン基板１と支持基板６’とが貼り合わされれば充分であるため、絶縁層５と支持基板６’との間の空間の全てに充填しなくても良く、この空間の少なくとも一部に充填しておけば良い。

このスペーサＳ’は、スペーサＳと同様、シリコン基板１と支持基板６’の間の空間の厚みを均一にするためのものである。このため、スペーサＳ’は、シリコン基板１と支持基板６’とをスペーサＳ’を介して接触させたときに、双方が安定して平行になる程度の数及び位置を適宜決めておけば良い。

次に、第一実施形態で説明した方法と同様に、シリコン基板１の裏面をエッチングして厚みを１０μｍとし、シリコン基板１の裏面上に平坦化層８を形成し、平坦化層８上にカラーフィルタ９を形成し、カラーフィルタ９上にマイクロレンズ１０を形成する。次に、図１３に示すように、カラーフィルタ９及びマイクロレンズ１０を保護するための透明な樹脂材料等からなる保護層１１を形成し、保護層１１上に有機材料の接着材を塗布し、この接着材を介して、保護層１１にガラス等の透明基板１２を貼り付ける。

次に、図１４に示すように、支持基板６’を接着材７’と共に絶縁層５から剥離する。次に、図１５に示すように、裏面照射型撮像素子を収容するためのパッケージ本体又は裏面照射型撮像素子を駆動する駆動回路や信号処理回路が作りこまれた回路基板等の実装基体１４を用意し、実装基体１４にスペーサＳ’を接触させた状態で、スペーサＳ’によって形成された絶縁層５と実装基体１４との間の空間に接着材として有機材料の接着材（例えばエポキシ樹脂）１３を充填することで、シリコン基板１を実装基体１４に接着する。

尚、接着材１３は、シリコン基板１と実装基体１４とが接着されれば充分であるため、絶縁層５と実装基体１４との間の空間の全てに充填しなくても良く、この空間の少なくとも一部に充填しておけば良い。

以上のような方法によれば、シリコン基板１と支持基板６’との距離がどの場所でもほぼ均一となった状態で裏面側素子構成層を形成することができるため、特許文献１に示した素子と比べて、裏面側素子構成層の各構成要素の位置及び形状の精度を向上させることができる。したがって、素子特性の向上、歩留まりの向上、及び混色の低減等を実現することが可能となる。

又、以上のような方法によれば、シリコン基板１と実装基体１４とを、スペーサＳ’を介して接着材１３により接着することができるため、シリコン基板１を実装基体１４の素子載置面に対して平行にすることができ、裏面照射型撮像素子をカメラに実装した場合のカメラ光学系とのずれ等をなくすことができる。

尚、図１３に示した状態の素子を形成後、この素子をパッケージングして裏面照射型撮像素子を完成させることも可能であるが、この場合、支持基板６’を実装基体に接着する際に、支持基板６’が実装基体の素子載置面に対して傾いてしまう恐れがある。このような事態を回避するために上述した方法を採用することは有効である。

又、本実施形態においても、表面側素子構成層の表面が平坦となっていない場合は、表面側素子構成層を形成するときに、例えば図８に示すように、表面側素子構成層の表面の特定の位置にシリコン基板１の表面からの距離が均一となる面１５が形成されるように、表面側素子構成層内の構造を設計しておき、面１５上にスペーサＳ’を形成する方法を採用すれば良い。

第一実施形態及び第二実施形態では、裏面照射型撮像素子がＣＣＤ型である例を示したが、ＣＭＯＳ型であっても良い。この場合は、表面側素子構成層をＣＭＯＳ型に必要な素子からなる層とすれば良い。

本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の変形例を示した断面模式図本発明の第一実施形態である裏面照射型撮像素子の製造工程の変形例を示した断面模式図本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図本発明の第二実施形態である裏面照射型撮像素子の製造工程の各工程における断面模式図

符号の説明

１シリコン基板
２，３，４，５表面側素子構成層
６支持基板
７接着材
８，９，１０裏面側素子構成層
Ｓスペーサ

Claims

半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
前記半導体基板の裏面上に形成された前記裏面側の素子を構成する裏面側素子構成層と、
前記半導体基板の表面上に形成された前記表面側の素子を構成する表面側素子構成層と、
前記表面側素子構成層上方に形成された支持基板と、
前記半導体基板と前記支持基板との間隔を均一にするためのスペーサであって、前記表面側素子構成層に一端が接触し、前記支持基板に他端が接触する複数のスペーサと、
前記複数のスペーサによって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に充填された接着材とを備え、
前記複数のスペーサは、前記表面側素子構成層上又は前記支持基板上に成膜された材料をフォトリソグラフィ及びエッチングによってパターニングして形成されたものであり、
前記表面側素子構成層表面には、前記複数のスペーサの各々と対応する位置に前記半導体基板の表面からの距離が均一な底面を有する複数の凹部が形成され、
前記スペーサの一端が当該スペーサに対応する位置の前記凹部の底面に接触している裏面照射型撮像素子。
請求項１記載の裏面照射型撮像素子であって、
前記支持基板が前記裏面照射型撮像素子の実装基体である裏面照射型撮像素子。
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、
前記半導体基板の表面上に、前記表面側の素子を構成する表面側素子構成層を形成する表面側素子構成層形成工程と、
前記半導体基板を支持するための支持基板を用意し、前記支持基板上に材料を成膜し、成膜した材料をフォトリソグラフィ及びエッチングによってパターニングして前記支持基板上の特定の位置に複数の凸部を形成する凸部形成工程と、
前記複数の凸部を前記表面側素子構成層に接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記支持基板を貼り合わせる貼り合わせ工程と、
前記支持基板と前記半導体基板を貼り合わせた状態で、前記半導体基板の裏面上に前記裏面側の素子を構成する裏面側素子構成層を形成する裏面側素子構成層形成工程とを備え、
前記表面側素子構成層形成工程では、前記表面側素子構成層表面の前記特定の位置と対応する位置に、前記半導体基板の表面からの距離が均一な底面を有する凹部を形成し、
前記貼り合わせ工程では、前記凸部を前記凹部の底面に接触させた状態で接着材の充填を行う裏面照射型撮像素子の製造方法。
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、
前記半導体基板の表面上に前記表面側の素子を構成する表面側素子構成層であって、表面の特定の位置に、前記半導体基板の表面からの距離が均一な底面を有する複数の凹部を有する表面側素子構成層を形成する表面側素子構成層形成工程と、
前記表面側素子構成層上に材料を成膜し、成膜した材料をフォトリソグラフィ及びエッチングによってパターニングして、前記表面側素子構成層の前記複数の凹部の各々の底面上に凸部を形成する凸部形成工程と、
前記半導体基板を支持するための支持基板を用意し、前記支持基板に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記支持基板を貼り合わせる貼り合わせ工程と、
前記支持基板と前記半導体基板を貼り合わせた状態で、前記半導体基板の裏面上に前記裏面側の素子を構成する裏面側素子構成層を形成する裏面側素子構成層形成工程とを備える裏面照射型撮像素子の製造方法。
請求項４記載の裏面照射型撮像素子の製造方法であって、
前記裏面側素子構成層形成工程の後、前記支持基板を前記接着材と共に前記表面側素子構成層から剥離する支持基板剥離工程と、前記裏面照射型撮像素子の実装基体を用意し、前記実装基体に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記実装基体との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記実装基体を接着する工程とを備える裏面照射型撮像素子の製造方法。
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、
前記半導体基板の表面上に前記表面側の素子を構成する表面側素子構成層であって表面が平坦な表面側素子構成層を形成する表面側素子構成層形成工程と、
前記表面側素子構成層上に材料を成膜し、成膜した材料をフォトリソグラフィ及びエッチングによってパターニングして前記表面側素子構成層上に複数の凸部を形成する凸部形成工程と、
前記半導体基板を支持するための支持基板を用意し、前記支持基板に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記支持基板との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記支持基板を貼り合わせる貼り合わせ工程と、
前記支持基板と前記半導体基板を貼り合わせた状態で、前記半導体基板の裏面上に前記裏面側の素子を構成する裏面側素子構成層を形成する裏面側素子構成層形成工程と、
前記裏面側素子構成層形成工程の後、前記支持基板を前記接着材と共に前記表面側素子構成層から剥離する支持基板剥離工程と、前記裏面照射型撮像素子の実装基体を用意し、前記実装基体に前記複数の凸部を接触させた状態で、前記複数の凸部によって形成された前記表面側素子構成層と前記実装基体との間の空間の少なくとも一部に接着材を充填して、前記半導体基板と前記実装基体を接着する工程とを備える裏面照射型撮像素子の製造方法。