JP2005093600A - 突起電極を有する回路基板の製造方法および該回路基板と半導体素子との接続方法 - Google Patents

Abstract

【課題】 ベアチップ半導体素子などの半導体素子との接続信頼性が向上した、突起電極を有する回路基板を効率良くかつ低コストで製造する。
【解決手段】 基板用シート２の表面２ａの電極端子３が形成された部分以外の部分に絶縁性保護膜５を形成した後、該基板用シート２の表面２ａに球状または塊状の導電性接続部材６を散布し、導電性接続部材６に必要に応じて加熱しながら圧力を加えることにより、電極端子３と導電性接続部材６とが接合し、電極端子３上に突起電極４が形成される。絶縁性保護膜５上に散布された導電性接続部材６は、加圧を受けても、絶縁性保護膜５に接合または付着することがないので、容易に取り除くことができる。
【選択図】 図２

Description

本発明は、突起電極を有する回路基板の製造方法および該回路基板と半導体素子との接続方法に関する。

複数の大規模集積回路で構成されたシステムおよび機能を、一つの半導体素子に平面的に集約するシステムオンチップ（以後「ＳＯＣ」と称す）の進歩は、半導体素子の飛躍的な小型化をもたらし、携帯電話、携帯情報端末などの携帯情報機器を急速に普及させる原動力のひとつになってきた。しかしながら、ＳＯＣでは、仮に一つの機能変更が生じた場合、半導体素子の設計から製造工程までのすべてに変更が必要であり、機能が変更された半導体素子の開発には膨大な費用と時間を要するという問題がある。

一方、最近では、携帯情報機器のさらなる高機能化が進み、それに伴って商品サイクルが短くなり、開発期間の短縮および開発費用の低減が望まれている。したがって、ＳＯＣは携帯情報機器の開発にはそぐわない手法になりつつある。

このＳＯＣに代わって注目を集めているのが、システムインパッケージ（以後「ＳＩＰ」と称す）である。ＳＩＰは、種々の機能を有する複数の半導体素子を一つの基板上に３次元的に搭載する手法であり、種々の利点を有する。たとえば、回路基板の小型化に有効である。また、ＳＩＰでは、一部の半導体素子の変更、追加、基板の変更などによって、種々の機能変更に容易に対応でき、ＳＯＣに比べて開発期間の大幅な短縮および開発コストの著しい低減を図ることができる。ＳＩＰにおいては、バンプなどの突起電極が設けられたベアチップ半導体素子を、その能動素子面を下に向けて電気的に接続するいわゆるフェースダウンに準じ、基板にフリップチップボンディング法にて実装を行う手法が主流になっている。

しかしながら、ＳＩＰでは、仕様の異なる種々の半導体素子を組み合わせて１つのシステムを構成するので、場合によっては、突起電極が設けられていない半導体素子を用いることが必要になる。このような場合、フリップチップボンディング法以外の他の実装手法が採用されるけれども、他の実装手法は、半導体素子と基板表面に形成された電極端子との距離を拡げるので、回路基板の小型化・高密度化を妨げるという問題がある。

前述のように、ベアチップ半導体素子などの半導体素子の表面に、突起電極を設けることは、従来から行われている。たとえば、半導体素子表面の電極端子上にはんだ粒子を配置し、はんだ粒子を電極端子方向に押圧するためのツールであって、はんだ粒子に接する面が凹になるように形成されたツールにて、超音波を印加しながらはんだ粒子を加圧し、はんだ粒子と電極端子とを接合し、続いてリフロー接合することによって、半球状のはんだ粒子からなる突起電極を半導体素子表面に形成する方法が知られている（たとえば、特許文献１参照）。しかしながら、特許文献１の方法では、半導体素子表面の電極端子はアルミニウムから構成されるので、電極端子表面およびはんだ粒子表面の酸化膜除去のための超音波印加、リフロー接合などの余分な工程が必要になり、微細ピッチ接合を行うことが困難である。さらに特許文献１には、半導体素子ではなく、基板の電極端子上にはんだ粒子またはその他の金属粒子を配置し、これを電極端子に接合して突起電極にする技術思想については一切言及されていない。

また、半導体素子の方に突起電極を形成すると、半導体素子表面の電極端子と突起電極との間に異物などが介在し、電極端子と突起電極との接合不良が発生し易い。このような場合には、半導体素子を再度利用することはできず、廃棄することになるので、ＳＩＰ製造のトータルコストが上昇する。高価なベアチップ半導体素子への突起電極形成の場合には、コストアップが特に顕著である。

また、基板表面の電極端子上に、めっき法により突起電極を形成する方法が提案されている（たとえば、特許文献２参照）。図４は、特許文献２による突起電極を有する回路基板の製造方法および該製造方法によって得られる基板に半導体素子を搭載する方法を説明する断面図である。

図４（ａ）に示す工程では、基板１００が形成される。基板１００は、基板用シート１０１と、基板用シート１０１の上面１０１ａに形成された電極端子１０２および上部表面外層導体１０３と、基板用シート１０１の内層１０１ｂに形成された内層導体１０４と、基板用シート１０１の下面１０１ｃに形成された下部表面外層導体１０５と、基板用シート１０１の厚み方向に形成された導通貫通孔１０６とを含んで構成される。電極端子１０２、上部表面外層導体１０３および下部表面外層導体１０５は、たとえば、めっき法により形成される。導通貫通孔１０６は、層間を接続するための孔、たとえば、スルーホール、バイヤホールなどであり、基板用シート１０１の厚み方向に形成された貫通孔１０７と、貫通孔１０７の内壁１０７ａから開口部１０７ｂ，１０７ｃを介して基板用シート１０１の上面１０１ａおよび下面１０１ｃに伸張するように形成される導体層１０８とを含んで構成される。導通貫通孔１０６は孔開け加工ののち、めっき処理を施すことにより形成される。基板用シート１０１には、図示しない部品を取り付けるための非貫通孔が必要に応じて設けられる。

図４（ｂ）に示す工程では、まず、基板用シート１０１の上面１０１ａにおける電極端子１０２同士の間および電極端子１０２と導通貫通孔１０６の導体層１０８との間に、電極端子１０２および導体層１０８のみが露出するように、絶縁性保護層１０９が形成される。基板用シート１０１の上面１０１ａにおいては、上部表面外層導体１０３およびその周辺部分の上面１０１ａを覆うように、絶縁性保護層１０９が形成される。基板用シート１０１の下面１０１ｃにおいては、導通貫通孔１０６の導体層１０８を残し、それ以外の全ての部分が絶縁性保護層１０９で被覆される。次いで、基板用シート１０１の上面１０１ａおよび下面１０１ｃの全面を被覆するように、メッキレジスト１１０が形成される。メッキレジスト１１０の電極端子１０２が下方に存在する部分１１０ａに、フォトリソグラフィ法、炭酸ガスレーザなどにより微細な孔を開け、その後、めっき処理にて金属を析出させると、突起電極１１１が形成される。

図４（ｃ）に示す工程では、基板用シート１０１の上面１０１ａ側および下面１０１ｃ側から図示しないメッキレジストを除去し、突起電極１１１を露出させる。この基板用シート１０１の突起電極１１１と、ベアチップ半導体素子１１２の電極端子１１３とを、フリップチップボンディング法にて接続することにより、所望の回路基板が得られる。

上記のような突起電極の形成方法においては、基板用シート１０１の上面１０１ａおよび下面１０１ｃの上部表面外層導体１０３、下部表面外層導体１０５などの接続用回路を形成するためのめっきプロセスとは別に、突起電極１１１形成のために専用のめっきプロセスが必要になる。さらに、特許文献２の方法により突起電極１１１を形成するには、たとえば、無電解銅めっきを２０μｍ〜３０μｍ、無電解ニッケルめっきを１０μｍおよび無電解金めっきを０．５μｍと都合３回の異なるめっき工程を必要とするので、めっき工程が複雑になるとともに、所定量の金属を析出させるには多大な処理時間を要し、生産性の低下ひいては製造コストの上昇を招く。また、めっき法、印刷などによって基板に直接突起電極を形成するには、基板をメッキレジストで被覆する工程およびメッキレジスト除去工程が不可欠であるけれども、メッキレジストにピンホールなどが発生すると、不要な部分にもめっきが成長するので、不良品率が高くなり易いという問題がある。さらに、突起電極、電極端子などの表面に残存するメッキレジストの残渣が、接続性を低下させるという問題もある。

特開平１１−１２１４９５号公報 特開２０００−２０８９１０号公報

本発明の目的は、ＳＩＰにおいて、突起電極を有しないベアチップ半導体素子を用いる場合でも、フリップチップボンディング法によるベアチップ半導体素子と回路基板との接続を可能にする、接続信頼性の高い突起電極を有する回路基板を効率良くかつ低コストで製造する方法および該製造方法により得られる突起電極を有する回路基板と半導体素子とを接続する方法を提供することである。

本発明は、突起電極を有する回路基板の製造方法において、
基板表面の電極端子以外の部分に絶縁性保護膜を形成する工程と、
基板の電極端子および絶縁性保護膜を形成した方の表面に導電性接続部材を散布する工程と、
基板表面に散布した導電性接続部材を加熱下または非加熱下に加圧し、導電性接続部材と電極端子とを接合する工程と、
基板表面の絶縁性保護膜に付着した導電性接続部材を取り除く工程とを含むことを特徴とする突起電極を有する回路基板の製造方法である。

また本発明の製造方法は、前述の導電性接続部材が、
導電性金属材料を含み、球状または塊状の形状を有することを特徴とする。

さらに本発明の製造方法は、前述の導電性接続部材が、
回路基板に半導体素子を接合する際の温度を超える融点を有する金属を主に含むことを特徴とする。

また本発明の製造方法は、前述の導電性接続部材が、
Ａｕを主成分とする導電性金属材料を含むことを特徴とする。

また本発明の製造方法は、前述の導電性接続部材が、
芯材と、
芯材の表面に形成されるＡｕを主成分とする導電性金属層とを含むことを特徴とする。

本発明は、前述のうちのいずれかの方法によって製造される突起電極を有する回路基板と半導体素子とを接続するに際し、
超音波を印加することを特徴とする回路基板と半導体素子との接続方法である。

本発明によれば、基板表面の電極端子以外の部分に絶縁性保護膜を形成して電極端子のみを露出させ、この基板表面に導電性接続部材を均一に散布し、これらの導電性接続部材を加熱下または非加熱下に加圧し、導電性接続部材と電極端子とを接合させた後、絶縁性保護膜に付着した導電性接続部材を除去することによって、ベアチップ半導体素子などの半導体素子との接続信頼性に優れ、また基板表面の電極端子との接合強度の高い突起電極を、基板表面の所望の部分に選択的に形成することができる。本発明の突起電極を有する回路基板を用いると、該回路基板に搭載する半導体素子の形態制限がなくなり、たとえば、ベアチップ形態の半導体素子に突起電極を形成することなくそのまま使用することができる。また、半導体素子に突起電極形成などの接続前処理を施す必要がないので、突起電極形成時の電極と突起電極との接合不良による半導体素子の破棄もなくなる。

本発明の製造方法は、従来のめっき法による突起電極の形成法と比較すると、メッキレジストの形成、メッキレジストへの孔開け、めっき処理などの操作が繁雑で余分な工程を必要とせず、一般的な回路基板の製造工程に、前述のような、非常に簡易でかつ最終製品の歩留りに悪影響を及ぼさない工程を付加するだけで実現することができる。また、絶縁性保護膜の上に散布された導電性部材は、加圧などを受けても絶縁性保護膜に接合または接着することがないので、エアーの吹き付け、横振動の付加、基板の反転などの操作により、絶縁性保護膜上から容易に除去回収し、再利用することができる。したがって、本発明の製造方法は、突起電極を有しない回路基板の製造とほとんど変わらない歩留りおよびトータルコストで、非常に信頼性の高い突起電極を有する回路基板を効率良く製造できるという利点を有する。

本発明によれば、前述の導電性接続部材として、導電性金属を含み、球状または塊状に形成された部材を用いることによって、突起電極を形成する部位の選択自由度がさらに高まり、形成される突起電極の半導体素子に対する接続信頼性が向上する。

本発明によれば、前述の導電性接続部材として、回路基板に半導体素子を接合する際の温度を超える融点を有する金属を主に含む部材を用いることによって、形成される突起電極が半導体素子の電極端子との接続性を損なうほど過度に変形することがないので、接続信頼性がさらに向上する。

本発明によれば、前述の導電性接続部材が、Ａｕを主成分とする導電性金属材料を含んで構成されることが好ましい。Ａｕを含む材料を用いることによって、導電性接続部材の導電性能が高まり、また該部材を所望の形状に変化させ易くなるので、半導体素子の電極端子への接続に関する信頼性が一層向上するとともに、半導体素子の電極ピッチの微細化にも容易に対応できる。

本発明によれば、前述の導電性接続部材として、芯材の表面にＡｕを主成分とする導電性金属材料からなる被覆層が形成された部材を用いると、半導体素子への接続信頼性が非常に良好である。加えて、コストの低減化を図ることができる。また、このような構成の導電性接続部材は、容易に製造できるという利点がある。

本発明によれば、本発明の方法によって製造される突起電極を有する回路基板と半導体素子とを接続するに際し、超音波を印加することによって、突起電極と半導体素子および基板の電極端子との接続強度および接続信頼性が高く、それらの特性が長期にわたって高い水準で保持されるＳＩＰを形成することができる。

図１は、本発明の実施の第１形態である回路基板の製造方法によって製造される回路基板１の構成を模式的に示す断面図である。回路基板１は、基板用シート２と、基板用シート２の表面２ａに形成された電極端子３と、電極端子３に接合した突起電極４と、基板用シート２の表面２ａにおける電極端子３以外の部分に形成された絶縁性保護膜５とを含んで構成される。

基板用シート２には、エポキシ樹脂を含浸したガラス布、エポキシ樹脂を含浸したアラミド繊維不織布などの有機基板用シート、ポリイミド、ポリプロピレン、液晶ポリマーなどの耐熱性熱可塑性樹脂から構成される樹脂製基板用シート、アルミナセラミックスなどの無機基板用材料から構成される無機基板用シートなどが使用できる。

電極端子３は、たとえば、Ｃｕ、ＮｉおよびＡｕを積層することにより形成される。Ｃｕを含む層は銅めっきにより、またＮｉを含む層およびＡｕを含む層は無電解ニッケルめっきおよび無電解金めっきにより形成できる。

突起電極４は、図示しない導電性接続部材が、電極端子３との接合の際の加圧によって変形したものである。導電性接続部材は、導電性金属材料を含み、球状または塊状の形状を有する。導電性金属材料としては特に制限されないけれども、たとえば、Ａｕ、Ａｇ、Ｃｕ、はんだなどの、外力によって容易に変形し得る導電性金属材料が好ましい。これらの中でも、回路基板１に図示しない半導体素子を接合する際の温度を超える融点を有する導電性金属材料がさらに好ましく、半導体素子の電極端子ピッチの微細化への対応、フラックスなどの粘着材が不必要であること、接続抵抗の低さ、接続信頼性などを考慮すると、Ａｕが特に好ましい。また導電性接続部材は、芯材と、芯材の表面に形成される導電性金属層とを含んで構成されてもよい。芯材には、たとえば、銅などの外力によって変形可能な金属材料、耐熱性の合成樹脂などが使用できる。導電性金属層を構成する導電性金属材料には、前述のものと同様のものが使用できる。このような導電性接続部材の一例として、芯材が銅であり、その表面にＡｕを主成分とする導電性金属層が設けられたものが挙げられる。導電性接続部材の粒径は特に制限されず、回路基板１における電極端子３の大きさおよびピッチ、図示しない半導体素子の電極端子の大きさなどに応じて適宜選択されるけれども、２０〜７５μｍ程度の範囲から選択するのが好ましい。

絶縁性保護膜５は、回路基板１に形成された図示しない配線部を外部環境から保護するとともに、導電性接続部材を電極端子３に接合する際の加圧によって、導電性接続部材と配線部とが接合するのを防止し、導電性接続部材を電極端子３に選択的に接合し、電極端子３の上のみに突起電極４を形成する機能を有する。絶縁性保護膜５は、たとえば、ソルダーレジストであり、合成樹脂などの有機物、ガラスなどの無機物などを含んで構成される。

本実施の形態の回路基板１では、基板用シート２の厚み方向に図示しない導通貫通孔が形成されてもよい。

本実施の形態の回路基板１では、基板用シート２の表面２ａおよび表面２ａに対向する裏面２ｂに、図示しない外層導体が形成されてもよい。

本実施の形態の回路基板１では、基板用シート２の内部２ｃに、図示しない内層導体が形成されてもよい。

本実施の形態の回路基板１では、基板用シート２の裏面２ｂには、図示しない絶縁性保護膜が形成されてもよい。基板用シート２に図示しない導通貫通孔が形成される場合には、裏面２ｂに露出する導通貫通孔の部分を除く裏面２ｂの全面に、図示しない絶縁性保護膜が形成されてもよい。

本実施の形態の回路基板１では、基板用シート２の表面２ａに配線が形成されない場合には、絶縁性保護膜５を形成しなくてもよい。

図２は、本発明の実施の第１形態である回路基板の製造方法の工程を模式的に示す断面図である。

図２（ａ）に示す工程では、まず、基板用シート２の表面２ａの、電極端子３が形成された以外の部分に、ソルダーレジストである絶縁性保護膜５が形成される。絶縁性保護膜５の形成は、公知の方法に従い、たとえば、ドライフィルム、液状のエポキシ系感光性材料などを用い、露光・現像をする写真法などにより行われる。次いで、基板用シート２の電極端子３と絶縁性保護膜５とで覆われた表面２ａに、球状の導電性接続部材６が散布される。球状の導電性接続部材６の散布は、好ましくは、基板用シート２の表面２ａの球状の導電性接続部材６を散布しようとする部分に、該部分と同等の大きさを有する四角形のフレーム（図示せず）を載置して該部分を囲み、該部分に対して横方向の振動を印加しながら、球状の導電性接続部材６を周密にかつ略一層になるように配置することにより行われる。フレームは、たとえば、鉄系合金などによって構成される。フレームを載置することによって、球状の導電性接続部材６が突起電極を形成する必要のない部分に散布されるのを防止することができる。また、横方向の振動を印加することによって、球状の導電性接続部材６をあまり重なり合うことなく、略一層にかつ略均一に配置することができる。

図２（ｂ）に示す工程では、基板用シート２の球状の導電性接続部材６が配置された表面２ａの上方に、表面２ａに対して平行に加圧用ツール７が配置される。加圧用ツール７は、球状の導電性接続部材６に圧力をかけ、電極端子３と球状の導電性接続部材６とを接合するために用いられる。加圧用ツール７は、ツール本体８と、ツール本体８の基板用シート２の表面２ａに対向する面８ａに設けられる絶縁層９と、ツール本体８を基板用シート２に対して近接離反するように上昇および下降させる図示しない移動手段と、球状の導電性接続部材６に圧力を負荷する図示しない加圧手段とを含んで構成される。ツール本体８は、たとえば、セラミックの焼結体、鋼などの材料によって構成される。ツール絶縁層９は、たとえば、ポリイミド、ポリプロピレン、液晶ポリマーなどの、熱変形温度が１５０℃以上である耐熱性の高い合成樹脂によって構成される。これらの合成樹脂の中でも、特に高耐熱性であるポリイミドが好ましい。

加圧用ツール７を下降させ、その絶縁層９を基板用シート２の表面２ａに配置された球状の導電性接続部材６に当接させ、球状の導電性接続部材６を必要に応じて加熱しながら加圧することによって、電極端子３と球状の導電性接続部材６とを接合させることができる。圧力および加熱温度は、電極端子３および球状の導電性接続部材６の材質などに応じて、適宜選択すればよい。加熱は、たとえば、加圧用ツール７を加熱することにより行われる。加熱方式は特に制限はなく、コンスタント方式、パルスヒート方式などが挙げられる。加圧用ツール７内に発熱手段を設けることもできる。なお、基板用シート２の表面２ａの絶縁性保護膜５上に配置された球状の導電性接続部材６は、絶縁性保護膜５に接合することはなく、絶縁性保護膜５上に滞留した状態になる。

電極端子３と球状の導電性接続部材６との接合後、加圧用ツール７を基板用シート２の表面２ａから離反させる。加圧用ツール７の絶縁層９に、球状の導電性接続部材６が付着することはほとんどない。この際に、絶縁層９にエアーなどを吹き付けるか、または加圧用ツール７に振動を加えることによって、絶縁層９に付着する球状の導電性接続部材６を略無くすることができる。

図２（ｃ）に示す工程では、基板用シート２の表面２ａにおいて、電極端子３の上には突起電極４が形成され、かつ絶縁性保護膜５の上には絶縁性保護膜５に接合または付着しない導電性接続部材６が滞留した状態にある。電極端子３に接合した突起電極４および絶縁性保護膜５上の導電性接続部材６は、いずれも、図２（ｂ）に示す加圧ツール７による加圧によって、楕円球状に変形している。本行程では、このような状態の基板用シート２に、たとえば、エアーの吹き付け、横振動の印加などを行うことによって、絶縁性保護膜５上に滞留した導電性接続部材６が除去および回収され、図１に示す突起電極を有する回路基板１を得ることができる。

図３は、本発明の実施の第２形態である、突起電極を有する回路基板と半導体素子との接続方法の工程および該接続方法により得られるＳＩＰの構成を模式的に示す断面図である。

ＳＩＰ１０は、突起電極４ａを有する回路基板１ａと、半導体素子１１と、回路基板１ａと半導体素子１１との間に形成されるアンダーフィル１２とを含んで構成され、回路基板１ａと半導体素子１１とは、回路基板１ａの突起電極４ａと半導体素子１１の電極端子１３とを介して接続される。

突起電極を有する回路基板１ａは、基板用シート２と、基板用シート２の表面２ａに形成された電極端子３と、電極端子３に接合された突起電極４ａと、基板用シート２の表面２ａの電極端子３が形成された部分以外の部分に形成された絶縁性保護膜５とを含んで構成され、突起電極４ａがＡｕによって形成されることを特徴とする。

半導体素子１１は、半導体基板１４と、半導体基板１４の表面１４ａに形成された電極端子１３とを含んで構成されるベアチップ半導体素子である。電極端子１３は、たとえば、アルミニウム、アルミニウム−珪素などから構成される。

アンダーフィル１２は、エポキシ樹脂系封止樹脂、シリコーン樹脂系封止樹脂などから構成される。

回路基板１ａと半導体素子１１との接続は、回路基板１ａの突起電極４ａと半導体素子１１の電極端子１３とを接合することにより行われる。この接合は、図３に示すように、回路基板１ａの突起電極４ａと半導体素子１１の電極端子１３とを、図示しない専用装置により位置合せし、半導体素子１１の裏面１４ｂから矢符１５の方向に超音波を印加して電極端子１３の酸化膜を破壊するとともに、半導体素子１１を回路基板１ａ上に加圧することにより行われる。加圧と同時に加熱を行うことにより、突起電極４ａと電極端子１３とがさらに強固に接合する。超音波の印加は、たとえば、半導体素子１１の裏面１４ｂに図示しないフリップチップボンダーのボンディングツールを当接し、超音波を発振させることにより行われる。加熱方式は特に制限はなく、コンスタント方式、パルスヒート方式などが挙げられる。

回路基板１ａと半導体素子１１とを接続した後、回路基板１ａと半導体素子１１との間に封止用樹脂を注入し、硬化させることよりアンダーフィル１２が形成され、ＳＩＰ１０が得られる。アンダーフィル１２を形成することにより、さらに強固な接続を確保でき、良好な接続信頼性が得られる。

本実施の形態では、突起電極４ａと電極端子１３との接合強度をさらに向上させるために、突起電極４ａと電極端子１３とを接合させた後に、再度、加圧または加熱加圧を行うことができる。

本実施の形態では、突起電極４ａと電極端子１３との接合強度をさらに向上させるために、接合の際に、回路基板１ａの裏面２ｂから加熱、たとえば１５０℃程度にすることができる。

本実施の形態では、突起電極を有する回路基板１ａと半導体素子１１とを接続する手法として、たとえば、異方性導電フィルム、異方性導電性ペーストなどを用いる手法を採用することができる。

本実施の形態では、回路基板１ａの突起電極４ａが形成された面に予め封止樹脂を塗布しておき、回路基板１ａと半導体素子１１との接続およびアンダーフィル１２の形成を同時に行うことができる。

以下に実施例を挙げ、本発明をさらに具体的に説明する。
（実施例１）
１）突起電極を有する回路基板の製造
図２に示す工程に従って、突起電極を有する回路基板を製造した。

図２（ａ）に示すように、まず、厚さ１５０μｍのガラエポ基板である基板用シート２の表面２ａに、銅めっき、無電解ニッケルめっきおよび無電解金めっきを施し、電極端子３を形成した。電極端子３は６０μｍ□、ピッチ７５μｍで３０端子形成した。次いで、基板２の表面２ａの電極端子３が形成されない部分に、ドライフィルムを用い、露光・現像をする写真法により絶縁性保護膜５を形成し、導電性接続部材６である粒径５０μｍのＡｕボール（球状金粒子）を分散配置した。

図２（ｂ）に示すように、電極端子３および絶縁性保護膜５を形成し、さらにＡｕボールを分散配置した、基板２の表面２ａの上方に、１５０℃程度に加熱した加圧用ツール７を配置し、その絶縁層９を、基板２の表面２ａの半導体素子搭載エリアに対面させた。加圧用ツール７を基板２に向かって下降させ、その絶縁層９を基板２上のＡｕボールに当接させ、Ａｕボールを加熱加圧した。加熱加圧は、たとえば、１５０℃の温度下および２０ｇｆ／バンブの圧力下に行われ、５秒程度で終了する。

図２（ｃ）に示すように、前述の加熱加圧によって、電極端子３上に配置されたＡｕボールは変形するとともに、電極端子３と固相拡散接合する。一方絶縁性保護膜５上に配置されたＡｕボールは変形するものの、絶縁性保護膜５に接合または強固に付着することはない。次いで、基板２に振動を印加しつつ、基板２の表面２ａにエアーを吹き付けることによって、絶縁性保護膜５上のＡｕボールが取り除かれ、Ａｕからなる突起電極を有する回路基板が得られた。

２）半導体素子搭載回路基板の製造
図３に示す工程に従って半導体素子搭載回路基板を製造した。なお、上記１）で製造された突起電極を有する回路基板は、図３では、回路基板１ａとして示される。まず、回路基板１ａのＡｕからなる突起電極４ａと、フリップチップ半導体素子１１の電極端子１３とを位置合せし、突起電極４ａと電極端子１３とを当接させた。半導体素子１１の電極端子１３は、Ａｌから構成され、電極サイズ６０μｍ□、電極ピッチ７５μｍであった。

図示しないフリップチップボンダーにより、半導体素子１４の裏面１４ｂを回路基板１ａの方向に押圧しながら、超音波を印加して、突起電極４ａと電極端子１３とを電気的および機械的に接続し、半導体素子搭載回路基板を製造した。接続条件は、Ａｕボール５０個に対し、超音波発振出力５Ｗ、超音波振動周波数５０ｋＨｚ、圧力３０ｇｆ／バンプ、加圧時間５秒であった。

（実施例２）
１）突起電極を有する回路基板の製造
図２（ａ）に示すように、まず、厚さ３００μｍのアルミナセラミックス基板である基板用シート２の表面２ａに、銅めっき、無電解ニッケルめっきおよび無電解金めっきを施し、電極端子３を形成した。電極端子３は６０μｍ□、ピッチ７５μｍで３０端子形成した。次いで、基板２の表面２ａの電極端子３が形成されない部分に、液状のエポキシ系感光性材料を用い、露光・現像をする写真法により絶縁性保護膜５を形成し、導電性接続部材６である粒径２５μｍのＡｕボール（球状金粒子）を分散配置した。

以後、実施例１と同様にして図２（ｂ）および図２（ｃ）の工程を行い、Ａｕからなる突起電極を有する回路基板を製造した。なお、この回路基板の電極端子３上には、Ａｕボールの粒径が２５μｍと小さいので、Ａｕボールが１または２個配置され、それが電極端子３に接合されて突起電極４となるけれども、Ａｕボール２個が電極端子３に接合した突起電極４の方がＡｕボール１個の接合したものよりも多いものと考えられる。
この場合について説明する。

２）半導体素子搭載回路基板の製造
回路基板１ａの突起電極４ａと、フリップチップ半導体素子１１の電極端子１３との接合条件を、Ａｕボール１００個に対し、超音波発振出力１０Ｗ、超音波振動周波数５０ｋＨｚ、圧力３０ｇｆ／バンプ、加圧時間５秒に変更する以外は、実施例１と同様にして、半導体素子搭載回路基板を製造した。

実施例１および２で得られた半導体素子搭載回路基板は、回路基板１ａの電極端子３と半導体素子１１の電極端子１３とが、突起電極４を介して、確実にかつ接続抵抗値のバラツキがない接合を成していた。また、隣接する突起電極４間、すなわちＡｕボール同士のショート発生も認められず、信頼性の高い接合が保たれていた。さらに、電極端子３，１３と突起電極４との電気的な接合部は、強固な拡散接合により接合されているので、振動などの外的な作用によって、突起電極４が離脱することもなかった。

本発明の実施の第１形態である回路基板の製造方法によって製造された回路基板の構成を模式的に示す断面図である。 本発明の実施の第１形態である回路基板の製造方法の工程を模式的に示す断面図である。 本発明の実施の第２形態である、突起電極を有する回路基板と半導体素子との接合方法および該接合方法により得られるＳＩＰの構成を模式的に示す断面図である。 突起電極を有する回路基板の製造法および該回路基板と半導体素子との接続方法の従来法を模式的に示す断面図である。

符号の説明

１，１ａ 回路基板
２ 基板用シート
２ａ 基板用シートの表面
２ｂ 基板用シートの裏面
３，１３ 電極端子
４，４ａ 突起電極
５ 絶縁性保護膜
６ 導電性接続部材
７ 加圧用ツール
８ ツール本体
９ 絶縁層
１０ ＳＩＰ
１１ 半導体素子
１２ アンダーフィル
１４ 半導体基板
１４ａ 半導体基板の表面
１４ｂ 半導体基板の裏面
１５ 矢符

Claims (6)

1. 突起電極を有する回路基板の製造方法において、
   基板表面の電極端子以外の部分に絶縁性保護膜を形成する工程と、
   基板の電極端子および絶縁性保護膜を形成した方の表面に導電性接続部材を散布する工程と、
   基板表面に散布した導電性接続部材を加熱下または非加熱下に加圧し、導電性接続部材と電極端子とを接合する工程と、
   基板表面の絶縁性保護膜に付着した導電性接続部材を取り除く工程とを含むことを特徴とする突起電極を有する回路基板の製造方法。
2. 導電性接続部材は、
   導電性金属材料を含み、球状または塊状の形状を有することを特徴とする請求項１記載の製造方法。
3. 導電性接続部材は、
   回路基板に半導体素子を接合する際の温度を超える融点を有する金属を主に含むことを特徴とする請求項１または２記載の製造方法。
4. 導電性接続部材は、
   Ａｕを主成分とする導電性金属材料を含むことを特徴とする請求項１〜３のうちのいずれかに記載の製造方法。
5. 導電性接続部材は、
   芯材と、
   芯材の表面に形成されるＡｕを主成分とする導電性金属層とを含むことを特徴とする請求項１〜４のうちのいずれかに記載の回路基板の製造方法。
6. 請求項１〜５のうちのいずれかの方法によって製造される突起電極を有する回路基板と半導体素子とを接続するに際し、
   超音波を印加することを特徴とする回路基板と半導体素子との接続方法。

Images