JP3326554B2 - 積層チップの製造方法 - Google Patents

積層チップの製造方法

Info

Publication number
JP3326554B2
JP3326554B2 JP33160197A JP33160197A JP3326554B2 JP 3326554 B2 JP3326554 B2 JP 3326554B2 JP 33160197 A JP33160197 A JP 33160197A JP 33160197 A JP33160197 A JP 33160197A JP 3326554 B2 JP3326554 B2 JP 3326554B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
main surface
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33160197A
Other languages
English (en)
Other versions
JPH11163254A (ja
Inventor
和孝 柴田
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP33160197A priority Critical patent/JP3326554B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR10-2004-7000090A priority patent/KR100467946B1/ko
Priority to EP98900725A priority patent/EP0890989A4/en
Priority to KR10-1998-0707403A priority patent/KR100522223B1/ko
Priority to US09/155,134 priority patent/US6133637A/en
Priority to PCT/JP1998/000281 priority patent/WO1998033217A1/ja
Publication of JPH11163254A publication Critical patent/JPH11163254A/ja
Priority to US09/612,480 priority patent/US6458609B1/en
Application granted granted Critical
Publication of JP3326554B2 publication Critical patent/JP3326554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、複数の半導体チ
ップをそれらの厚み方向に積み重ねて互いに接着した、
いわゆるチップ・オン・チップと称される構造の積層チ
ップを製造するための積層チップの製造方法に関する。
【０００２】
【従来の技術】周知のとおり、複数の半導体チップを用
いて所望の電子回路や半導体装置を製造する場合、半導
体チップの実装密度を高めることによって、電子回路や
半導体装置全体の小型化を図ることが強く要請される場
合が多い。この場合、複数の半導体チップを基板上に平
面的に配列しただけでは、その実装密度を高める上で一
定の限界がある。その一方、複数の半導体チップをワン
チップ化することは、その半導体チップの製造作業が煩
雑化し、その製造コストが著しく高価となる不利を招
く。
【０００３】そこで、従来では、いわゆるチップ・オン
・チップと称される構造を用いる手段がある。このチッ
プ・オン・チップの構造は、複数の半導体チップをそれ
らの厚み方向に積層させて接着する構造であり、このよ
うな構造を採用すれば、複数の半導体チップの実装密度
を容易に高めることができ、電子回路や半導体装置の小
型化などを図る上で有利となる。
【０００４】複数の半導体チップをチップ・オン・チッ
プの構造にする場合、単に２つの半導体チップを積み重
ねて接着させるだけではなく、２つの半導体チップを電
気的にも接続した積層チップとして製作する場合があ
る。具体的には、２つの半導体チップを積層させる場合
に、それらの主面どうしを互いに向かい合わせて接着す
るとともに、それらの主面に設けられている電極どうし
を互いに導通接続させる場合がある。このような構成の
積層チップを予め製作しておけば、２つの半導体チップ
を所望の基板上に実装するときには、これら２つの半導
体チップを一括して基板上に搭載することができること
は勿論のこと、２つの半導体チップのうち一方のみを外
部端子と電気的に接続するだけで、２つの半導体チップ
の双方を外部端子と電気的に接続することが可能とな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来で
は、上記した構成の積層チップを製造する場合に、次の
ような不具合を生じていた。
【０００６】すなわち、上記積層チップを製造する場合
には、２つの半導体チップ間の導通不良を防止する観点
から、２つの半導体チップのそれぞれの電極どうしを正
確に位置合わせする必要がある。このため、２つの半導
体チップを互いに接着する場合には、予め２つの半導体
チップの電極が形成されている主面をＣＣＤカメラなど
の撮像カメラを用いて撮像することによって、それらの
電極の位置を確認し、そのデータに基づいて電極の位置
合わせ作業を行うことが望まれる。その一方、上記積層
チップを製造するには２つの半導体チップの主面どうし
を互いに向き合わせて接着する必要があり、これらを互
いに接着させようとして２つの半導体チップを対向配置
させた場合には、それらの主面が互いに逆方向を向くこ
ととなる。したがって、従来では、２つの半導体チップ
のそれぞれの主面の電極を１台の撮像カメラで直接撮像
することは難しいという実情を考慮し、２つの半導体チ
ップのそれぞれの主面を２台の撮像カメラによって個別
に撮像する方法を採用していた。
【０００７】ところが、上記撮像カメラは高価であり、
また１台の撮像カメラごとにそれに付随する所定の付属
装置類を設ける必要もある。したがって、上述した２台
の撮像カメラを用いる手段を採用したのでは、積層チッ
プを製造するための設備コストがその分だけ大掛かりと
なって、高価となる不具合を生じていた。また、設備コ
ストが高価になると、これに伴って積層チップの製造コ
ストも高価となる不具合も生じていた。
【０００８】本願発明は、このような事情のもとで考え
出されたものであって、２つの半導体チップの主面どう
しが互いに向き合わされて接着された構造の積層チップ
を製造する場合に、その製造設備の構成の簡易化ならび
に低コスト化を図ることができるようにし、また積層チ
ップを構成する２つの半導体チップの電極どうしを正確
に位置合わせして２つの半導体チップの導通接続を適切
に図ることができるようにすることをその課題としてい
る。
【０００９】
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【００１０】本願発明によれば、積層チップの製造方法
が提供される。この積層チップの製造方法は、第１の半
導体チップと第２の半導体チップとのそれぞれの主面ど
うしが互いに対面して接着され、かつそれらの主面に形
成されている電極どうしが互いに対向して導通している
積層チップを製造するための方法であって、上記第１の
半導体チップの主面を上向きしてこの主面をその上方に
位置する光学的撮像手段によって撮像することにより、
上記第１の半導体チップの電極の位置を判断する第１の
工程と、この第１の工程の後に、上記第２の半導体チッ
プをその主面が下向きとなる姿勢で上記第１の半導体チ
ップよりも上方に配置するとともに、この第２の半導体
チップの主面とは反対の上向き面をその上方に位置する
上記光学的撮像手段によって撮像することにより、上記
第２の半導体チップの電極の位置を判断する第２の工程
と、上記第１および第２の工程で判断された第１の半導
体チップと第２の半導体チップとのそれぞれの電極の位
置を互いに位置合わせするように上記第２の半導体チッ
プを第１の半導体チップ上に配置してこれらを接着する
第３の工程と、を有していることに特徴づけられる。
【００１１】上記第２の工程では、上記第２の半導体チ
ップの外形のコーナー部、または上記第２の半導体チッ
プの主面とは反対の面に予め設けられているマークを読
み取ることにより、上記第２の半導体チップの電極の位
置を判断する構成とすることができる。
【００１２】本願発明においては、主面を上向きとした
姿勢の第１の半導体チップ上に、主面を下向きとした第
２の半導体チップを載せて接着することにより、本願発
明が意図する構造の積層チップが得られることとなる
が、第１の半導体チップの電極の位置は、その上方に位
置する光学的撮像手段によってこの電極を直接撮像する
ことによって把握することができる。また、第２の半導
体チップの電極の位置については、この第２の半導体チ
ップの上向き面をその上方に位置する上記光学的撮像手
段によって撮像することによってやはり正確に把握する
ことができる。すなわち、第２の半導体チップの主面に
ついては、これを光学的撮像手段によっては撮像しない
ものの、この第２の半導体チップの主面とは反対の上向
き面を撮像することによって、その外形のコーナー部の
位置、あるいは上記上向き面に予め設けられているマー
クの位置を読み取れば、それらとの相対的な位置関係か
ら、第２の半導体チップの電極の位置を正確に把握する
ことが可能となる。したがって、このようにして、第１
の半導体チップと第２の半導体チップとのそれぞれの電
極の位置を正確に把握すれば、これらの電極を高精度に
位置合わせすることが可能となり、導通不良の無い、ま
たは導通不良を生じ難い状態に２つの半導体チップが組
み合わされた適正な構造の積層チップを製造することが
可能となる。
【００１３】このように、本願発明では、第１の半導体
チップと第２の半導体チップとのそれぞれの電極の位置
を判断する手段として、２台の光学的撮像手段を用いる
必要はなく、光学的撮像手段は１台でよい。したがっ
て、その分だけ、積層チップの製造設備のコストを下げ
ることができ、またこれに伴って積層チップの製造コス
トの低減化をも図ることができる。
【００１４】
【００１５】
【００１６】本願発明の好ましい実施の形態では、上記
第１の半導体チップの電極と第２の半導体チップの電極
とのそれぞれは突起状に形成されているとともに、それ
ら電極のうち一方の電極の先端部には、他方の電極の先
端部を嵌入可能とする凹部が設けられているとともに、
この凹部の内壁面は、上記他方の電極の先端部を上記一
方の電極の中心位置へガイド可能なテーパ面とされてい
る構成とすることができる。
【００１７】このような構成によれば、第１の半導体チ
ップの電極と第２の半導体チップの電極とを互いに接近
させて接触させるときに、それらの一方の電極の先端部
に設けられている凹部のテーパ面としての内壁面に、他
方の電極の先端部を接触させることによって、それらの
電極の中心を自動的に位置合わせすることができるいわ
ゆる調心作用が得られることとなる。したがって、第１
の半導体チップと第２の半導体チップとのそれぞれの電
極の位置合わせ精度をより高めることが可能となる。
【００１８】
【００１９】
【００２０】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２１】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
【００２２】図１ないし図３は、本願発明に係る積層チ
ップの製造方法の一連の作業工程の一例を示す側面図で
ある。図４は、図３の一部拡大要部断面図である。
【００２３】本実施形態では、図１に示す第１の半導体
チップ１と第２の半導体チップ２とを組み合わせること
によって積層チップを製造する場合を一例として説明す
る。上記第１の半導体チップ１や第２の半導体チップ２
は、たとえばＬＳＩチップやその他のＩＣチップとして
構成されたものであり、いずれもシリコンチップ上に所
望の電子回路を集積させて一体的に造り込んだものであ
る。上記第１の半導体チップ１の一側面である主面１０
には、突起状に形成されたバンプ電極１１ａとそれより
も平坦な形状に形成されたパッド状電極１１ｂとがそれ
ぞれ複数設けられている。一方、上記第２の半導体チッ
プ２の主面２０には、上記第１の半導体チップ１の複数
のバンプ電極１１ａと対応する複数の突起状のバンプ電
極２１が設けられている。なお、図１では、上記第２の
半導体チップ２をチップボンディング装置の吸着コレッ
ト６によって吸着保持した状態を描いている。
【００２４】上記複数のバンプ電極１１ａ，２１は、好
ましくはそれらの導電接続性を良好とするために金製の
バンプ電極として形成されている。また同様に、上記複
数のパッド状電極１１ｂも、好ましくは、金線などのワ
イヤとの導電接続性を良好とするために、少なくともそ
の表面が金製の電極とされている。これは、たとえば第
１の半導体チップ１の主面１０に形成されたアルミ製の
平坦な電極本体の表面に金メッキを施すことによって製
作することができる。
【００２５】上記第１の半導体チップ１は、その主面１
０Ａが上向きとなる姿勢とされた上で、その主面１０Ａ
とは反対の下向き面としての裏面がキャリヤテープ３に
接着されることにより、このキャリヤテープ３上に保持
されている。このキャリヤテープ３は、長尺状に形成さ
れたものであり、その上面には、上記第１の半導体チッ
プ１が一定ピッチ間隔で多数並べて接着されており、こ
のキャリヤテープ３を移送することによって上記第１の
半導体チップ１を１つずつ所定の位置へ供給配置できる
ようになっている。
【００２６】本実施形態において、所定の積層チップを
製造するには、まず図１に示すように、上記第１の半導
体チップ１の主面１０上に異方性導電接着剤４を塗布す
る。この異方性導電接着剤４は、たとえば熱硬化性のエ
ポキシ樹脂内に金属粒子などの導電性粒子を分散させて
含有させたものであり、上記主面１０上に塗布されただ
けではその厚み方向に導電性を有することはなく、後述
するように、それらの厚み方向に一定値以上の圧力が加
えられると、その圧力が加えられた部分のみがその厚み
方向に導電性を有することとなる特性を有している。こ
の異方性導電接着剤４は、上記主面１０の全面に塗布す
るのではなく、複数のバンプ電極１１ａの配置領域の内
側の領域に塗布し、これによって上記複数のバンプ電極
１１ａ上に異方性導電接着剤４が覆い被さらないように
しておく。また、上記異方性導電接着剤４の厚みは、上
記各バンプ電極１１ａの高さよりも多少高くなる厚みに
しておく。
【００２７】次いで、上記第１の半導体チップ１の主面
１０を、その上方に配置させたＣＣＤカメラなどの撮像
カメラ５を用いて撮像する。この撮像カメラ５には、こ
の撮像カメラ５の撮像で得られた画像データの中から複
数のバンプ電極１１ａの画像データを認識し、それらの
位置を判断する判断回路（図示略）が接続されており、
この判断回路によって、上記各バンプ電極１１ａの位置
が判断される。既述したとおり、上記各バンプ電極１１
ａは異方性導電接着剤４によって覆い隠されていない状
態であるために、上記撮像カメラ５による撮像では上記
各バンプ電極１１ａを明瞭に撮像することができ、その
位置を正確に判断することができる。
【００２８】上記第１の半導体チップ１の撮像作業を行
った後には、図２に示すように、吸着コレット６に保持
させた第２の半導体チップ２を上記第１の半導体チップ
１の上方に配置する。次いで、上記撮像カメラ５によっ
て、上記第２の半導体チップ２の主面２０とは反対に位
置する上向きの裏面２０ｂを撮像する。この裏面２０ｂ
には、吸着コレット６の先端部が接触しており、この裏
面２０ｂの全面を撮像することは困難であるが、上記裏
面２０ｂの外形線となる周縁部分を撮像することは可能
である。上記吸着コレット６としては、なるべく上方へ
大きく嵩張らない構造のものを用いることが好ましく、
これによって撮像カメラ５を第２の半導体チップ２の上
面に接近させることが可能となる。このようにして、撮
像カメラ５を用いて第２の半導体チップ２の裏面２０ｂ
を撮像した後には、この撮像カメラ５の上記判断回路に
おいて、裏面２０ｂの外形の４隅のコーナー部の位置を
判断させてから、このデータに基づいて複数のバンプ電
極２１のそれぞれの位置を判断させる。すなわち、第２
の半導体チップ２の外形の４隅のコーナー部と複数のバ
ンプ電極２１とは予め一定の位置関係になるように製造
されているために、上記４隅のコーナー部の位置が判明
すれば、それに基づいて複数のバンプ電極２１のそれぞ
れの位置が演算処理によって求めることができる。
【００２９】上記複数のバンプ電極２１の位置を求めた
後には、それら複数のバンプ電極２１と上記第１の半導
体チップ１の複数のバンプ電極１１ａとの位置合わせを
行うように、吸着コレット６の位置を水平方向に微調整
する。または、これに代えて、第１の半導体チップ１の
水平方向の位置を微調整する。その後は、図３に示すよ
うに、吸着コレット６を下降させて第２の半導体チップ
２を第１の半導体チップ１上に載置し、この第２の半導
体チップ２を下方へ押しつける。これら第１の半導体チ
ップ１のバンプ電極１１ａと第２の半導体チップ２のバ
ンプ電極２１とは、上記した撮像作業によって得られた
データに基いてそれらの位置合わせが予め行われている
ために、それらのバンプ電極１１ａ，２１どうしを、正
確に対向させることが可能となる。
【００３０】また、第２の半導体チップ２が下方へ押し
つけられると、異方性導電接着剤４は２つの半導体チッ
プ１，２間で圧縮されて水平方向に広がる。このため、
上記異方性導電接着剤４は、バンプ電極１１ａ，２１間
に進入するとともに、それらバンプ電極１１ａ，２１の
形成箇所よりも外側の領域にまで広がる。このため、上
記第２の半導体チップ２の主面２０の略全面を上記異方
性導電接着剤４によって覆うことができ、上記第１の半
導体チップ１と第２の半導体チップ２とのそれぞれの主
面１０，２０を上記異方性導電接着剤４によって広い面
積で樹脂封止させた状態で、それら２つの半導体チップ
１，２を接着することができる。
【００３１】上記異方性導電接着剤４は、互いに対向す
るバンプ電極１１ａ，２１間においては大きな圧縮力を
受ける。このため、図４に示すように、それらバンプ電
極１１ａ，２１間には、異方性導電接着剤４内に分散し
て含有されていた導電性粒子４０が高密度で存在すると
ともに、これらの導電性粒子４０が上記バンプ電極１１
ａ，２１の表面に密着することとなり、上記バンプ電極
１１ａ，２１間のみが適切に導通することとなる。
【００３２】上記作業の終了後には、上記異方性導電接
着剤４を加熱して硬化させる。これにより、上記第１の
半導体チップ１と第２の半導体チップ２との接着固定状
態をより確実なものにできる。また、熱硬化した異方性
導電接着剤４を２つの半導体チップ１，２のそれぞれの
主面１０，２０を保護する封止樹脂としても適切に役立
たせることができる。
【００３３】図５に示すように、上記一連の作業工程に
よって製造された積層チップＡは、たとえば樹脂パッケ
ージ型の半導体装置Ｂを製造するのに利用される。この
半導体装置Ｂは、リードフレームのダイパッド部７０上
に上記積層チップＡを搭載した上で、第１の半導体チッ
プ１の複数のパッド状電極１１ｂをリードフレームのリ
ード部７１にワイヤＷを介して結線接続したものであ
り、上記積層チップＡやその周辺部分は、エポキシ樹脂
などのパッケージング樹脂７２によって覆われている。
また、このパッケージング樹脂７２の外部には、上記リ
ード部７１に繋がった複数本のリード端子７３が突出し
ている。
【００３４】上記半導体装置Ｂは、上記複数本のリード
端子７３を利用することによって、回路基板の表面など
の所望の箇所に対して面実装可能なものである。むろ
ん、上記半導体装置Ｂは、２つの半導体チップ１，２を
上下厚み方向に積み重ねたものであるから、半導体チッ
プの高密度実装を行う上で好都合なものとなる。また、
既述したとおり、２つの半導体チップ１，２のそれぞれ
のバンプ電極１１ａ，２１は、正確に位置決めされてか
ら導通接続されているために、それらの電極間に導通不
良なども生じ難い高品質の半導体装置となる。さらに
は、２つの半導体チップ１，２どうしは、複数のバンプ
電極１１ａ，２１を介して互いに電気的に接続されてお
り、上記半導体装置Ｂを製造する際には、第１の半導体
チップ１のみをリード部７１と電気的に接続すればよ
く、第２の半導体チップ２についてはリード部７１と接
続する必要は無いため、半導体装置Ｂの製造作業工程が
簡略されるという利点も得られる。
【００３５】なお、上記実施形態では、図２に示す作業
工程において、第２の半導体チップ２の裏面２０ｂを撮
像したときに、この第２の半導体チップ２の外形のコー
ナー部の位置を判断してからそのデータに基づいてバン
プ電極２１の位置を求めるようにしたが、本願発明はこ
れに限定されない。本願発明では、半導体チップの主面
とは反対側の裏面に光学的に読み取り可能な適当なマー
クを予め設けておき、このマークを読み取ることによっ
てそのマークの位置からその半導体チップの主面の電極
の位置を判断してもよい。上記マークとしては、たとえ
ば図６（ａ）に示すように、半導体チップ２ａの裏面２
０ｂに、そのコーナー部２３，２３どうしを結ぶ対角線
状に設けられたマークＭａ、あるいは同図（ｂ）に示す
ように、半導体チップ２ａの裏面２０ｂの各コーナー部
２３またはその近傍に設けられた平面視略矩形状などの
マークＭｂを適用することができる。
【００３６】また、本願発明では、たとえば図７に示す
ように、２つの半導体チップ１ｂ，２ｂのそれぞれの電
極１４，２４をいずれも一定の高さを有する突起状の電
極として形成した場合において、一方の電極１４の先端
部には凹部１５を形成し、この凹部１５内に他方の電極
２４の先細状に形成された先端部を嵌入させるようにし
てもよい。上記凹部１５は、たとえばすり鉢状の凹部と
して形成されており、その内壁面１５ａは、上記他方の
電極２４の先端部を上記一方の電極１４の中心位置へガ
イド可能なテーパ面として形成されている。このような
手段を採用すれば、２つの電極１４，２４を互いに接触
させるときに、それらの電極１４，２４どうしが予め多
少の位置ずれを生じていても、上記凹部１５の内壁面１
５ａに一方の電極２４の先端部が接触することによっ
て、その電極２４が他方の電極１４の中心に導かれるこ
ととなり、上記電極１４，２４どうしの位置合わせをよ
り確実に行うことが可能となる。
【００３７】
【００３８】その他、本願発明に係る積層チップの製造
方法の各作業工程の具体的な構成は、上述した実施形態
に限定されず、種々に変更自在である。たとえば第１の
半導体チップおよび第２の半導体チップに加え、これら
とは別体の第３の半導体チップや第４の半導体チップを
第１の半導体チップや第２の半導体チップに対してさら
に追加して接着する作業工程を行ってもよい。また、第
１の半導体チップと第２の半導体チップとを互いに接着
する手段としては、異方性導電接着剤を用いる手段に代
えて、他の接着剤や接着用のシート材あるいはフィルム
材を用いてもよい。さらに、本願発明に係る積層チップ
の具体的な構成も、種々に設計変更自在である。むろ
ん、本願発明でいう半導体チップの具体的な種類も特定
されるものではない。
【図面の簡単な説明】
【図１】本願発明に係る積層チップの製造方法の一作業
工程を示す側面図である。
【図２】本願発明に係る積層チップの製造方法の一作業
工程を示す側面図である。
【図３】本願発明に係る積層チップの製造方法の一作業
工程を示す側面図である。
【図４】図３の一部拡大要部断面図である。
【図５】図１ないし３に示す作業工程によって得られた
積層チップを用いて製造された半導体装置の一例を示す
断面図である。
【図６】（ａ），（ｂ）は、本願発明で適用される半導
体チップの他の例を示す斜視図である。
【図７】半導体チップに形成された電極の他の例を示す
要部側面断面図である。
【符号の説明】
１ 第１の半導体チップ ２ 第２の半導体チップ ４ 異方性導電接着剤 ５ 撮像カメラ ６ 吸着コレット ８ａ，８ｂ ミラー １０ 主面（第１の半導体チップの） １１ａ バンプ電極 ２０ 主面（第２の半導体チップの） ２０ｂ 裏面（第２の半導体チップの） ２１ バンプ電極 Ａ 積層チップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−283956（ＪＰ，Ａ) 特開 平７−72931（ＪＰ，Ａ) 特開 平９−162230（ＪＰ，Ａ) 特開 昭64−81264（ＪＰ，Ａ) 特開 昭61−89657（ＪＰ，Ａ) 特開 平11−126869（ＪＰ，Ａ) 特開 平８−172111（ＪＰ，Ａ) 特開 平11−121685（ＪＰ，Ａ) 特開 平10−144862（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18 H01L 21/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップと第２の半導体チッ
    プとのそれぞれの主面どうしが互いに対面して接着さ
    れ、かつそれらの主面に形成されている電極どうしが互
    いに対向して導通している積層チップを製造するための
    方法であって、 上記第１の半導体チップの主面を上向きしてこの主面を
    その上方に位置する光学的撮像手段によって撮像するこ
    とにより、上記第１の半導体チップの電極の位置を判断
    する第１の工程と、この第１の工程の後に、 上記第２の半導体チップをその
    主面が下向きとなる姿勢で上記第１の半導体チップより
    も上方に配置するとともに、この第２の半導体チップの
    主面とは反対の上向き面をその上方に位置する上記光学
    的撮像手段によって撮像することにより、上記第２の半
    導体チップの電極の位置を判断する第２の工程と、上記第１および第２の 工程で判断された第１の半導体チ
    ップと第２の半導体チップとのそれぞれの電極の位置を
    互いに位置合わせするように上記第２の半導体チップを
    第１の半導体チップ上に配置してこれらを接着する第３
    の工程と、 を有していることを特徴とする、積層チップの製造方
    法。
  2. 【請求項２】 上記第２の工程では、上記第２の半導体
    チップの外形のコーナー部、または上記第２の半導体チ
    ップの主面とは反対の面に予め設けられているマークを
    読み取ることにより、上記第２の半導体チップの電極の
    位置を判断する、請求項１に記載の積層チップの製造方
    法。
  3. 【請求項３】 上記第１の半導体チップの電極と第２の
    半導体チップの電極とのそれぞれは突起状に形成されて
    いるとともに、それら電極のうち一方の電極の先端部に
    は、他方の電極の先端部を嵌入可能とする凹部が設けら
    れているとともに、この凹部の内壁面は、上記他方の電
    極の先端部を上記一方の電極の中心位置へガイド可能な
    テーパ面とされている、請求項１または２に記載の積層
    チップの製造方法。
JP33160197A 1997-01-24 1997-12-02 積層チップの製造方法 Expired - Fee Related JP3326554B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP33160197A JP3326554B2 (ja) 1997-12-02 1997-12-02 積層チップの製造方法
EP98900725A EP0890989A4 (en) 1997-01-24 1998-01-22 SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
KR10-1998-0707403A KR100522223B1 (ko) 1997-01-24 1998-01-22 반도체장치및그제조방법
US09/155,134 US6133637A (en) 1997-01-24 1998-01-22 Semiconductor device having a plurality of semiconductor chips
KR10-2004-7000090A KR100467946B1 (ko) 1997-01-24 1998-01-22 반도체 칩의 제조방법
PCT/JP1998/000281 WO1998033217A1 (en) 1997-01-24 1998-01-22 Semiconductor device and method for manufacturing thereof
US09/612,480 US6458609B1 (en) 1997-01-24 2000-07-07 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33160197A JP3326554B2 (ja) 1997-12-02 1997-12-02 積層チップの製造方法

Publications (2)

Publication Number Publication Date
JPH11163254A JPH11163254A (ja) 1999-06-18
JP3326554B2 true JP3326554B2 (ja) 2002-09-24

Family

ID=18245485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33160197A Expired - Fee Related JP3326554B2 (ja) 1997-01-24 1997-12-02 積層チップの製造方法

Country Status (1)

Country Link
JP (1) JP3326554B2 (ja)

Also Published As

Publication number Publication date
JPH11163254A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
KR100615019B1 (ko) 반도체 패키지, 멀티칩 모듈 및 그 제조방법
US6528870B2 (en) Semiconductor device having a plurality of stacked wiring boards
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP3022393B2 (ja) 半導体装置およびリードフレームならびに半導体装置の製造方法
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
JP3527166B2 (ja) 固体撮像装置及びその製造方法
US20070216035A1 (en) Flip-chip type semiconductor device
JP2003189195A (ja) 半導体装置、撮像用半導体装置及びその製造方法
JPH09331000A (ja) 半導体パッケージ
TW200805619A (en) Memory card and memory card manufacturing method
JP4175138B2 (ja) 半導体装置
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP4034468B2 (ja) 半導体装置の製造方法
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
US6472734B2 (en) Stacked semiconductor device and method for manufacturing the same
JP3326554B2 (ja) 積層チップの製造方法
JPH0951015A (ja) 半導体装置
JPH10154726A (ja) 半導体装置及びその製造方法
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
CN220856559U (zh) 封装结构
JP2003068793A (ja) 半導体装置及びその製造方法
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JPH08181165A (ja) 半導体集積回路
JP3485736B2 (ja) 半導体装置とその製造方法
JP4740555B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees