CN220856559U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN220856559U CN220856559U CN202322667897.0U CN202322667897U CN220856559U CN 220856559 U CN220856559 U CN 220856559U CN 202322667897 U CN202322667897 U CN 202322667897U CN 220856559 U CN220856559 U CN 220856559U
- Authority
- CN
- China
- Prior art keywords
- substrate
- lead
- signal input
- output
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 238000003466 welding Methods 0.000 claims abstract description 34
- 238000000465 moulding Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229920006336 epoxy molding compound Polymers 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 235000014820 Galium aparine Nutrition 0.000 description 1
- 240000005702 Galium aparine Species 0.000 description 1
- 101001034843 Mus musculus Interferon-induced transmembrane protein 1 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本实用新型提供一种封装结构。该封装结构包括:基板,具有朝向相反的第一表面和第二表面,所述基板的第二表面具有信号输入输出焊垫;引线,竖立在所述信号输入输出焊垫上方,所述引线的一端具有焊点球,所述焊点球焊接在所述信号输入输出焊垫上;以及第二塑封体,位于所述基板的第二表面一侧,包裹所述信号输入输出焊垫和所述引线,其中,所述引线沿垂直所述基板第二表面的方向贯穿所述第二塑封体。如此使得信号输入输出焊垫之间的间距不受到大尺寸锡球的限制,从而缩小信号输入输出焊垫之间的间距,提高信号输入输出焊垫的集成密度,提高封装结构的信号端口的集成密度。
Description
技术领域
本实用新型涉及封装技术领域,特别涉及一种封装结构。
背景技术
随着系统级封装(System InPackage,SIP)技术的发展和小型化的需求日益紧迫,封装技术从传统的引线键合(Wire Bond,WB)转向倒装(Flip Chip,FC)封装,但仅是单面封装的产品空间却难以满足日益增长的产品性能的需求,业界开始将平面设计转向空间设计,芯片堆叠以及双面塑封等封装方式应运而生;双面塑封采用在基板的正反两面均贴装器件的方式来增大产品封装的可用面积,以便搭载更多的芯片,承载更多功能,其中,双面封装必须解决信号输入输出焊垫引出的问题。
图1和图2为现有的一种双面封装方法的过程结构示意图。该双面封装方法包括以下步骤:参考图1所示,在基板3的顶面安装第一芯片1;在基板3的顶面上形成塑封第一芯片1的第一塑封体2;在基板3的背面安装第二芯片5;在基板3的背面形成塑封第二芯片5的第二塑封体6;在第二塑封体6中激光打孔形成凹槽4,凹槽4露出基板3背面的信号输入输出焊垫8(Pad);参考图2所示,在信号输入输出焊垫8上安装锡球7以引出信号输入输出焊垫。
图3和图4为现有的另一种双面封装方法的过程结构示意图。该双面封装方法包括以下步骤:参考图3所示,在基板3的顶面安装第一芯片1,第一芯片1通过基板3顶面的第一塑封体2塑封;在基板3的背面安装第二芯片5以及在基板3背面的信号输入输出焊垫8上安装锡球7;在基板3的背面形成覆盖锡球7和第二芯片5的第二塑封体6;参考图4所示,研磨第二塑封体6露出锡球7以完成信号输入输出焊垫引出。
上述的双面封装方法存在以下问题:(1)为了引出信号输入输出焊垫,锡球的高度需大于第二芯片的高度,即需要安装较大尺寸的锡球,因锡球的尺寸较大且为了减少锡球之间的桥接问题,锡球之间需要具有较大的间距,导致基板背面的信号输入输出焊垫分布由于锡球分布的限制而受到限制,即使得信号输入输出焊垫的分布较为分散,信号输入输出焊垫的集成密度相对较低,最终导致封装结构的信号端口的集成密度较低;(2)由于需要使用尺寸较大的锡球,导致封装成本较高。
实用新型内容
本实用新型的目的之一是提供一种封装结构,使得信号输入输出焊垫之间的间距不受到大尺寸锡球的限制,从而可以缩小信号输入输出焊垫之间的间距,提高信号输入输出焊垫的集成密度,提高封装结构的信号端口的集成密度,且封装成本较低。
为了实现上述目的,本实用新型提供的封装结构包括:基板,具有朝向相反的第一表面和第二表面,所述基板的第二表面具有信号输入输出焊垫;引线,竖立在所述信号输入输出焊垫上方,所述引线的一端具有焊点球,所述焊点球焊接在所述信号输入输出焊垫上;以及第二塑封体,位于所述基板的第二表面一侧,包裹所述信号输入输出焊垫和所述引线;其中,所述引线沿垂直所述基板第二表面的方向贯穿所述第二塑封体。
可选的,所述焊点球在所述基板所在平面的投影面积大于所述引线在所述基板所在平面的投影面积。
可选的,所述引线的另一端设置有凸点,所述凸点凸出所述第二塑封体远离所述基板的表面。
可选的,所述凸点在所述基板所在平面的投影面积大于所述引线在所述基板所在平面的投影面积。
可选的,所述第二塑封体远离所述基板的表面具有凹槽,所述凹槽与所述引线的另一端位置对应,且所述引线的另一端从所述凹槽的底面凸出,所述凸点填充所述凹槽且包裹所述引线的另一端。
可选的,所述引线的线径为1mil~2mil。
可选的,所述封装结构还包括第一电子元件和第二电子元件;所述第一电子元件安装于所述基板的第一表面;所述第二电子元件安装于所述基板的第二表面,所述第二塑封体包裹所述第二电子元件。
可选的,在垂直于所述基板的第二表面且背离所述第二表面的方向上,所述引线的高度大于或等于所述第二电子元件的高度。
可选的,所述封装结构还包括第一塑封体,所述第一塑封体位于所述基板的第一表面一侧,所述第一塑封体包裹所述第一电子元件。
可选的,所述第一电子元件和所述第二电子元件的数量均为多个;多个所述第一电子元件包括芯片和无源器件;多个所述第二电子元件包括芯片和无源器件。
本实用新型的封装结构中,通过一端具有焊点球的引线将信号输入输出焊垫引出第二塑封体,该一端具有焊点球的引线通过引线键合工艺形成,如此不需要在信号输入输出焊垫上焊接大尺寸的锡球来引出信号输入输出焊垫,使得信号输入输出焊垫之间的间距不受到大尺寸锡球的限制,从而可以缩小信号输入输出焊垫之间的间距,提高信号输入输出焊垫的集成密度,提高封装结构的信号端口的集成密度,且封装成本较低,此外,通过引线键合的工艺形成引线的工艺简单。
附图说明
图1和图2为现有的一种双面封装方法的过程结构示意图。
图3和图4为现有的另一种双面封装方法的过程结构示意图。
图5为本实用新型一实施例提供的封装结构的制作方法的流程示意图。
图6至图14为本实用新型一实施例提供的封装结构的制作过程示意图。
图15为本实用新型一实施例提供的封装结构的剖面示意图。
附图标记说明:
(图1至图4)1-第一芯片;2-第一塑封体;3-基板;4-凹槽;5-第二芯片;6-第二塑封体;7-锡球;8-信号输入输出焊垫;
(图6至图15)10-基板;10a-信号输入输出焊垫;11-第一电子元件;12-第一塑封体;13-第二电子元件;14-焊点球;15-引线;16-第二塑封体;17-凹槽;18-锡球;19-凸点。
具体实施方式
以下结合附图和具体实施例对本实用新型作进一步详细说明。根据下面说明,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
图5为本实用新型一实施例提供的封装结构的制作方法的流程示意图。如图5所示,封装结构的制作方法包括:
步骤S1,提供基板,所述基板具有朝向相反的第一表面和第二表面,所述基板的第二表面具有信号输入输出焊垫;
步骤S2,采用引线键合的工艺在所述信号输入输出焊垫上形成引线,所述引线竖立在所述信号输入输出焊垫上,且所述引线的一端与所述信号输入输出焊垫焊接;以及
步骤S3,在所述基板的第二表面一侧形成第二塑封体,所述第二塑封体包裹所述信号输入输出焊垫和所述引线;其中,所述引线的另一端从所述第二塑封体远离所述基板的表面穿出,以引出所述信号输入输出焊垫。
应该理解的是,虽然图5的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图5中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
图6至图14为本实用新型一实施例提供的封装结构的制作过程示意图。图15为本实用新型一实施例提供的封装结构的剖面示意图。以下结合图5至图15对本实施例的封装结构的制作方法进行说明。
如图6所示,提供基板10的具有朝向相反的第一表面和第二表面,基板10的第二表面具有信号输入输出焊垫10a。
示例性的,基板10可以是印刷电路板(PCB),但不限于此。基板10内部具有线路层,且基板10表面的信号输入输出焊垫10a与基板10内部的线路层连接。基板10的第一表面可以是基板的正面,基板10的第二表面可以是基板的背面,但不限于此。
参考图6所示,基板10的第二表面可以具有多个信号输入输出焊垫10a,多个信号输入输出焊垫10a在基板的第二表面间隔分布。
继续参考图6所示,在基板10的第一表面安装第一电子元件11。
示例性的,可以在基板10的第一表面安装多个第一电子元件11,多个第一电子元件11可以包括无源器件和多个第一芯片。
本实施例中,部分第一芯片可以是引线键合类型的芯片,部分第一芯片可以是倒装封装类型的芯片。在其它实施例中,多个第一芯片可以是相同类型的芯片,例如均为引线键合类型的芯片或倒装封装类型的芯片。
无源器件包括但不限于电阻、电容或电感。
参考图7所示,在基板10的第一表面一侧形成第一塑封体12,第一塑封体12包裹第一电子元件11。第一塑封体12的材料包括但不限于环氧塑封料(Epoxy Molding Compound,EMC)。
参考图8所示,在基板10的第二表面安装第二电子元件13。
本实施例中,可以在基板10的第二表面安装多个第二电子元件13。多个第二电子元件13可以包括无源器件和多个第二芯片。
本实施例中,第二芯片可以是倒装封装类型的芯片。在其它实施例中,第二芯片还可以是引线键合类型的芯片。
参考图9所示,采用引线键合的工艺在信号输入输出焊垫10a上形成引线15,引线15竖立在信号输入输出焊垫10a上,且引线15的一端与信号输入输出焊垫10a焊接。
示例性的,参考图9所示,在信号输入输出焊垫10a上形成引线15的方法可以包括:在焊线的端部形成焊点球14;将焊点球14键合在信号输入输出焊垫10a的表面;焊头劈刀上移设定距离后夹紧焊线,并将焊线拖曳至信号输入输出焊垫10a附近的基板10表面;焊头劈刀在基板10表面对焊线施加压力以在焊线上形成缺口;焊头劈刀将焊线在信号输入输出焊垫10a的上方垂直拉伸,焊线在拉力的作用下垂直竖立在信号输入输出焊垫10a上且于缺口位置拉断,形成引线15。
本实施例中,可以在每个信号输入输出焊垫10a上形成引线15。
示例性的,引线15可以为铜线、钯铜线、金钯铜线、金线或银线等。引线15的线径可以为1mil~2mil,但不限于此。
参考图9所示,焊点球14在基板10所在平面的投影面积大于引线15在基板10所在平面的投影面积,引线15通过焊点球14连接到信号输入输出焊垫10a,可以增加引线15与信号输入输出焊垫10a连接的可靠性,提供封装结构的可靠性。
参考图10和图11所示,在基板10的第二表面一侧形成第二塑封体16,第二塑封体16包裹信号输入输出焊垫10a和引线15;其中,引线15的另一端(即远离基板10的一端)从第二塑封体16远离基板10的表面穿出,以引出信号输入输出焊垫10a。
具体的,本实施例中,参考图10所示,在基板10的第二表面形成覆盖信号输入输出焊垫10a和引线15的第二塑封体16;参考图11所示,采用化学机械研磨的方式去除第二塑封体16的部分厚度,露出引线15的另一端。
第二塑封体16的材料包括但不限于环氧塑封料。
本申请的一些实施例中,在采用化学机械研磨的方式去除第二塑封体16的部分厚度,露出引线15的另一端后,参考图12所示,还可以采用研磨的方式继续去除第二塑封层16的部分厚度、引线15的部分厚度以及第二电子元件13的部分厚度,如此可以减小封装结构的整体厚度,且可以提高第二电子元件13的散热。
参考图11和图12所示,在垂直于基板10的第二表面且背离第二表面的方向上,引线15的高度大于或等于第二电子元件13的高度,如此可以在保证第二塑封体16对第二电子元件13的包覆效果的情况下,实现引线15引出信号输入输出焊垫10a的目的。
以下以图11所示的引线15的高度大于第二电子元件13的高度为例继续介绍本申请的封装结构的制作方法的后续步骤。需要说明的是,引线15的高度等于第二电子元件13的高度的情况下,封装结构的制作方法的后续步骤可以与引线15的高度大于第二电子元件13的高度的情况相同。
参考图13所示,在第二塑封体16远离基板10的表面形成凹槽17,一个凹槽17与一条引线15的另一端位置对应,且引线15的另一端从凹槽17的底面凸出。示例性的,可以采用镭射激光的方式去除部分第二塑封体形成凹槽17。
参考图14和图15所示,在凹槽17内形成凸点19,每个凸点19包裹对应的引线15的另一端且凸出凹槽17的开口。凸点19作为封装结构的信号端口。
示例性的,在凹槽17内形成凸点19的方法可以包括:在凹槽17上印刷锡膏或植锡球18;执行回流焊工艺,锡膏或锡球18熔融并填充在凹槽17内,形成包裹引线15的另一端的凸点19。
可选的,引线15位于凹槽17的中心区域,凹槽17环绕引线15,如此有助于提高凸点19对引线15的另一端的包裹效果,提高凸点19与引线15的连接可靠性,使得封装结构在跌落测试(drop test)中具有良好的表现。
示例性的,如图15所示,凸点19在基板10所在平面的投影面积大于引线15在基板10所在平面的投影面积,在将获得的封装结构焊接在基板或其它结构上时,封装结构通过凸点19与基板或其它结构焊接,可以确保封装结构的焊接可靠性。
需要说明的是,参考图14和图15所示,由于引线15已经将信号输入输出焊垫10a引出至第二塑封体16的表面,从而即使在引线15的另一端植锡球18,也可以使用尺寸较小的锡球18,而不需要使用高度大于第二电子元件13的大尺寸锡球。
与通过大尺寸的锡球引出信号输入输出焊垫的技术方案相比,本实施例通过引线键合的工艺在信号输入输出焊垫10a上形成引线15以引出信号输入输出焊垫10a,且由于引线15的线径较小,如此使得信号输入输出焊垫10a之间的间距不受到大尺寸锡球的限制,从而可以缩小信号输入输出焊垫10a之间的间距,提高信号输入输出焊垫10a的集成密度,提高封装结构的信号端口的集成密度,此外,通过引线键合的工艺形成引线15的工序简单,且不需要使用大尺寸的锡球,封装成本较低。
本实用新型还提供一种封装结构,该封装结构可以利用上述的封装结构的制作方法制成。
参考图15所示,该封装结构包括基板10、引线15和第二塑封体16。基板10具有朝向相反的第一表面和第二表面,基板10的第二表面具有信号输入输出焊垫10a;引线15竖立在信号输入输出焊垫10a上方,所述引线15的一端具有焊点球14,所述焊点球14焊接在所述信号输入输出焊垫10a上;第二塑封体16位于基板10的第二表面一侧且包裹信号输入输出焊垫10a和引线15。其中,引线15沿垂直基板10第二表面的方向贯穿第二塑封体16,且引线15通过引线键合(Wire Bond)的工艺形成。
示例性的,基板10可以是印刷电路板(PCB),但不限于此。基板10内部具有线路层,且基板10表面的信号输入输出焊垫10a与基板10内部的线路层连接。基板10的第一表面可以是基板的正面,基板10的第二表面可以是基板的背面,但不限于此。
基板10的第二表面可以具有多个信号输入输出焊垫10a,多个信号输入输出焊垫10a在基底10的第二表面间隔分布。本实施例中,每个信号输入输出焊垫10a上均可以设置有引线15。
本实施例中,所述封装结构还包括第一电子元件11和第二电子元件13。第一电子元件11安装于基板10的第一表面。第二电子元件13安装于基板10的第二表面,第二塑封体16包裹第二电子元件13。
所述封装结构中,第一电子元件11的数量可以为多个。多个第一电子元件11可以包括无源器件和多个第一芯片。
本实施例中,参考图15所示,部分第一芯片可以是引线键合类型的芯片,部分第一芯片可以是倒装封装类型的芯片。在其它实施例中,多个第一芯片可以是相同类型的芯片,例如均为引线键合类型的芯片或倒装封装类型的芯片。无源器件包括但不限于电阻、电容或电感。
参考图15所示,本实施例中,多个第一电子元件11平铺安装于基板10的第一表面。在其它实施例中,多个第一电子元件11中的多个第一芯片可以自下而上堆叠安装于基板10的第一表面,从而所述封装结构可以为多层封装类型的封装结构。
所述封装结构中,第二电子元件13的数量也可以为多个。多个第二电子元件13可以包括无源器件和多个第二芯片。
本实施例中,第二芯片可以是倒装封装类型的芯片。在其它实施例中,第二芯片还可以是引线键合类型的芯片。
本实施例中,多个第二电子元件13平铺安装于基板10的第二表面。在其它实施例中,多个第二电子元件13中的多个第二芯片可以自下而上堆叠安装于基板10的第二表面。
参考图15所示,所述封装结构还包括第一塑封体12,第一塑封体12位于基板10的第一表面一侧,第一塑封体12包裹第一电子元件11。第一塑封体12的材料包括但不限于环氧塑封料。
参考图15所示,本实用新型中,焊点球14和引线15为一体成型结构。如上所述,在采用引线键合的工艺在信号输入输出焊垫10a上形成引线15的过程中,首先在焊线的端部形成焊点球14,再在焊线的缺口位置拉断焊线形成引线15,从而形成的焊点球14和引线15为一体成型结构。示例性的,焊点球14在基板10所在平面的投影面积大于引线15在基板10所在平面的投影面积。
本实施例中,引线15为铜线、钯铜线、金钯铜线、金线或银线等。引线15的线径可以为1mil~2mil,但不限于此。
在垂直于基板10的第二表面且背离第二表面的方向上,引线15的高度大于或等于第二电子元件13的高度,如此可以在保证第二塑封体16对第二电子元件13的包覆效果的情况下,实现引线15引出信号输入输出焊垫10a的目的。
参考图15所示,引线15的另一端设置有凸点19,凸点19凸出第二塑封体16远离基板10的表面。凸点19作为封装结构的信号端口。
具体的,第二塑封体16远离基板10的表面具有凹槽17,每个凹槽17与一条引线15的另一端(远离基板10的一端)位置对应,且引线15的另一端从凹槽17的底面凸出,凸点19填充所述凹槽17且包裹引线15的另一端。
示例性的,凸点19在基板10所在平面的投影面积大于引线15在基板10所在平面的投影面积。
本实用新型的封装结构中,通过一端具有焊点球14的引线15将信号输入输出焊垫10a引出第二塑封体16,该一端具有焊点球14的引线15通过引线键合工艺形成,如此不需要在信号输入输出焊垫10a上焊接大尺寸的锡球来引出信号输入输出焊垫10a,使得信号输入输出焊垫10a之间的间距不受到大尺寸锡球的限制,从而可以缩小信号输入输出焊垫10a之间的间距,提高信号输入输出焊垫10a的集成密度,提高封装结构的信号端口的集成密度,且封装成本较低,此外,通过引线键合的工艺形成引线15的工艺简单。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型权利范围的任何限定,任何本领域技术人员在不脱离本实用新型的精神和范围内,都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改,因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本实用新型技术方案的保护范围。
Claims (10)
1.一种封装结构,其特征在于,包括:
基板,具有朝向相反的第一表面和第二表面,所述基板的第二表面具有信号输入输出焊垫;
引线,竖立在所述信号输入输出焊垫上方,所述引线的一端具有焊点球,所述焊点球焊接在所述信号输入输出焊垫上;以及
第二塑封体,位于所述基板的第二表面一侧,包裹所述信号输入输出焊垫和所述引线;
其中,所述引线沿垂直所述基板第二表面的方向贯穿所述第二塑封体。
2.如权利要求1所述的封装结构,其特征在于,所述焊点球在所述基板所在平面的投影面积大于所述引线在所述基板所在平面的投影面积。
3.如权利要求1所述的封装结构,其特征在于,所述引线的另一端设置有凸点,所述凸点凸出所述第二塑封体远离所述基板的表面。
4.如权利要求3所述的封装结构,其特征在于,所述凸点在所述基板所在平面的投影面积大于所述引线在所述基板所在平面的投影面积。
5.如权利要求3所述的封装结构,其特征在于,所述第二塑封体远离所述基板的表面具有凹槽,所述凹槽与所述引线的另一端位置对应,且所述引线的另一端从所述凹槽的底面凸出,所述凸点填充所述凹槽且包裹所述引线的另一端。
6.如权利要求1所述的封装结构,其特征在于,所述引线的线径为1mil~2mil。
7.如权利要求1所述的封装结构,其特征在于,所述封装结构还包括第一电子元件和第二电子元件;所述第一电子元件安装于所述基板的第一表面;所述第二电子元件安装于所述基板的第二表面,所述第二塑封体包裹所述第二电子元件。
8.如权利要求7所述的封装结构,其特征在于,在垂直于所述基板的第二表面且背离所述第二表面的方向上,所述引线的高度大于或等于所述第二电子元件的高度。
9.如权利要求7所述的封装结构,其特征在于,所述封装结构还包括第一塑封体,所述第一塑封体位于所述基板的第一表面一侧,所述第一塑封体包裹所述第一电子元件。
10.如权利要求7所述的封装结构,其特征在于,所述第一电子元件和所述第二电子元件的数量均为多个;多个所述第一电子元件包括芯片和无源器件;多个所述第二电子元件包括芯片和无源器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322667897.0U CN220856559U (zh) | 2023-10-07 | 2023-10-07 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322667897.0U CN220856559U (zh) | 2023-10-07 | 2023-10-07 | 封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220856559U true CN220856559U (zh) | 2024-04-26 |
Family
ID=90775089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322667897.0U Active CN220856559U (zh) | 2023-10-07 | 2023-10-07 | 封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220856559U (zh) |
-
2023
- 2023-10-07 CN CN202322667897.0U patent/CN220856559U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7579690B2 (en) | Semiconductor package structure | |
US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
KR100430861B1 (ko) | 배선기판, 반도체장치 및 패키지 스택 반도체장치 | |
US7514770B2 (en) | Stack structure of carrier board embedded with semiconductor components and method for fabricating the same | |
US8030135B2 (en) | Methods for a multiple die integrated circuit package | |
US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
JP2003163324A (ja) | ユニット半導体装置及びその製造方法並びに3次元積層型半導体装置 | |
US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
KR100265566B1 (ko) | 칩 스택 패키지 | |
US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
KR100240748B1 (ko) | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 | |
US20080237833A1 (en) | Multi-chip semiconductor package structure | |
KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
US20120049359A1 (en) | Ball grid array package | |
CN220856559U (zh) | 封装结构 | |
CN117199013A (zh) | 封装结构及其制作方法 | |
US20070284717A1 (en) | Device embedded with semiconductor chip and stack structure of the same | |
KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
CN221783207U (zh) | 一种芯片封装结构及电子设备 | |
KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
JP3850712B2 (ja) | 積層型半導体装置 | |
KR102029804B1 (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |