JP4729438B2 - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法 Download PDFInfo
- Publication number
- JP4729438B2 JP4729438B2 JP2006153467A JP2006153467A JP4729438B2 JP 4729438 B2 JP4729438 B2 JP 4729438B2 JP 2006153467 A JP2006153467 A JP 2006153467A JP 2006153467 A JP2006153467 A JP 2006153467A JP 4729438 B2 JP4729438 B2 JP 4729438B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- gold
- bump
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
特許文献1記載のフリップチップの接続方法においては、マウントヘッドに吸着保持させたフリップチップ(半導体チップ)のバンプを、基板の被接続端子(パッド)に接触させて荷重を加え、マウントヘッドに内蔵された超音波振動子を超音波振動させることで、マウントヘッドを介してフリップチップを超音波振動させる(特許文献1 段落0016−0018,第1−2図)。
これにより、被接続部の酸化層などを容易に除去でき、信頼性の高い電気的接続行うことができるものとしている(特許文献1 段落0022)。
例えば半導体装置をパッケージ等に搭載する際のはんだリフロー工程等で、半導体装置に高い熱が掛かった際、高熱による配線基板の変形により、前記パッドとバンプとの接合が破断してしまう場合があるという課題がある。また、パッドとバンプとの接合強度を高めることでこの破断を防ぐべく、パッドとバンプとの接合時の超音波振動の印加エネルギーを大きくすると、接合中に半導体チップとそのバンプとの間に亀裂等が生じて、半導体チップとバンプとの電気的接続性が悪化する場合が生じるという課題がある。
これによれば、配線基板の接続端子が、熱による配線基板の変形に追随せずにある程度バンプの位置に留まるから、その接続端子とバンプとの接合が破断しにくい。
実施例1に係る半導体装置の製造方法においては、図1(a)に示すように、配線基板2の基体に、金等で構成されたパッド状の接続部3,3を形成する。この接続部3,3は、後述する各接続端子に対して二つずつ形成する。
金ワイヤ4により、配線基板2の接続端子が構成される。
続いて、図1(c)に示すように、半導体チップ8の金バンプ10の形成面8aの反対面(図示せず)を超音波ツールにより吸着保持し、配線基板2の接続端子としての各金ワイヤ4に半導体チップ8の金バンプ10を位置決めして当接させる。この際、金バンプ10を、金ワイヤ4の中途部に位置決めする。
さらに、超音波ツールにより半導体チップ8を押圧して半導体チップ8の金バンプ10を金ワイヤ4に圧接させるとともに、超音波ツールを超音波振動させて半導体チップ8に超音波振動を印加する。これにより、金バンプ10の先端部は、金ワイヤ4と擦れ合い、金バンプ10と金ワイヤ4とは固相拡散により接合される(図1(c)参照)。
実施例2に係る半導体装置の製造方法においては、図2(a)に示すように、配線基板12の基体に、接続端子としての金パッド14を形成する。この際、金パッド14が配線基板12の基体に強固に固着されないようにする。例えば、通常は、配線基板上に金パッドを含む配線パターンを形成する際、両者が強固に固着されるように、配線パターンが形成される絶縁層の表面を予め粗面化するなどの処理が行われるが、本実施例2においては、その粗面化の処理を行わないなどして、配線基板12の基体(絶縁層)と金パッド14とが強固に固着されないようにする。なお、本発明において、接続端子(配線パターン)と配線基板の基体とが固着されていないということは、両者が全く接着されていないということに限定されるものではなく、両者の間に応力が生じた際に、両者がある程度相対的に移動または変形可能な程度に弱く接着されている状態も含む。
続いて、半導体チップ18の金バンプ20の形成面18aの反対面(図示せず)を超音波ツールにより吸着保持し、図2(c)に示すように、各金パッド14に半導体チップ18の金バンプ20を位置決めして当接させる。
さらに、超音波ツールにより半導体チップ18を押圧して半導体チップ18の金バンプ20を金パッド14に圧接させるとともに、超音波ツールを超音波振動させて半導体チップ18に超音波振動を印加する。これにより、金バンプ20の先端部は金パッド14と擦れ合い、金パッド14と金バンプ20とは固相拡散により接合される。
実施例3に係る半導体装置の製造方法においては、図3(a)に示すように、半導体チップ28にバンプ30を形成する。バンプ30は、弾性を有する樹脂部材30aの外面に金の導体層30bが設けられて成る。これにより、バンプ30は外力によって変形可能な弾性を有している。
続いて、図3(b)に示すように、半導体チップ28のバンプ30の形成面28aの反対面(図示せず)を超音波ツールにより吸着保持し、配線基板22の接続端子としての各金パッド24に半導体チップ28のバンプ30を位置決めして当接させる。
さらに、超音波ツールにより半導体チップ28を押圧して半導体チップ28のバンプ30を金パッド24に圧接させるとともに、超音波ツールを超音波振動させて半導体チップ28に超音波振動を印加する。これにより、バンプ30の先端部の、金の導体層30bは、金パッド24と擦れ合い、バンプ30と金パッド24とは固相拡散により接合される。
配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、前記接続端子の少なくとも一部が、前記配線基板の基体に固着されずに設けられ、前記パンプが、前記接続端子の、前記基体に固着されていない部分に接合されていることを特徴とする半導体装置。
(付記2)
前記接続端子は、ワイヤ状に形成されていることを特徴とする付記1記載の半導体装置。
(付記3)
ワイヤ状の前記接続端子の両端が、前記配線基板上の配線パターンに固着され、前記バンプは、該ワイヤ状の接続端子の中途部に接合されていることを特徴とする付記2記載の半導体装置。
(付記4)
前記接続端子を含む配線パターンが、前記配線基板の基体に固着されずに設けられ、前記配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを前記配線基板の基体上に保持するソルダーレジストが設けられていることを特徴とする付記1記載の半導体装置。
(付記5)
配線基板のパッドと半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、前記パッドまたは前記バンプが、弾性を有することを特徴とする半導体装置。
(付記6)
前記バンプは、弾性を有する樹脂部材の外面に導体層が設けられて成ることを特徴とする付記5記載の半導体装置。
(付記7)
配線基板に、少なくとも一部が該配線基板の基体に固着されていない接続端子を形成する接続端子形成ステップと、前記接続端子の、前記基体に固着されていない部分に、半導体チップのバンプを位置決めして当接させる位置決めステップと、前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記接続端子と前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。
(付記8)
前記接続端子は、ワイヤ状であることを特徴とする付記7記載の半導体装置の製造方法。
(付記9)
前記接続端子形成ステップは、前記ワイヤ状の接続端子の両端を、前記配線基板上の配線パターンに固着し、前記位置決めステップは、前記バンプを、前記ワイヤ状の接続端子の中途部に位置決めすることを特徴とする付記8記載の半導体装置の製造方法。
(付記10)
前記接続端子形成ステップは、前記接続端子を含む配線パターンを、前記配線基板の基体に固着せずに設け、配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを配線基板の基体上に保持するソルダーレジストを設けることを特徴とする付記7記載の半導体装置の製造方法。
(付記11)
配線基板に弾性を有するパッドを形成し、または、半導体チップに弾性を有するバンプを形成する接続端子形成ステップと、配線基板のパッドに前記半導体チップの前記バンプを位置決めして当接させる位置決めステップと、前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記パッドと前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。
(付記12)
前記バンプは、弾性を有する樹脂部材の外面に導体層が設けられて成ることを特徴とする付記11記載の半導体装置の製造方法。
4 金ワイヤ(接続端子)
8,18,28 半導体チップ
10,20 金バンプ(バンプ)
14 金パッド(接続端子)
16 ソルダーレジスト
24 金パッド(接続端子)
30 バンプ
30a 樹脂部材
30b 導体層
Claims (4)
- 配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、
前記接続端子は金ワイヤで形成され、
該金ワイヤの両端が、前記配線基板上の配線パターンに固着され、
前記バンプは、前記配線基板の基体に固着されていない前記金ワイヤの中途部に接合されていることを特徴とする半導体装置。 - 配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、
前記配線基板の基体上に、金パッドからなる前記接続端子を含む配線パターンが、前記配線基板の基体に固着されずに設けられ、
前記配線パターンの上層に、前記金パッドの箇所を除く両側に、配線パターンを前記配線基板の基体上に保持するソルダーレジストが設けられ、
前記バンプは、前記配線基板の基体に固着されていない前記金パッドに接合されていることを特徴とする半導体装置。 - 配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置の製造方法において、
前記接続端子を金ワイヤで形成し、該金ワイヤの両端を前記配線基板上の配線パターンに固着して、該金ワイヤの中途部が前記基体に固着されていない接続端子を形成する接続端子形成ステップと、
前記金ワイヤの、前記基体に固着されていない部分に、半導体チップのバンプを位置決めして当接させる位置決めステップと、
前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記金ワイヤと前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。 - 配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置の製造方法において、
前記配線基板の基体上に、金パッドからなる前記接続端子を含む配線パターンを、前記配線基板の基体に固着せずに設け、前記配線パターンの上層に、前記金パッドの箇所を除く両側に、配線パターンを前記配線基板の基体上に保持するソルダーレジストを設ける接続端子形成ステップと、
前記基体に固着されていない金パッドに、半導体チップのバンプを位置決めして当接させる位置決めステップと、
前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記金パッドと前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006153467A JP4729438B2 (ja) | 2006-06-01 | 2006-06-01 | 半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006153467A JP4729438B2 (ja) | 2006-06-01 | 2006-06-01 | 半導体装置、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324396A JP2007324396A (ja) | 2007-12-13 |
JP4729438B2 true JP4729438B2 (ja) | 2011-07-20 |
Family
ID=38856916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006153467A Expired - Fee Related JP4729438B2 (ja) | 2006-06-01 | 2006-06-01 | 半導体装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4729438B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831973A (ja) * | 1994-07-12 | 1996-02-02 | Oki Electric Ind Co Ltd | フリップチップic実装方法及び半導体装置 |
JP2000133749A (ja) * | 1998-10-27 | 2000-05-12 | Shin Etsu Polymer Co Ltd | 電気コネクタの製造方法 |
JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2002359262A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003086739A (ja) * | 2001-09-07 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-06-01 JP JP2006153467A patent/JP4729438B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831973A (ja) * | 1994-07-12 | 1996-02-02 | Oki Electric Ind Co Ltd | フリップチップic実装方法及び半導体装置 |
JP2000133749A (ja) * | 1998-10-27 | 2000-05-12 | Shin Etsu Polymer Co Ltd | 電気コネクタの製造方法 |
JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2002359262A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003086739A (ja) * | 2001-09-07 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007324396A (ja) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005503660A (ja) | フリップチップ用の自己平面保持バンプの形状 | |
JP4768343B2 (ja) | 半導体素子の実装方法 | |
JP4860128B2 (ja) | ワイヤボンディング方法 | |
KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
KR20070019798A (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
JP2007173363A (ja) | フライングリードの接合方法 | |
JP5566296B2 (ja) | 半導体装置の製造方法 | |
KR101610827B1 (ko) | 본딩 구조물의 형성 방법 | |
JP4729438B2 (ja) | 半導体装置、およびその製造方法 | |
JP4374040B2 (ja) | 半導体製造装置 | |
JP3965354B2 (ja) | 素子パッケージ及びその製造方法 | |
JP4057875B2 (ja) | 半導体装置の製造方法 | |
JP2007141963A (ja) | 基板の実装方法、及びその実装方法で実装された半導体装置 | |
JP4386012B2 (ja) | バンプ接合体の製造方法 | |
JP4385878B2 (ja) | 実装方法 | |
JP4491321B2 (ja) | 超音波実装方法およびこれに用いる超音波実装装置 | |
JP2000195894A (ja) | 半導体装置の製造方法 | |
JP2007173362A (ja) | フライングリードの接合方法 | |
JP2007234960A5 (ja) | ||
JP6379447B2 (ja) | Icチップの実装方法 | |
JP2000216198A (ja) | 半導体装置およびその製造方法 | |
JP2004014637A (ja) | 半導体装置及びワイヤボンディング方法 | |
JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
KR100701694B1 (ko) | 범프 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |