JP2007324396A - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2007324396A
JP2007324396A JP2006153467A JP2006153467A JP2007324396A JP 2007324396 A JP2007324396 A JP 2007324396A JP 2006153467 A JP2006153467 A JP 2006153467A JP 2006153467 A JP2006153467 A JP 2006153467A JP 2007324396 A JP2007324396 A JP 2007324396A
Authority
JP
Japan
Prior art keywords
connection terminal
wiring board
semiconductor device
bump
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006153467A
Other languages
English (en)
Other versions
JP4729438B2 (ja
Inventor
Shuichi Takeuchi
周一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006153467A priority Critical patent/JP4729438B2/ja
Publication of JP2007324396A publication Critical patent/JP2007324396A/ja
Application granted granted Critical
Publication of JP4729438B2 publication Critical patent/JP4729438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッド等の配線基板の接続端子と半導体チップのバンプとの接合時の超音波振動の印加エネルギーを過剰に大きくすることなく、高熱による配線基板の変形によってもパッドとバンプとの接合が破断しにくい半導体装置、およびその製造方法を提供する。
【解決手段】配線基板2の接続端子4と半導体装置のバンプ10とが、固相拡散によりフリップチップ接合されて成る半導体装置において、接続端子4の少なくとも一部が、配線基板2の基体に固着されずに設けられ、パンプ10が、接続端子4の、前記基体に固着されていない部分に接合されている。
【選択図】図1

Description

本発明は、配線基板のパッドと半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置、およびその製造方法に関する。
近年、半導体装置を製造するにあたって半導体チップを基板(配線基板)にフリップチップ接合して搭載する際、半導体チップのバンプと配線基板のパッドとを当接させて、半導体チップに超音波振動を印加することで、当該バンプとパッドとを固相拡散により接合する方法が用いられている。
特許文献1には、超音波振動を用いた従来のフリップチップの接続方法が記載されている。
特許文献1記載のフリップチップの接続方法においては、マウントヘッドに吸着保持させたフリップチップ(半導体チップ)のバンプを、基板の被接続端子(パッド)に接触させて荷重を加え、マウントヘッドに内蔵された超音波振動子を超音波振動させることで、マウントヘッドを介してフリップチップを超音波振動させる(特許文献1 段落0016−0018,第1−2図)。
これにより、被接続部の酸化層などを容易に除去でき、信頼性の高い電気的接続行うことができるものとしている(特許文献1 段落0022)。
特開平10−12669号公報(段落0016−0018,0022,第1−2図)
しかしながら、超音波振動で接続端子を接合する従来の製造方法で製造された半導体装置には、以下のような課題がある。
例えば半導体装置をパッケージ等に搭載する際のはんだリフロー工程等で、半導体装置に高い熱が掛かった際、高熱による配線基板の変形により、前記パッドとバンプとの接合が破断してしまう場合があるという課題がある。また、パッドとバンプとの接合強度を高めることでこの破断を防ぐべく、パッドとバンプとの接合時の超音波振動の印加エネルギーを大きくすると、接合中に半導体チップとそのバンプとの間に亀裂等が生じて、半導体チップとバンプとの電気的接続性が悪化する場合が生じるという課題がある。
そこで、本願発明は、上記課題を解決すべく成され、その目的とするところは、パッド等の配線基板の接続端子と半導体チップのバンプとの接合時の超音波振動の印加エネルギーを過剰に大きくすることなく、高熱による配線基板の変形によってもパッドとバンプとの接合が破断しにくい半導体装置、およびその製造方法を提供することにある。
本発明に係る半導体装置は、上記課題を解決するために、以下の構成を備える。すなわち、配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、前記接続端子の少なくとも一部が、前記配線基板の基体に固着されずに設けられ、前記パンプが、前記接続端子の、前記基体に固着されていない部分に接合されていることを特徴とする。
これによれば、配線基板の接続端子が、熱による配線基板の変形に追随せずにある程度バンプの位置に留まるから、その接続端子とバンプとの接合が破断しにくい。
さらに、前記接続端子は、ワイヤ状に形成され、ワイヤ状の前記接続端子の両端が、前記配線基板上の配線パターンに固着され、前記バンプは、該ワイヤ状の接続端子の中途部に接合されていることを特徴とする。
また、前記接続端子を含む配線パターンが、前記配線基板の基体に固着されずに設けられ、前記配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを前記配線基板の基体上に保持するソルダーレジストが設けられていることを特徴とする。
また、本発明に係る半導体装置の製造方法は、上記課題を解決するために、以下の構成を備える。すなわち、配線基板に、少なくとも一部が該配線基板の基体に固着されていない接続端子を形成する接続端子形成ステップと、前記接続端子の、前記基体に固着されていない部分に、半導体チップのバンプを位置決めして当接させる位置決めステップと、前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記接続端子と前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする。
これによれば、配線基板の接続端子が、熱による配線基板の変形に追随せずにある程度バンプの位置に留まるから、その接続端子とバンプとの接合が破断しにくい。
また、前記接続端子形成ステップは、前記接続端子を含む配線パターンを、前記配線基板の基体に固着せずに設け、配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを配線基板の基体上に保持するソルダーレジストを設けることを特徴とする。
本発明に係る半導体装置、およびその製造方法によれば、パッド等の配線基板の接続端子と半導体チップのバンプとの接合時の超音波振動の印加エネルギーを過剰に大きくすることなく、高熱による配線基板の変形によってもパッドとバンプとの接合が破断しにくい。
以下、本発明に係る半導体装置およびその製造方法を実施するための最良の形態を、添付図面に基づいて説明する。
図1は、実施例1に係る半導体装置の製造方法および半導体装置の説明図である。なお、実施例1において、半導体装置の配線基板2および半導体チップ8には、それぞれ複数の接続端子(金ワイヤ4)および金バンプ10が形成されているが、図1においてはそれらのうちの一つずつのみを図示し、残りのものは省略している。
(接続端子形成ステップ)
実施例1に係る半導体装置の製造方法においては、図1(a)に示すように、配線基板2の基体に、金等で構成されたパッド状の接続部3,3を形成する。この接続部3,3は、後述する各接続端子に対して二つずつ形成する。
続いて、図1(b)に示すように、接続部3,3に、金ワイヤ4を固着する。接続部3に金ワイヤ4を固着するには、公知のワイヤボンディングの技術を適用できる。金ワイヤ4は、両端が、それぞれ接続部3,3に固着され、中途部は、配線基板2の基体に固着されずに設けられる。
金ワイヤ4により、配線基板2の接続端子が構成される。
(位置決めステップ)
続いて、図1(c)に示すように、半導体チップ8の金バンプ10の形成面8aの反対面(図示せず)を超音波ツールにより吸着保持し、配線基板2の接続端子としての各金ワイヤ4に半導体チップ8の金バンプ10を位置決めして当接させる。この際、金バンプ10を、金ワイヤ4の中途部に位置決めする。
(接合ステップ)
さらに、超音波ツールにより半導体チップ8を押圧して半導体チップ8の金バンプ10を金ワイヤ4に圧接させるとともに、超音波ツールを超音波振動させて半導体チップ8に超音波振動を印加する。これにより、金バンプ10の先端部は、金ワイヤ4と擦れ合い、金バンプ10と金ワイヤ4とは固相拡散により接合される(図1(c)参照)。
本実施例1に係る半導体装置の製造方法によって製造された半導体装置は、図1(c)に示すように、金バンプ10が、配線基板2の基体に固着されていない、金ワイヤ4の中途部に接合されているから、熱等による配線基板2の変形に応じて金ワイヤ4が変形し、金バンプ10は配線基板2の変形に追随せずにある程度金バンプ10の位置に留まるから、金バンプ10と金ワイヤ4(接続端子)との接合の破断が生じにくい。
図2は、実施例2に係る半導体装置の製造方法および半導体装置の説明図である。なお、実施例2において、半導体装置の配線基板12および半導体チップ18には、それぞれ複数(多数)の金パッド14および金バンプ20が形成されているが、図2においてはそれらのうちの一つずつのみを図示し、残りのものは省略している。
(接続端子形成ステップ)
実施例2に係る半導体装置の製造方法においては、図2(a)に示すように、配線基板12の基体に、接続端子としての金パッド14を形成する。この際、金パッド14が配線基板12の基体に強固に固着されないようにする。例えば、通常は、配線基板上に金パッドを含む配線パターンを形成する際、両者が強固に固着されるように、配線パターンが形成される絶縁層の表面を予め粗面化するなどの処理が行われるが、本実施例2においては、その粗面化の処理を行わないなどして、配線基板12の基体(絶縁層)と金パッド14とが強固に固着されないようにする。なお、本発明において、接続端子(配線パターン)と配線基板の基体とが固着されていないということは、両者が全く接着されていないということに限定されるものではなく、両者の間に応力が生じた際に、両者がある程度相対的に移動または変形可能な程度に弱く接着されている状態も含む。
続いて、図2(b)に示すように、前記配線パターンの上層に、金パッド14の箇所を除いて、配線パターンを配線基板12の基体上に保持するソルダーレジスト16を設ける。ソルダーレジスト16は、公知のフォトリソグラフィ法等により設けることができる。
(位置決めステップ)
続いて、半導体チップ18の金バンプ20の形成面18aの反対面(図示せず)を超音波ツールにより吸着保持し、図2(c)に示すように、各金パッド14に半導体チップ18の金バンプ20を位置決めして当接させる。
(接合ステップ)
さらに、超音波ツールにより半導体チップ18を押圧して半導体チップ18の金バンプ20を金パッド14に圧接させるとともに、超音波ツールを超音波振動させて半導体チップ18に超音波振動を印加する。これにより、金バンプ20の先端部は金パッド14と擦れ合い、金パッド14と金バンプ20とは固相拡散により接合される。
本実施例2に係る半導体装置の製造方法によって製造された半導体装置は、金バンプ20が、配線基板12の基体に固着されていない金パッド14上に接合されているから、図2(d)に示すように、熱等による配線基板12の変形に応じて金パッド14が変形し、配線基板12の変形に追随せずにある程度金バンプ20の位置に留まるから、金バンプ20と金パッド14(接続端子)との接合の破断が生じにくい。
図3は、実施例3に係る半導体装置の製造方法および半導体装置の説明図である。なお、実施例3において、半導体装置の配線基板22および半導体チップ28には、それぞれ複数(多数)の金パッド24およびバンプ30が形成されているが、図3においてはそれらのうちの一つずつのみを図示し、残りのものは省略している。
(接続端子形成ステップ)
実施例3に係る半導体装置の製造方法においては、図3(a)に示すように、半導体チップ28にバンプ30を形成する。バンプ30は、弾性を有する樹脂部材30aの外面に金の導体層30bが設けられて成る。これにより、バンプ30は外力によって変形可能な弾性を有している。
(位置決めステップ)
続いて、図3(b)に示すように、半導体チップ28のバンプ30の形成面28aの反対面(図示せず)を超音波ツールにより吸着保持し、配線基板22の接続端子としての各金パッド24に半導体チップ28のバンプ30を位置決めして当接させる。
(接合ステップ)
さらに、超音波ツールにより半導体チップ28を押圧して半導体チップ28のバンプ30を金パッド24に圧接させるとともに、超音波ツールを超音波振動させて半導体チップ28に超音波振動を印加する。これにより、バンプ30の先端部の、金の導体層30bは、金パッド24と擦れ合い、バンプ30と金パッド24とは固相拡散により接合される。
本実施例3に係る半導体装置の製造方法によって製造された半導体装置は、バンプ30が弾性を有するから、図3(c)に示すように、熱等による配線基板22の変形に応じてバンプ30が、配線基板22の変形に追随して弾性的に変形するから、バンプ30と金パッド24(接続端子)との接合の破断が生じにくい。
なお、実施例3においては、半導体チップ28のバンプ30を弾性体で構成したが、本発明はこれに限定されるものではなく、配線基板22のパッドを弾性体で構成したものも含む。この構成によっても、本実施例3と同様の作用効果を得ることができる。
(付記1)
配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、前記接続端子の少なくとも一部が、前記配線基板の基体に固着されずに設けられ、前記パンプが、前記接続端子の、前記基体に固着されていない部分に接合されていることを特徴とする半導体装置。
(付記2)
前記接続端子は、ワイヤ状に形成されていることを特徴とする付記1記載の半導体装置。
(付記3)
ワイヤ状の前記接続端子の両端が、前記配線基板上の配線パターンに固着され、前記バンプは、該ワイヤ状の接続端子の中途部に接合されていることを特徴とする付記2記載の半導体装置。
(付記4)
前記接続端子を含む配線パターンが、前記配線基板の基体に固着されずに設けられ、前記配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを前記配線基板の基体上に保持するソルダーレジストが設けられていることを特徴とする付記1記載の半導体装置。
(付記5)
配線基板のパッドと半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、前記パッドまたは前記バンプが、弾性を有することを特徴とする半導体装置。
(付記6)
前記バンプは、弾性を有する樹脂部材の外面に導体層が設けられて成ることを特徴とする付記5記載の半導体装置。
(付記7)
配線基板に、少なくとも一部が該配線基板の基体に固着されていない接続端子を形成する接続端子形成ステップと、前記接続端子の、前記基体に固着されていない部分に、半導体チップのバンプを位置決めして当接させる位置決めステップと、前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記接続端子と前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。
(付記8)
前記接続端子は、ワイヤ状であることを特徴とする付記7記載の半導体装置の製造方法。
(付記9)
前記接続端子形成ステップは、前記ワイヤ状の接続端子の両端を、前記配線基板上の配線パターンに固着し、前記位置決めステップは、前記バンプを、前記ワイヤ状の接続端子の中途部に位置決めすることを特徴とする付記8記載の半導体装置の製造方法。
(付記10)
前記接続端子形成ステップは、前記接続端子を含む配線パターンを、前記配線基板の基体に固着せずに設け、配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを配線基板の基体上に保持するソルダーレジストを設けることを特徴とする付記7記載の半導体装置の製造方法。
(付記11)
配線基板に弾性を有するパッドを形成し、または、半導体チップに弾性を有するバンプを形成する接続端子形成ステップと、配線基板のパッドに前記半導体チップの前記バンプを位置決めして当接させる位置決めステップと、前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記パッドと前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。
(付記12)
前記バンプは、弾性を有する樹脂部材の外面に導体層が設けられて成ることを特徴とする付記11記載の半導体装置の製造方法。
本発明の実施例1に係る半導体装置、およびその製造方法を示す説明図である。 本発明の実施例2に係る半導体装置、およびその製造方法を示す説明図である。 本発明の実施例3に係る半導体装置、およびその製造方法を示す説明図である。
符号の説明
2,12,22 配線基板
4 金ワイヤ(接続端子)
8,18,28 半導体チップ
10,20 金バンプ(バンプ)
14 金パッド(接続端子)
16 ソルダーレジスト
24 金パッド(接続端子)
30 バンプ
30a 樹脂部材
30b 導体層

Claims (5)

  1. 配線基板の接続端子と半導体装置のバンプとが、固相拡散によりフリップチップ接合されて成る半導体装置において、
    前記接続端子の少なくとも一部が、前記配線基板の基体に固着されずに設けられ、
    前記パンプが、前記接続端子の、前記基体に固着されていない部分に接合されていることを特徴とする半導体装置。
  2. 前記接続端子は、ワイヤ状に形成され、
    ワイヤ状の前記接続端子の両端が、前記配線基板上の配線パターンに固着され、前記バンプは、該ワイヤ状の接続端子の中途部に接合されていることを特徴とする請求項1記載の半導体装置。
  3. 前記接続端子を含む配線パターンが、前記配線基板の基体に固着されずに設けられ、
    前記配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを前記配線基板の基体上に保持するソルダーレジストが設けられていることを特徴とする請求項1記載の半導体装置。
  4. 配線基板に、少なくとも一部が該配線基板の基体に固着されていない接続端子を形成する接続端子形成ステップと、
    前記接続端子の、前記基体に固着されていない部分に、半導体チップのバンプを位置決めして当接させる位置決めステップと、
    前記半導体チップまたは前記配線基板に超音波振動を印加することで、前記接続端子と前記バンプとを固相拡散によりフリップチップ接合する接合ステップとを含むことを特徴とする半導体装置の製造方法。
  5. 前記接続端子形成ステップは、前記接続端子を含む配線パターンを、前記配線基板の基体に固着せずに設け、配線パターンの上層に、前記接続端子の箇所を除いて、配線パターンを配線基板の基体上に保持するソルダーレジストを設けることを特徴とする請求項4記載の半導体装置の製造方法。
JP2006153467A 2006-06-01 2006-06-01 半導体装置、およびその製造方法 Expired - Fee Related JP4729438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006153467A JP4729438B2 (ja) 2006-06-01 2006-06-01 半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006153467A JP4729438B2 (ja) 2006-06-01 2006-06-01 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007324396A true JP2007324396A (ja) 2007-12-13
JP4729438B2 JP4729438B2 (ja) 2011-07-20

Family

ID=38856916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153467A Expired - Fee Related JP4729438B2 (ja) 2006-06-01 2006-06-01 半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP4729438B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831973A (ja) * 1994-07-12 1996-02-02 Oki Electric Ind Co Ltd フリップチップic実装方法及び半導体装置
JP2000133749A (ja) * 1998-10-27 2000-05-12 Shin Etsu Polymer Co Ltd 電気コネクタの製造方法
JP2000294598A (ja) * 1999-04-08 2000-10-20 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2002359262A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003086739A (ja) * 2001-09-07 2003-03-20 Nec Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831973A (ja) * 1994-07-12 1996-02-02 Oki Electric Ind Co Ltd フリップチップic実装方法及び半導体装置
JP2000133749A (ja) * 1998-10-27 2000-05-12 Shin Etsu Polymer Co Ltd 電気コネクタの製造方法
JP2000294598A (ja) * 1999-04-08 2000-10-20 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2002359262A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003086739A (ja) * 2001-09-07 2003-03-20 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4729438B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
JP2005503660A (ja) フリップチップ用の自己平面保持バンプの形状
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
JP4860128B2 (ja) ワイヤボンディング方法
US20100181675A1 (en) Semiconductor package with wedge bonded chip
JP4374040B2 (ja) 半導体製造装置
JP4057875B2 (ja) 半導体装置の製造方法
JP3965354B2 (ja) 素子パッケージ及びその製造方法
JP4729438B2 (ja) 半導体装置、およびその製造方法
KR20110062482A (ko) 본딩 구조물의 형성 방법
JP2000133668A (ja) 半導体装置および実装構造
JP4385878B2 (ja) 実装方法
JP2000195894A (ja) 半導体装置の製造方法
JP2007234960A5 (ja)
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JPH10233417A (ja) 半導体装置及びその製造方法
KR100701694B1 (ko) 범프 형성방법
JP4992760B2 (ja) 半導体装置の実装方法
JP2000216198A (ja) 半導体装置およびその製造方法
JP2004014637A (ja) 半導体装置及びワイヤボンディング方法
JP2005167074A (ja) 半導体装置
JP2007324386A (ja) 半導体装置、およびその製造方法
JP3615368B2 (ja) チップサイズパッケージ及びその製造方法
JP3017136B2 (ja) 半導体チップ接続バンプ形成方法及び形成用治具
JP2006324577A (ja) 半導体装置およびその製造方法
JP2000243772A (ja) バンプ電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees