JP2005503660A - フリップチップ用の自己平面保持バンプの形状 - Google Patents

フリップチップ用の自己平面保持バンプの形状 Download PDF

Info

Publication number
JP2005503660A
JP2005503660A JP2002568401A JP2002568401A JP2005503660A JP 2005503660 A JP2005503660 A JP 2005503660A JP 2002568401 A JP2002568401 A JP 2002568401A JP 2002568401 A JP2002568401 A JP 2002568401A JP 2005503660 A JP2005503660 A JP 2005503660A
Authority
JP
Japan
Prior art keywords
bump
leg
base
stud
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002568401A
Other languages
English (en)
Other versions
JP2005503660A5 (ja
Inventor
ヤンドー クゥエオン
ラジェンドラ ペンデス
ナジール アーマッド
キョンムン キム
Original Assignee
チップパック，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by チップパック，インク． filed Critical チップパック，インク．
Publication of JP2005503660A publication Critical patent/JP2005503660A/ja
Publication of JP2005503660A5 publication Critical patent/JP2005503660A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

メンバ対間の電気的な相互結合のためのスタッドバンプ構造体は、バンプ基部およびバンプ脚部を具備している。バンプ基部は、パッドに固定されるか、相互結合されるメンバ対（集積回路チップのような）のいずれか一方にトレースされ、バンプ脚部の端部は、相互結合を完成すべく他方のメンバ（プリント回路基板のような）上の金属パッドに接触すべく配置される。本発明において、バンプ脚部の端部は、水平面に形成するために切り取られる。バンプ脚部は、バンプ基部より柔らかい。また、接触表面上のスタッドバンプの形成方法は、表面上にバンプ基部を形成し、バンプ基部の頂部から円錐時台状体を延出し、水平面の上側表面を有するバンプ脚部を形成し、バンプ基部の頂部から上側表面までの長さを有すべく先端を切り取るものである。一具体例において、少なくともスタッドバンプのバンプ脚部は、ワイヤボンディングツールを用いて形成される。また、電子パッケージの第１メンバおよび第２メンバ間の相互結合の形成方法は、本発明のスタッドバンプをメンバの１つに供給し、結合工程において、対応するバンプとパッドとを取り付ける。バンプの脚部の柔らかさは、パッド表面の様々な平面に対して融通される。

Description

【技術分野】
【０００１】
本発明は、集積回路チップと基板との電気相互結合の形成に関する。特に、フリップチップ半導体装置パッケージの基板に備えられた集積回路チップの相互結合に関する。
【背景技術】
【０００２】
プリント回路基板のような集積回路チップと基板との相互結合は、装置パッケージのアッセンブリの中に形成されるのが一般的である。一般的に用いられる相互結合方法においては、金バンプが基板上の金属接触パッドの配置に対応する配置を有する集積回路チップ上に取り付けられている。パッケージアッセンブリの中にチップおよび基板がバンプと配置されたパッドが対応した状態で押圧され、当該チップおよび基板は、所定条件下（温度、圧力、超音波振動）で金属パッドのバンプ上に互いに結合される。
【０００３】
集積回路チップおよび基板の表面は、一様に平らではない。特に、有機ポリマで形成されたような基板は、平坦でない表面を有し、また特に、より低いコストの工程によって加工された基板はなおさらである。基板表面は、ラップされるか、さもなければ、不規則なままである。したがって、基板上の金属接触パッドの表面は、同一平面上にないかもしれない。この結果、チップおよび基板の表面を押圧するときに、様々な金属パッド表面は、チップの一致する接触表面から異なる距離にある。このような不規則性のために、チップおよび基板が互いに結合されたとき、バンプの中に対応するパッドに対して良好に接触しないものが生じ、パッケージが機能しない結果となる場合がある。
【０００４】
半導体パッケージの小型化については、産業界から継続的な要求がある。パッケージが小型化されればされるほど、相互結合構造も小さくなり、チップと基板との間のクリアランスも狭くなる。チップと基板との間のクリアランスが非常に狭いと、例え、基板表面が比較的わずかな非平面性を生じても、重大な問題となってくるし、結果として、パッケージ構造の相互結合欠陥が見過ごせない割合となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、電子チップパッケージアッセンブリの頑丈な相互結合の構造について、信頼性を向上させる必要がある。
【課題を解決するための手段】
【０００６】
本発明によれば、スタッドバンプ構造体は、バンプ基部とバンプ脚部とを具備する。バンプ基部は、パッドに貼着され、または相互結合されるメンバ対（集積回路チップのような）の１つにトレースされ、バンプ脚部の端部は、相互接続を完成させるべく第２メンバ上の金属パッド（プリント回路基板のような）に接触するために構成される。また、本発明によれば、バンプ脚部の端部は、水平面を形成するために先端が切り捨てられ、バンプ脚部は、バンプ基部より柔らか（compliant；コンプライアント）である。この柔らかさ（コンプライアンス）の差は、バンプ脚部をバンプ基部に比べて小さい直径で形成することによりもたらされるだろう。あるいは、コンプライアンスの差は、バンプ脚部をバンプ基部より柔らかい物質で形成することによりもたらされてもよい。第１および第２メンバは、第２メンバ上の対応する金属パッドに配列された第１メンバ上のスタッドバンプによって押圧される。各メンバは、金属パッド上のスタッドバンプの脚部における結合が支持される状況下で互いの向きに移動する。メンバの表面が一様に平面ではなく、かつ、当該表面が互いの向きに移動し、他方が接触する前に対応するパッドが所定のバンプ脚部に接触するため、これらのバンプ脚部は、表面が互いに近づくように移動して再形成され、ましてや、バンプ脚部は、対応するパッドに接触して、最終的にすべてのバンプ脚部は、対応するパッドに接触され、結合される。スタッドバンプの基部は、バンプ脚部より柔らかくないので、バンプ脚部の再形成の間、実質的に形状を維持する。また、バンプ基部は留めの役割を果たし、第１および第２メンバの互いの移動を防止し、（バンプおよびパッドから離れた）表面間の最小距離を維持することを確保する。スタッドバンプの脚部が再形成工程において短くなる範囲は、水平でない金属パッド表面における実用上の許容範囲に設定される。
【０００７】
本発明に係るスタッドバンプ構造は、特に、第１メンバが集積回路チップで、第２メンバがプリント回路基板のような基板である非常に薄いフリップチップパッケージのための相互結合に便利である。
【０００８】
本発明の特徴的な一般的側面の１つとして、スタッドバンプ構造は、相互結合対（集積回路チップのような）の１つのメンバを貼り付けるバンプ基部と、相互結合対（プリント回路基板のような）の第２のメンバ上に金属パッドを接触させるために配置させた水平面の上側表面を有するバンプ脚部とを具備する。バンプ脚部は、バンプ基部よりも柔らかく（コンプライアントであり）、そのため、上側表面に対してバンプ基部に向けて圧力がかかると、バンプ脚部は、再形成され、より短くなる一方、バンプ基部は、実質的に再形成されずに状態を維持する。
【０００９】
一具体例において、前記バンプ基部は、第１物質で構成され、前記バンプ脚部は、第２物質で構成され、前記第２物質は、前記第１物質より柔らかい（よりコンプライアントな）ものである。第２物質が第１物質より柔らかいために、バンプ脚部の上側表面に対してバンプ基部に向けて圧力がかけられた際、（パッドについたバンプ脚部の結合を促す条件下で）バンプ脚部の再形成が起こり、次第に短くなっていく一方、バンプ基部は、実質的に再形成を起こさずに状態が維持される。一具体例において、前記第１物質は、ニッケル、ニッケル合金、銅または銅合金で構成され、前記第２物質は、はんだ、金または金合金により構成され、パッドについたバンプ脚部の結合を促す条件は、パッドに付いたはんだを溶かすのに十分な温度にすることが含まれるものである。
【００１０】
一具体例において、前記バンプ基部は、前記バンプ脚部の物質と同じまたは同様または異なる柔らかさ（コンプライアンス）を有する物質であることを特徴とし、例えば、バンプ脚部と実質的に同じ物質で構成されてもよい。このような具体例において、少なくともバンプ脚部の上側表面は、バンプ基部より小さい直径を有しており、このため、物質のコンプライアンスに差がなくても、バンプ脚部は、より小さい直径のためにバンプ基部より柔らかくなる。より好ましい物質としては、金や金合金である。
【００１１】
結合工程の間に再形成される際に、前記バンプ脚部が短くなる範囲は、相互結合される与えられたメンバの水平ではない範囲について許容される限度において設定される。従って、第１メンバ上のすべてのバンプにおけるバンプ脚部の上側表面が実質的に水平であるとすると、この短さについての許容範囲（「Ｚレベル調整」として参照される）は、第２メンバ上のそれぞれのパッドについて水平でない範囲の最大値より大きく選択されるべきである。これにより、第１メンバの表面に最も近いパッドに接触するバンプの脚部が短くなることで第１メンバの表面から最も遠いパッドのバンプについて良好な結合を達成することができ、与えられたペアの結合が確保される。言い換えれば、Ｚレベル調整により、パッドまたは第１および第２メンバ間の水平でない最大限の範囲において融通させることができる。
【００１２】
本発明の特徴的な他の一般的側面として、接触表面上のスタッドバンプの形成方法は、表面上のバンプ基部を形成し、バンプ基部の頂部から円錐台状体を延出し、水平面の上側表面を有するバンプ脚部を形成するために前記円錐台状体の先端を切り取って、前記バンプ基部の頂部から上側表面までの長さを有するように形成することによるものである。一具体例において、少なくともスタッドバンプの円錐台状体は、ワイヤボンディングツールを用いて形成され、円錐台状体は、先端が切り取られた後にバンプ脚部の上側表面が少なくとも所定のワイヤの直径と略同一であり、バンプ基部の直径より大きくない直径、より好ましくは、所定のワイヤの直径の約２倍かつバンプ基部の直径より大きくない直径を有するように設計される。水平面の上側表面は、本発明における重要な特徴であり、結合工程にある間、金属パッドの水平上側表面への接触を改良し、より頑丈な相互結合によってより信頼性を高くすることができる。一具体例において、切り取り工程は、化学的機械的研磨を含んでもよい。
【００１３】
結合工程の間、スタッドバンプの基部は、移動してもよいし、所定範囲で広がってもよい。このような再形成は、スタッドバンプの脚部の再形成に関して実効的ではないが、第１メンバ上のスタッドバンプ基部と周囲の動かない物質との接触により、接触地点の圧力や温度変化が生じ、動かない物質の崩壊や、動かない物質の信頼性の劣化が引き起こされる。このような影響を緩和するための一具体例において、スタッドバンプの基部は、第１メンバ上の結合パッドのための動かない物質の開口部の直径の０．８５倍より大きくない直径を有してもよい。
【００１４】
本発明の特徴的な他の一般的側面として、電子パッケージの第１メンバおよび第２メンバ間の相互結合の形成方法は、第１メンバ上の所定位置にある接触面上の複数のスタッドバンプであって、前記スタッドバンプは、バンプ基部および当該バンプ基部よりも柔らかいバンプ脚部をそれぞれ有し、前記バンプ脚部は、水平面の上側表面を有するスタッドバンプを形成し、表面上の所定位置に複数の結合パッドを有する第２メンバであって、前記第１および第２メンバの前記所定位置のそれぞれが対応する第２メンバを形成し、対応するバンプおよびパッドが配列された状態で前記第１および第２メンバを押圧し、そして、金属パッドのそれぞれにバンプの結合を促す状況下で前記第１と第２メンバとを結合してもよい。
【発明を実施するための最良の形態】
【００１５】
ここでは、本発明の実施形態の例を示した図面を参照することによって、本発明をより詳細に説明する。図面は、概略図であり、本発明の特徴、他の特徴との関係および構造を示すものであって、大きさを特定するものではない。特に、所定の厚さ寸法は、例示のために図面において誇張されている。より明確な開示のために、本発明の実施形態を例示する図面において、他の図面に示される要素に対応する要素は、いずれかの図面から容易に特定できるものについては、必ずしも符号を再び付さない。
【００１６】
まず、図１において、集積回路チップ上の接触面に選択された接触表面に固定された従来のスタッドバンプ相互結合構造１０における概略断面図が示される。集積回路チップの一部のみが示されているが、特に、例えばアルミニウムトレースのような導電線である接触面１２、および、導電線の表面１１を露出する開口部１３を有する不動態レイヤ１４が示されている。スタッドバンプ１６は、導電線に電気的な導電接触により形成される。スタッドバンプは、わずかに平板化された球体または満たされた円環面のような、平板化された回転楕円体の形状を有する。これは、バンプを形成する過程の残物であるわずかに残る隆起部１８を有する工業製品であるかもしれない。スタッドバンプは、わずかに隆起した頂部１８の高さ１９および平板化された回転楕円体のバンプ１６自身の高さ１７を含めた導電線表面１１上の全高１５を有する。バンプ１６の高さ１７は、異なるパッケージの構成においては異なり、特に、相互結合されるチップと基板との間のクリアランスがより狭いパッケージについては、より低くなる。ここで、わずかに残った隆起部１８がバンプ上に表されているが、その高さ１９は、典型的にバンプ基部の高さの約１／４以下である。例えば、約２７ミクロンである高さ１７を有する典型的な従来のバンプは、隆起部１８がないか、もし隆起部が存在してもその高さ１９は典型的に約６ミクロン以下となるだろう。
【００１７】
従来例において、スタッドバンプ１６は、ワイヤボンディングツールを用いたワイヤボンディング工程を採用することによって形成される。特に、所定のワイヤ径を有する金または金合金ワイヤボンドを形成するために構成されたワイヤボンディングツールは、粗い円（球）形のワイヤ端を形成するのに用いられる。このワイヤ端は、導電線表面上の球形ワイヤ端の結合を促進する応力および温度の条件下にある導電線の表面に接触され、結果として、球形のワイヤ端がある程度平板化することとなる。その後、ワイヤボンディングツールは、引き離され、ワイヤ部は、残部１８となる球形バンプ１６の近くで切り取られる。
【００１８】
図２は図１の従来のバンプを有する集積回路チップにおいて、対応する平面でない表面上の金属パッドの配置を有する基板との、十分な相互結合を形成することができなかった結果２０を例示する概略断面図である。図２において、集積チップ２２は、例えば２１，２３で示される多数の従来バンプを有しており、集積チップ表面には、図２には示されていないが、接触面に固定されている。基板２４は、例えば２５，２７で示される多数の金属パッドを有し、平面でない表面２６を具備している。基板表面２６は、一般的な成形加工の結果として予想されるように、平坦ではない。したがって、例えば２５，２７で示されるメタルパッドの上側表面２８は同一平面にはない。特に、集積回路チップと基板との表面が押圧されたとき、パッドの中には（例えば、パッド２７）、同一平面にないことにより、他のパッド（例えばパッド２５）よりも当接した集積回路チップ表面により近いものがある。この結果、集積チップ２２および基板２４は、パッケージアッセンブリ工程の相互結合形成段階の間、お互いの方へ移動し、これらのより近いパッド（例えば、２７）がそれぞれのバンプ（例えば２３）に接触して、集積チップ２２および基板２４による互いの向きへのさらなる移動が制限される。そして、より離れたパッド（例えば２５）のそれぞれのバンプ（例えば２１）に対する有効な接触が阻害され、これらの位置における頑丈な相互結合の形成が妨げられる。
【００１９】
水平ではないパッド表面を有する基板上において、より有効な相互結合を形成することは、バンプ基部およびバンプ脚部をそれぞれ有するスタッドバンプを採用する本発明によって達成できる。バンプ基部は、集積回路チップ上の導電パッドまたはトレースに取り付けられ、バンプ脚部は、基板上の導電パッドに接触するように配置され、バンプ脚部は、バンプ基部よりも柔らかい（コンプライアントな）ものである。本発明に係るスタッドバンプの一実施形態は、図３に例として示される。本発明に係るスタッドバンプは、バンプ基部３６およびバンプ脚部３８を有している。バンプ基部３６は、不動態物質１４の開口部１３内に露出した状態で取り付けられた導電線１２上の表面１１に取り付けられる。バンプ脚部３８は、水平面の上側表面３９を有する円錐台状体としてそれぞれ形成される。
【００２０】
本発明に係るスタッドバンプは、従来あるワイヤボンディングツールを用いたワイヤボンディング工程を適用することにより形成される。特に、所定のワイヤ径を有する金または金合金ワイヤボンドを形成するために構成されたワイヤボンディングツールは、粗い円（球）形のワイヤ端を形成するのに用いられる。このワイヤ端は、導電線表面上の球形ワイヤ端の結合を促進する応力および温度の条件下にある導電線の表面に接触され、結果として、球形のワイヤ端がある程度平板化することとなる。この幾分平板化された球形ワイヤ端は、バンプの基部３６の構成要素となる。その後、ワイヤボンディングツールは、例えば米国特許５８７４７８０号の開示を参照することによって、粗い円錐台状体を形成するための所定の割合で引き離される。円錐台状体は、整形され、例えば、化学的機械的研磨によって、水平面の上側表面３９が形成され、粗い円錐台状のバンプ脚部３８が形成される。
【００２１】
本発明に係るスタッドバンプの脚部３８は、バンプ基部３６よりも柔らかい（コンプライアントである）。
【００２２】
コンプライアンスの差は、バンプ脚部およびバンプ基部を形成するための物質の差によって生じてもよい。つまり、バンプ脚部は、相互結合を形成する条件のもと、バンプ基部よりも柔らかい物質で形成されてもよい。バンプ基部は、例えば、ニッケル、銅、ニッケル合金または銅合金で形成可能であり、バンプ脚部は、はんだ、金または金合金で形成可能である。他の物質の組み合わせを用いてもよいが、相互結合を形成する条件のもと、比較的異なるコンプライアンスを有する組み合わせを選択するのが好ましい。ここで、例えば、はんだがバンプ脚部として用いられると、相互結合を形成する条件は、パッド上のはんだを溶かし融合するのに十分ではあるが、バンプ基部の実質的な再形成が生じるほど高くない熱処理を含んでいるだろう。例えば、金がバンプ脚部として用いられた場合、相互結合を形成する条件は、バンプ脚部を圧縮し、短くするのに十分ではあるが、バンプ基部の再形成が大きくならないような応力を加えることを含んでいるだろう。
【００２３】
コンプライアンスの差は、図３の例によって示されるように、バンプ基部およびバンプ脚部の寸法の差によって付加的または二者択一的に生じさせてもよい。特に、例えば、バンプ脚部の表面３９の直径３３は、バンプ基部に接触する部分であるバンプ脚部の最も広い直径はそのままで、バンプ基部の直径３１より小さいことが重要である。バンプ脚部の上側表面３９に押圧された、バンプ脚部の軸方向への圧縮力は、応力の限界まで、バンプ基部を大きく再形成させることなく、バンプ脚部を再形成させ、短くさせる。
【００２４】
バンプ基部は、一般的なチップおよび基板の表面方向に実質的に圧縮可能ではないので、バンプ基部の高さ３２は、チップおよび基板の表面間のクリアランスの事実上の下限として規定される。同様に、バンプ脚部は、一般的なチップおよび基板の表面方向に際限なく圧縮可能という訳ではないが、バンプ脚部の高さ３４は、許容可能であるパッド表面の非平面性の範囲における事実上の上限として規定される。
【００２５】
図４は本発明に係るスタッドバンプを用いた平面でない基板と集積チップとの頑丈な相互結合４０についての効果的な例を概略的に示している。ここで、集積チップ２２は、本発明に係る多数のスタッドバンプを具備しており、それぞれがバンプ基部３６およびバンプ脚部３８を有し、図４には示されていないが、集積チップ表面に接触して固定されている。基板２４は、例えば、２５，２７で示される多数の金属パッドを有する表面２６を具備している。基板表面２６は、基板表面２６は、一般的な成形加工の結果として予想されるように、平坦ではない。したがって、金属パッド−例えば、２５，２７−の上側表面２８は、同一平面上にない。非水平性の上限は、図４の寸法２９として示されている。つまり、最も近いパッド２７のパッド表面２８と最も遠いパッド２５のパッド表面２８との、チップ表面に対する、高さの差となる。図４に示すように、本発明に係るスタッドバンプの脚部３８は、十分な高さ３４を有しており、バンプ基部３６より十分にコンプライアントである。最も遠いパッド２５は、スタッドバンプの脚部に対応する上側表面に頑丈な結合を形成する一方、最も近いパッド２７は、対応するスタッドバンプの脚部が実質的に全て圧縮され、されなる圧縮を効果的に阻止するバンプ基部の上限の高さとなる。
【実施例１】
【００２６】
本実施例において、スタッドバンプの基部および脚部は、金や金合金のような同じ物質で形成される。また、相対寸法は、バンプ脚部がバンプ基部よりコンプライアントになるように選択される。本実施例において、本発明に係る好ましいデザインルールは、以下のようになる（図３および図４も参照）。すなわち、バンプ脚部端３９の直径３３は、ワイヤの直径の約２倍、スタッドバンプの全高３５とバンプ基部の高さ３２との差（ほぼバンプ脚部の高さ）３４は、基板２４上の全てのパッド２５に付いての平面差２９の最大値よりも大きく、バンプ脚部の高さ３４は、バンプ基部の高さの少なくとも約１．５倍であり、典型的にはバンプ基部の高さの約１．５〜３倍の範囲内である。加えて、バンプ基部３６の直径３１は、不動体１４の開口部１３の直径の約０．８５倍より小さい。
【００２７】
ただし、他の具体例も請求の範囲に従って含まれるものである。
【図面の簡単な説明】
【００２８】
【図１】従来のスタッドバンプ相互結合構造を示す断面概略図である。
【図２】図１のスタッドバンプを用いたフリップチップパッケージの断面概略図であり、金型と基板との間の水平方向の振動によって相互結合欠陥を示す図である。
【図３】本発明に係るスタッドバンプ相互結合構造の一実施形態を示す断面概略図である。
【図４】本発明に係るスタッドバンプを採用したフリップチップパッケージの断面概略図である。
【符号の説明】
【００２９】
１１ 導電線表面
１２ 導電線
１３ 開口部
１４ 不動態物質
２２ 集積チップ
２４ 基板
２５，２７ パッド
２６ 基板表面
２８ パッド表面
３６ バンプ基部
３８ バンプ脚部

Claims (22)

  1. 相互結合対の第１メンバに固定されるバンプ基部と、
    前記相互結合対の第２メンバ上の金属パッドに接触すべく配置された水平面の上側表面を有するバンプ脚部とを具備し、
    前記バンプ脚部は、前記バンプ基部より柔らかいことを特徴とするスタッドバンプ構造体。
  2. 前記バンプ基部は、第１物質からなり、前記バンプ脚部は、第２物質からなり、前記第２物質は、前記第１物質より柔らかいことを特徴とする請求項１記載のスタッドバンプ構造体。
  3. 前記第１物質は、ニッケル、銅、ニッケル合金および銅合金からなる集合から選択されることを特徴とする請求項２記載のスタッドバンプ構造体。
  4. 前記第２物質は、はんだ、金、および金合金からなる集合から選択されることを特徴とする請求項２記載のスタッドバンプ構造体。
  5. 前記第２物質は、はんだ、金、および金合金からなる集合から選択されることを特徴とする請求項３記載のスタッドバンプ構造体。
  6. 前記第１物質は、銅からなり、前記第２物質は、金または金合金からなることを特徴とする請求項２記載のスタッドバンプ構造体。
  7. 前記バンプ脚部の少なくとも前記上側表面は、前記バンプ基部より小さい直径を有することを特徴とする請求項２記載のスタッドバンプ構造体。
  8. 前記バンプ脚部の高さは、前記第２メンバ上のすべての前記パッドの非水平性の範囲の最大値より大きいことを特徴とする請求項２記載のスタッドバンプ構造体。
  9. 前記バンプ基部は、脚部の物質と近似する柔らかさの性質を有する物質からなり、前記バンプ脚部の少なくとも上側表面は、前記バンプ基部より小さい直径を有することを特徴とする請求項１記載のスタッドバンプ構造体。
  10. 前記バンプ基部は、前記バンプ脚部の物質と同じ柔らかさの性質を有する物質からなることを特徴とする請求項９記載のスタッドバンプ構造体。
  11. 前記バンプ基部は、前記バンプ脚部と同じ物質からなることを特徴とする請求項１記載のスタッドバンプ構造体。
  12. 前記バンプ基部および前記バンプ脚部の少なくともいずれか一方は、金または金合金からなることを特徴とする請求項１記載のスタッドバンプ構造体。
  13. 前記バンプ脚部の高さは、前記第２メンバ上のすべての前記パッドの非水平性の範囲の最大値より大きいことを特徴とする請求項９記載のスタッドバンプ構造体。
  14. 前記バンプ基部は、不動態物質に設けられた開口部に導電面が露出した状態で固定され、前記バンプ基部の直径は、前記不動態物質の前記開口部の直径の０．８５倍より小さいことを特徴とする請求項１記載のスタッドバンプ構造体。
  15. 接触表面上にバンプ基部を形成する工程と、
    前記バンプ基部の頂部から円錐台状体を延出する工程と、
    水平面の上側表面を有するバンプ脚部を形成するために、前記円錐台状体の先端を切り取り、前記バンプ基部の頂部から前記頂部表面までの長さを生じさせる工程とを具備することを特徴とする接触表面上のスタッドバンプの形成方法。
  16. 前記円錐台状体は、少なくともワイヤボンディングツールを用いて形成され、前記円錐台状体は、先端を切り取った後に、前記バンプ脚部の上側表面が所定のワイヤの直径と少なくとも略同一であって、前記バンプ基部の直径より大きくない直径を有するように、設計されることを特徴とする請求項１５記載のスタッドバンプの形成方法。
  17. 前記円錐台状体は、先端を切り取った後に、前記バンプ脚部の上側表面が所定のワイヤの直径の少なくとも約２倍の直径を有するように設計されることを特徴とする請求項１６記載のスタッドバンプの形成方法。
  18. 前記先端を切り取る工程は、化学的機械的研磨工程を含むことを特徴とする請求項１５記載のスタッドバンプの形成方法。
  19. 電子パッケージの第１メンバおよび第２メンバ間の相互結合の形成方法であって、
    前記第１メンバ上の所定位置における接触面上に複数のスタッドバンプを供給する工程であって、前記スタッドバンプは、バンプ基部および前記バンプ基部より柔らかいバンプ脚部をそれぞれ具備し、前記バンプ脚部は、水平面の上側表面を具備する工程と、
    前記第２メンバの表面上の所定位置に複数の接触パッドを具備する第２メンバを供給する工程であって、前記所定位置のそれぞれは、前記第１メンバと第２メンバとがそれぞれ対応する所定位置になる工程と、
    対応する前記バンプおよびパッドが配列するように、前記第１メンバと第２メンバとを押圧する工程と、
    それぞれの前記金属パッド上の前記バンプの結合を促す条件下で、前記第１メンバと前記第２メンバとを一体に形成する工程とを具備することを特徴とする相互結合の形成方法。
  20. 前記第１メンバおよび第２メンバのいずれか一方は、集積回路チップからなることを特徴とする請求項１９記載の相互結合の形成方法。
  21. 前記第１メンバおよび第２メンバのいずれか一方は、プリント回路基板からなることを特徴とする請求項１９記載の相互結合の形成方法。
  22. フリップチップ半導体装置パッケージの作製方法であって、
    集積回路チップ上の所定位置における接触面上に複数のスタッドバンプを供給する工程であって、前記スタッドバンプは、バンプ基部および前記バンプ基部より柔らかいバンプ脚部をそれぞれ具備し、前記バンプ脚部は、水平面の上側表面を具備する工程と、
    基板表面上の所定位置に複数の接触パッドを具備する基板を供給する工程であって、前記所定位置のそれぞれは、前記集積回路チップと基板とがそれぞれ対応する所定位置になる工程と、
    対応する前記バンプおよびパッドが配列するように、前記集積回路チップと基板とを押圧する工程と、
    それぞれの前記金属パッド上の前記バンプの結合を促す条件下で、前記集積回路チップと前記基板とを一体に形成する工程とを具備することを特徴とする相互結合の形成方法。
JP2002568401A 2001-02-27 2002-02-25 フリップチップ用の自己平面保持バンプの形状 Pending JP2005503660A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US27224001P 2001-02-27 2001-02-27
US10/080,384 US6940178B2 (en) 2001-02-27 2002-02-22 Self-coplanarity bumping shape for flip chip
PCT/US2002/005394 WO2002069372A2 (en) 2001-02-27 2002-02-25 Self-coplanarity bumping shape for flip chip

Publications (2)

Publication Number Publication Date
JP2005503660A true JP2005503660A (ja) 2005-02-03
JP2005503660A5 JP2005503660A5 (ja) 2005-12-22

Family

ID=26763444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002568401A Pending JP2005503660A (ja) 2001-02-27 2002-02-25 フリップチップ用の自己平面保持バンプの形状

Country Status (7)

Country Link
US (3) US6940178B2 (ja)
EP (1) EP1382057A2 (ja)
JP (1) JP2005503660A (ja)
KR (1) KR20030080033A (ja)
AU (1) AU2002244124A1 (ja)
TW (1) TWI279881B (ja)
WO (1) WO2002069372A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041044A1 (ja) * 2007-09-26 2009-04-02 Sanyo Electric Co., Ltd. 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2011218682A (ja) * 2010-04-09 2011-11-04 Konica Minolta Holdings Inc インクジェットヘッド、インクジェットヘッドの製造方法及びインクジェット描画装置
JP2014132635A (ja) * 2012-12-05 2014-07-17 Murata Mfg Co Ltd バンプ付き電子部品及びバンプ付き電子部品の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
JP4083638B2 (ja) * 2003-07-30 2008-04-30 東北パイオニア株式会社 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
TWI273664B (en) * 2004-03-26 2007-02-11 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
KR100597993B1 (ko) * 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
JP4768343B2 (ja) * 2005-07-27 2011-09-07 株式会社デンソー 半導体素子の実装方法
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
US9847309B2 (en) * 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
JP5058714B2 (ja) * 2007-08-21 2012-10-24 スパンション エルエルシー 半導体装置及びその製造方法
FR2954588B1 (fr) * 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8657596B2 (en) 2011-04-26 2014-02-25 The Procter & Gamble Company Method and apparatus for deforming a web
US9324667B2 (en) 2012-01-13 2016-04-26 Freescale Semiconductor, Inc. Semiconductor devices with compliant interconnects
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
JP6154995B2 (ja) * 2012-06-20 2017-06-28 新光電気工業株式会社 半導体装置及び配線基板、並びにそれらの製造方法
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN104798187B (zh) * 2012-11-16 2017-07-25 夏普株式会社 倒装接合方法、和特征在于包含该倒装接合方法的固体摄像装置的制造方法
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9859200B2 (en) 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
JP2019060817A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
KR102574452B1 (ko) 2018-07-03 2023-09-04 삼성전자 주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
KR20200139390A (ko) 2019-06-04 2020-12-14 삼성전자주식회사 본딩 장치 및 그를 포함하는 반도체 패키지의 제조 설비

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000842A (en) * 1975-06-02 1977-01-04 National Semiconductor Corporation Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
JPS54105774A (en) * 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPH02110950A (ja) 1988-10-19 1990-04-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2836027B2 (ja) 1989-12-18 1998-12-14 カシオ計算機株式会社 半田バンプの形成方法
JPH03209725A (ja) 1990-01-11 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の突起電極形成方法
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
US5686317A (en) * 1991-06-04 1997-11-11 Micron Technology, Inc. Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die
JP3225062B2 (ja) * 1991-08-05 2001-11-05 ローム株式会社 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JPH05166811A (ja) 1991-12-19 1993-07-02 Fujitsu General Ltd 半田バンプの形成方法
US5346857A (en) * 1992-09-28 1994-09-13 Motorola, Inc. Method for forming a flip-chip bond from a gold-tin eutectic
US5914614A (en) * 1996-03-12 1999-06-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
JPH07122562A (ja) 1993-10-20 1995-05-12 Tanaka Denshi Kogyo Kk バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JPH07142490A (ja) 1993-11-17 1995-06-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
JP2735022B2 (ja) 1995-03-22 1998-04-02 日本電気株式会社 バンプ製造方法
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP2796070B2 (ja) * 1995-04-28 1998-09-10 松下電器産業株式会社 プローブカードの製造方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
DE19527661C2 (de) * 1995-07-28 1998-02-19 Optrex Europ Gmbh Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils
KR100186752B1 (ko) * 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3326466B2 (ja) 1996-10-15 2002-09-24 松下電器産業株式会社 半導体素子の電極形成方法
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
JP3267181B2 (ja) 1997-01-28 2002-03-18 松下電器産業株式会社 金属突起電極形成装置及び金属突起電極形成方法
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3564944B2 (ja) 1997-05-22 2004-09-15 松下電器産業株式会社 チップの実装方法
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6037192A (en) * 1998-01-22 2000-03-14 Nortel Networks Corporation Process of assembling an integrated circuit and a terminal substrate using solder reflow and adhesive cure
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000124348A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
SG88747A1 (en) * 1999-03-01 2002-05-21 Motorola Inc A method and machine for underfilling an assembly to form a semiconductor package
JP2000299338A (ja) 1999-04-14 2000-10-24 Sony Corp 突起電極を有するベアチップｉｃ及び突起電極の形成方法
US6173887B1 (en) * 1999-06-24 2001-01-16 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6372622B1 (en) * 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041044A1 (ja) * 2007-09-26 2009-04-02 Sanyo Electric Co., Ltd. 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009081310A (ja) * 2007-09-26 2009-04-16 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8362611B2 (en) 2007-09-26 2013-01-29 Sanyo Electric Co., Ltd. Semiconductor module, method for manufacturing semiconductor module, and portable device
JP2011218682A (ja) * 2010-04-09 2011-11-04 Konica Minolta Holdings Inc インクジェットヘッド、インクジェットヘッドの製造方法及びインクジェット描画装置
JP2014132635A (ja) * 2012-12-05 2014-07-17 Murata Mfg Co Ltd バンプ付き電子部品及びバンプ付き電子部品の製造方法

Also Published As

Publication number Publication date
US20050218515A1 (en) 2005-10-06
WO2002069372A3 (en) 2003-10-30
WO2002069372A2 (en) 2002-09-06
WO2002069372A8 (en) 2003-02-20
US7211901B2 (en) 2007-05-01
US6940178B2 (en) 2005-09-06
US20050221535A1 (en) 2005-10-06
KR20030080033A (ko) 2003-10-10
EP1382057A2 (en) 2004-01-21
AU2002244124A1 (en) 2002-09-12
TWI279881B (en) 2007-04-21
US20020151228A1 (en) 2002-10-17
US7407877B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
JP2005503660A (ja) フリップチップ用の自己平面保持バンプの形状
US20080111233A1 (en) Semiconductor package with embedded die
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
US20110045641A1 (en) Semiconductor Device Having Solder-Free Gold Bump Contacts for Stability in Repeated Temperature Cycles
JP2005503660A5 (ja)
JP2738568B2 (ja) 半導体チップモジュール
TWI546911B (zh) 封裝結構及封裝方法
US20070222072A1 (en) Chip package and fabricating method thereof
TW200532751A (en) Semiconductor device and multilayer substrate therefor
US6612024B1 (en) Method of mounting a device to a mounting substrate
JP4374040B2 (ja) 半導体製造装置
JP2002324821A (ja) 電子部品の圧着装置及び圧着方法
KR20110062482A (ko) 본딩 구조물의 형성 방법
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010258302A (ja) 超音波フリップチップ実装方法およびそれに用いられる基板
JP4729438B2 (ja) 半導体装置、およびその製造方法
TWI541920B (zh) 打線結構之製法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2007234960A5 (ja)
US20040203187A1 (en) Method for manufacturing semiconductor wafer
JP2002299374A (ja) 半導体装置及びその製造方法
JP2007251065A (ja) セラミック配線基板およびその製造方法
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP2000243772A (ja) バンプ電極形成方法
JP2004014637A (ja) 半導体装置及びワイヤボンディング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080328

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080704