JPH03209725A - 半導体装置の突起電極形成方法 - Google Patents
半導体装置の突起電極形成方法Info
- Publication number
- JPH03209725A JPH03209725A JP2004158A JP415890A JPH03209725A JP H03209725 A JPH03209725 A JP H03209725A JP 2004158 A JP2004158 A JP 2004158A JP 415890 A JP415890 A JP 415890A JP H03209725 A JPH03209725 A JP H03209725A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- electroless plating
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000007772 electroless plating Methods 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000007747 plating Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置をフリップチップ方式やフィルムキ
ャリヤ方式などのワイヤレスボンド方式を用いて実装す
る場合に必要な半導体装置の突起電極の形成方法に関す
るものである。
ャリヤ方式などのワイヤレスボンド方式を用いて実装す
る場合に必要な半導体装置の突起電極の形成方法に関す
るものである。
従来の技術
半導体装置の実装方法は、大きく２種類に分ける事が出
来る。第１はワイヤボンド方式、第２はワイヤレスボン
ド方式である。ワイヤレスボンド方式には、実装基板上
に直接フェースダウンで実装するフリップチップ方式や
ワイヤの代わりに金属のリードを用いるフィルムキャリ
ヤ方式などがあるが、いずれも半導体装置の外部取出電
極上に突起電極を形成しなければならない。
来る。第１はワイヤボンド方式、第２はワイヤレスボン
ド方式である。ワイヤレスボンド方式には、実装基板上
に直接フェースダウンで実装するフリップチップ方式や
ワイヤの代わりに金属のリードを用いるフィルムキャリ
ヤ方式などがあるが、いずれも半導体装置の外部取出電
極上に突起電極を形成しなければならない。
半導体装置の外部取出電極上に突起電極を形成する方法
としては、半導体装置が形成されたＳ１フエハー上にバ
リアメタルとしてＡ ｕ ／ Ｐ ｄ ／ＴｉやＡ ｕ
／ Ｃｕ ／ Ｃｒ等の樽成の薄膜を積層した後に電
解メッキ法によりＡｕや半田のメッキを行ない、その後
不要のバリアメタルを湿式エツチングにより除去し突起
電極が形成される。第２図に従来法で作成した突起電極
の構造断面図を示す。
としては、半導体装置が形成されたＳ１フエハー上にバ
リアメタルとしてＡ ｕ ／ Ｐ ｄ ／ＴｉやＡ ｕ
／ Ｃｕ ／ Ｃｒ等の樽成の薄膜を積層した後に電
解メッキ法によりＡｕや半田のメッキを行ない、その後
不要のバリアメタルを湿式エツチングにより除去し突起
電極が形成される。第２図に従来法で作成した突起電極
の構造断面図を示す。
半導体装置ｌの外部取出電極２の上に複数の金属の積層
膜からなるバリアメタル３が形成されており、その上に
電解メッキ法によりＡ、 ｕなどの突起電極４が形成さ
れた構造になっている。
膜からなるバリアメタル３が形成されており、その上に
電解メッキ法によりＡ、 ｕなどの突起電極４が形成さ
れた構造になっている。
発明が解決しようとする課題
以上のようにして突起電極を形成すると、（１）工程数
が多い、（２）突起電極の形成工程で半導体装置にダメ
ージを与え半導体装置の歩留まりを低下させる。このた
めに、突起電極の形成費用が高くなるという課題がある
。
が多い、（２）突起電極の形成工程で半導体装置にダメ
ージを与え半導体装置の歩留まりを低下させる。このた
めに、突起電極の形成費用が高くなるという課題がある
。
課題を解決するための手段
Ａｌを主成分とする薄膜で形成された外部取出電極を有
する半導体装置において、外部導出電極上に無電解メッ
キ法により所定の厚みのＮｉ膜を形成した後、無電解メ
ッキ法により所定の厚みのＡｕ膜を形成することにより
突起電極を形成する。
する半導体装置において、外部導出電極上に無電解メッ
キ法により所定の厚みのＮｉ膜を形成した後、無電解メ
ッキ法により所定の厚みのＡｕ膜を形成することにより
突起電極を形成する。
作用
無電解メッキ法によりＮｉとＡｕを半導体装置の取出電
極上に直接メンキできるため、バリアメタルの成膜やエ
ツチングの工程が不要となり工程が簡素化される。それ
により、結果としてコストダウンに寄与できる。
極上に直接メンキできるため、バリアメタルの成膜やエ
ツチングの工程が不要となり工程が簡素化される。それ
により、結果としてコストダウンに寄与できる。
実施例
本発明の一実施例を第１図（（ａ）〜（Ｃ））に基づい
て説明する。第１図は本発明による半導体素子の突起電
極の形成方法を断面図を用いて説明した図である。同図
において、第２図に示した従来例と同じ部分に関しては
同一番号を付し、その説明を省略する。
て説明する。第１図は本発明による半導体素子の突起電
極の形成方法を断面図を用いて説明した図である。同図
において、第２図に示した従来例と同じ部分に関しては
同一番号を付し、その説明を省略する。
第１図を説明する。（ａ）は、メッキを行なう前の状態
である。２が半導体装置１の、１１の薄膜で形成された
外部取出電極である。なお、外部取出電極２の周囲は保
護膜５により被われている。（ロ）は、無電解メッキ法
により所定の厚みのＮｉ膜６をメッキした状態である。
である。２が半導体装置１の、１１の薄膜で形成された
外部取出電極である。なお、外部取出電極２の周囲は保
護膜５により被われている。（ロ）は、無電解メッキ法
により所定の厚みのＮｉ膜６をメッキした状態である。
（Ｃ）は、さらに無電解メッキ法により所定の厚みのＡ
ｕ膜７をメンキした状態である。このようにして、突起
電極４が形成される。
ｕ膜７をメンキした状態である。このようにして、突起
電極４が形成される。
次に、具体的な実施例について説明する。
半導体装置１には、Ｂ１−ＣＭＯＳタイプのデイスプレ
ィ用ドライバーを用いた。半導体装Ｗ１の寸法は５■×
５Ｉｉ１ｍで、外部取出電極２の保護膜５から露出した
部分の寸法は１２０ｕｍＸ１２０μｍであり、外部取出
電極２は一つの半導体装置１上に６０個形成されている
。なお、半導体装置ｌが形成されたＳｉウェハーは４イ
ンチであり、半導体装置１が一枚のＳｉウェハー上に約
３００個形成されている。
ィ用ドライバーを用いた。半導体装Ｗ１の寸法は５■×
５Ｉｉ１ｍで、外部取出電極２の保護膜５から露出した
部分の寸法は１２０ｕｍＸ１２０μｍであり、外部取出
電極２は一つの半導体装置１上に６０個形成されている
。なお、半導体装置ｌが形成されたＳｉウェハーは４イ
ンチであり、半導体装置１が一枚のＳｉウェハー上に約
３００個形成されている。
外部取出電極２は、厚さ約１μｍのスパッタリングによ
り成膜されたＡ１膜（Ｓｉを約２％含む）によりできて
いる、保護膜５は、Ｓ ｉ、 Ｎ、 ｔｉｌｌで厚さ約
１μｍである。
り成膜されたＡ１膜（Ｓｉを約２％含む）によりできて
いる、保護膜５は、Ｓ ｉ、 Ｎ、 ｔｉｌｌで厚さ約
１μｍである。
Ｎｉ膜６の無電解メッキの前処理として、混酸（燐酸、
硝酸、酢酸の混合液）によるＡｌの表面酸化膜の除去を
液温３０゛ｃの混酸に約１５秒間デイピングすることに
より行った。
硝酸、酢酸の混合液）によるＡｌの表面酸化膜の除去を
液温３０゛ｃの混酸に約１５秒間デイピングすることに
より行った。
Ｎｉ膜６の無電解メッキは、１％のホウ素を含む無電解
メッキ液を用いた。液温は６０″Ｃで６０分間行い、約
６μｍ厚のＮｉ膜６を得た。Ａｕ膜７の無電解メッキは
、ＡｕをＫ Ａ ｕ （ＣＮ ） ２の形で含むメッキ
液を用いた。液温は７０℃で１８０分間行い、約９μｍ
厚のＡｕ膜７を形成して、Ａｕ／Ｎｉ２重層膜で高さ約
１５μｍの突起電極４を得ることができた。
メッキ液を用いた。液温は６０″Ｃで６０分間行い、約
６μｍ厚のＮｉ膜６を得た。Ａｕ膜７の無電解メッキは
、ＡｕをＫ Ａ ｕ （ＣＮ ） ２の形で含むメッキ
液を用いた。液温は７０℃で１８０分間行い、約９μｍ
厚のＡｕ膜７を形成して、Ａｕ／Ｎｉ２重層膜で高さ約
１５μｍの突起電極４を得ることができた。
以上のようにして、突起電極４が形成された半導体装置
１をフィルムキャリヤに実装しＥＬデイスプレィを駆動
電圧１８０■、瞬間最大電流２００ｍＡで駆動したとこ
ろ、１００００時間で同等不良の発生もなく良好な結果
を得た。
１をフィルムキャリヤに実装しＥＬデイスプレィを駆動
電圧１８０■、瞬間最大電流２００ｍＡで駆動したとこ
ろ、１００００時間で同等不良の発生もなく良好な結果
を得た。
なお、Ｎｉのメッキ液についてはホウ素の替わりにリン
を含むＮ１−Ｐ系のメッキ液でもよい。
を含むＮ１−Ｐ系のメッキ液でもよい。
発明の効果
本発明によれば、半導体装置の取出電極上に直接無電解
メッキ法によりＡ ｕ ／ Ｎ ｉの２重層膜を積層す
ることにより、簡単に突起電極を形成できるため、従来
法で行なっていたバリアメタルの蒸着およびエンチング
を行なう必要がなく、しかも、真空蒸着設備などの高価
な設備が不要となる。また、無電解メッキ法であるから
メッキ時の電源も不要である。つまり、工程がかなり簡
素化でき、さらに、設備費用も削減できる。結果として
、突起電極の形成コストの削減を図ることができる。
メッキ法によりＡ ｕ ／ Ｎ ｉの２重層膜を積層す
ることにより、簡単に突起電極を形成できるため、従来
法で行なっていたバリアメタルの蒸着およびエンチング
を行なう必要がなく、しかも、真空蒸着設備などの高価
な設備が不要となる。また、無電解メッキ法であるから
メッキ時の電源も不要である。つまり、工程がかなり簡
素化でき、さらに、設備費用も削減できる。結果として
、突起電極の形成コストの削減を図ることができる。
第１図は本発明による半導体素子の突起電極の形成方法
の工程を示した断面図、第２図は従来の半導体素子を示
した断面図である。 １・・・・・・半導体装置、２・・・・・・外部取出電
極、３・・・・・・ハリ゛１メタル、４・・・・・・突
起電極、５・・・・・・保護膜、６・・・・・・Ｎｉ膜
、 ７・・・・・・Ａｕ膜。
の工程を示した断面図、第２図は従来の半導体素子を示
した断面図である。 １・・・・・・半導体装置、２・・・・・・外部取出電
極、３・・・・・・ハリ゛１メタル、４・・・・・・突
起電極、５・・・・・・保護膜、６・・・・・・Ｎｉ膜
、 ７・・・・・・Ａｕ膜。
Claims (1)
- Ａｌを主成分とする薄膜で形成された外部取出電極を
有する半導体装置において、前記外部導出電極上に無電
解メッキ法により所定の厚みのＮｉ膜を形成した後、更
に無電解メッキ法により所定の厚みのＡｕ膜を形成して
突起電極を形成することを特徴とする半導体装置の突起
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004158A JPH03209725A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置の突起電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004158A JPH03209725A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置の突起電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209725A true JPH03209725A (ja) | 1991-09-12 |
Family
ID=11576941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004158A Pending JPH03209725A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置の突起電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209725A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583073A (en) * | 1995-01-05 | 1996-12-10 | National Science Council | Method for producing electroless barrier layer and solder bump on chip |
| US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
| US6548898B2 (en) | 2000-12-28 | 2003-04-15 | Fujitsu Limited | External connection terminal and semiconductor device |
| US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315744A (en) * | 1976-07-28 | 1978-02-14 | Hitachi Ltd | Panel positioning device for colore picture tube |
| JPS6224514A (ja) * | 1985-07-25 | 1987-02-02 | キヤノン株式会社 | 電子機器 |
| JPS63220549A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 集積回路装置 |
| JPS647542A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Formation of bump |
| JPS6417450A (en) * | 1987-07-13 | 1989-01-20 | Hitachi Ltd | Formation of bump |
-
1990
- 1990-01-11 JP JP2004158A patent/JPH03209725A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5315744A (en) * | 1976-07-28 | 1978-02-14 | Hitachi Ltd | Panel positioning device for colore picture tube |
| JPS6224514A (ja) * | 1985-07-25 | 1987-02-02 | キヤノン株式会社 | 電子機器 |
| JPS63220549A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 集積回路装置 |
| JPS647542A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Formation of bump |
| JPS6417450A (en) * | 1987-07-13 | 1989-01-20 | Hitachi Ltd | Formation of bump |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583073A (en) * | 1995-01-05 | 1996-12-10 | National Science Council | Method for producing electroless barrier layer and solder bump on chip |
| US5989993A (en) * | 1996-02-09 | 1999-11-23 | Elke Zakel | Method for galvanic forming of bonding pads |
| US6548898B2 (en) | 2000-12-28 | 2003-04-15 | Fujitsu Limited | External connection terminal and semiconductor device |
| US6784543B2 (en) | 2000-12-28 | 2004-08-31 | Fujitsu Limited | External connection terminal and semiconductor device |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| US5143865A (en) | Metal bump type semiconductor device and method for manufacturing the same | |
| CN105103272A (zh) | 半导体装置的制造方法 | |
| JPH10326806A (ja) | 半導体装置およびその製造方法 | |
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03209725A (ja) | 半導体装置の突起電極形成方法 | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| WO2018047551A1 (ja) | 半導体装置製造方法及び半導体装置 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| JP3381602B2 (ja) | 電子部品製造方法 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JPH0414842Y2 (ja) | ||
| JPH05160288A (ja) | 半導体装置実装用基板の製造方法 | |
| JPS62208642A (ja) | 半導体装置の実装方法 | |
| JPH04312937A (ja) | 半導体装置及びその製造方法 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPS62286236A (ja) | シリコン半導体装置の製造方法 | |
| JPH05326527A (ja) | バンプ形成用アンダバリヤメタルリボン | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JP2000357702A (ja) | 半導体装置及びその製造方法 | |
| JPS5591132A (en) | Semiconductor device | |
| JPH07226403A (ja) | 半導体装置の製造方法 | |
| JP2004335965A (ja) | 半導体装置用電極及びその製造方法並びに半導体装置 |