JP2000357702A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000357702A JP2000357702A JP11170259A JP17025999A JP2000357702A JP 2000357702 A JP2000357702 A JP 2000357702A JP 11170259 A JP11170259 A JP 11170259A JP 17025999 A JP17025999 A JP 17025999A JP 2000357702 A JP2000357702 A JP 2000357702A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- passivation film
- bump
- semiconductor device
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 パッシベーション膜にクラックの発生を抑制
することにより、ＴＡＢ実装の信頼性を向上させた半導
体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置は、絶縁膜１１
上に形成されたＡｌパッド１３と、前記パッド１３上に
形成されたパッシベーション膜１５と、前記パッシベー
ション膜１５に形成された、前記パッド１３上に位置す
る開口部と、前記開口部内及び前記パッシベーション膜
１５上に形成された金バンプ２１であって、前記パッド
１３の幅ａより広い幅ｂを有する金バンプ２１と、を具
備するものである。これにより、パッシベーション膜に
クラックの発生を抑制できる。
することにより、ＴＡＢ実装の信頼性を向上させた半導
体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置は、絶縁膜１１
上に形成されたＡｌパッド１３と、前記パッド１３上に
形成されたパッシベーション膜１５と、前記パッシベー
ション膜１５に形成された、前記パッド１３上に位置す
る開口部と、前記開口部内及び前記パッシベーション膜
１５上に形成された金バンプ２１であって、前記パッド
１３の幅ａより広い幅ｂを有する金バンプ２１と、を具
備するものである。これにより、パッシベーション膜に
クラックの発生を抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、パッシベーション膜にクラ
ックの発生を抑制することにより、特にＴＡＢ実装、加
えてＣＯＧ(CHIPON GLASS)、ＣＯＦ(CHIP ON FILM)実装
の信頼性を向上させた半導体装置及びその製造方法に関
する。
の製造方法に係わり、特に、パッシベーション膜にクラ
ックの発生を抑制することにより、特にＴＡＢ実装、加
えてＣＯＧ(CHIPON GLASS)、ＣＯＦ(CHIP ON FILM)実装
の信頼性を向上させた半導体装置及びその製造方法に関
する。
【０００２】
【従来の技術】図２は、従来の半導体装置を示す断面図
である。
である。
【０００３】この半導体装置は絶縁膜１１を有し、この
絶縁膜１１上にはＡｌパッド２５が形成されている。こ
のＡｌパッド２５は図示せぬ半導体素子に電気的に接続
されている。Ａｌパッド２５及び絶縁膜１１の上にはパ
ッシベーション膜１５が形成されている。
絶縁膜１１上にはＡｌパッド２５が形成されている。こ
のＡｌパッド２５は図示せぬ半導体素子に電気的に接続
されている。Ａｌパッド２５及び絶縁膜１１の上にはパ
ッシベーション膜１５が形成されている。
【０００４】このパッシベーション膜１５には、Ａｌパ
ッド２５の上に位置する開口部が形成されている。この
開口部内及びパッシベーション膜１５上にはＴｉＷ又は
Ｔｉからなるバリアメタル層１７が形成されており、こ
のバリアメタル層１７の上にはＡｕ又はＰｔからなるメ
ッキ用金属層１９が形成されている。このメッキ用金属
層１９の上にはＡｕからなる金属メッキバンプ２７が形
成されている。この金属メッキバンプ２７の大きさは、
図２に示すようにＡｌパッド２５のそれより小さく形成
されている。
ッド２５の上に位置する開口部が形成されている。この
開口部内及びパッシベーション膜１５上にはＴｉＷ又は
Ｔｉからなるバリアメタル層１７が形成されており、こ
のバリアメタル層１７の上にはＡｕ又はＰｔからなるメ
ッキ用金属層１９が形成されている。このメッキ用金属
層１９の上にはＡｕからなる金属メッキバンプ２７が形
成されている。この金属メッキバンプ２７の大きさは、
図２に示すようにＡｌパッド２５のそれより小さく形成
されている。
【０００５】
【発明が解決しようとする課題】上述した半導体装置に
ＴＡＢ(Tape Automated Bonding)実装を行う際は、テー
プ上に形成したＣｕ薄膜パターンにＳｎメッキしたリー
ド２３を、金バンプ２７上に加熱、加圧圧着することで
ＡｕとＳｎの共晶化を行うことにより実装している。こ
の際、ＡｕとＳｎの共晶化を確保するために、リード２
３と金バンプ２７を４５０〜５００℃に加熱し、リード
単位面積当り０．１〜０．００１ｇ／μｍ２の荷重をか
けて加圧圧着している。この圧着の際、前述したように
Ａｌパッド２５を金バンプ２７より大きく形成している
ため、Ａｌパッド２５の周辺及び開口部近傍のパッシベ
ーション膜１５に応力が集中し、それにより、その応力
が集中した部分にクラックが発生することがある。その
結果、そのクラックから水分が入ること等によって半導
体装置の不良等が生じる。従って、このようなクラック
が発生すると実装信頼性が低下してしまう。
ＴＡＢ(Tape Automated Bonding)実装を行う際は、テー
プ上に形成したＣｕ薄膜パターンにＳｎメッキしたリー
ド２３を、金バンプ２７上に加熱、加圧圧着することで
ＡｕとＳｎの共晶化を行うことにより実装している。こ
の際、ＡｕとＳｎの共晶化を確保するために、リード２
３と金バンプ２７を４５０〜５００℃に加熱し、リード
単位面積当り０．１〜０．００１ｇ／μｍ２の荷重をか
けて加圧圧着している。この圧着の際、前述したように
Ａｌパッド２５を金バンプ２７より大きく形成している
ため、Ａｌパッド２５の周辺及び開口部近傍のパッシベ
ーション膜１５に応力が集中し、それにより、その応力
が集中した部分にクラックが発生することがある。その
結果、そのクラックから水分が入ること等によって半導
体装置の不良等が生じる。従って、このようなクラック
が発生すると実装信頼性が低下してしまう。
【０００６】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、パッシベーション膜にク
ラックの発生を抑制することにより、半導体チップの実
装信頼性を向上させた半導体装置及びその製造方法を提
供することにある。
れたものであり、その目的は、パッシベーション膜にク
ラックの発生を抑制することにより、半導体チップの実
装信頼性を向上させた半導体装置及びその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、絶縁膜上に形成された
パッドと、前記パッド上に形成されたパッシベーション
膜と、前記パッシベーション膜に形成された、前記パッ
ド上に位置する開口部と、前記開口部内及び前記パッシ
ベーション膜上に形成されたバンプであって、前記パッ
ドの幅より広い幅を有するバンプと、を具備することを
特徴とする。
め、本発明に係る半導体装置は、絶縁膜上に形成された
パッドと、前記パッド上に形成されたパッシベーション
膜と、前記パッシベーション膜に形成された、前記パッ
ド上に位置する開口部と、前記開口部内及び前記パッシ
ベーション膜上に形成されたバンプであって、前記パッ
ドの幅より広い幅を有するバンプと、を具備することを
特徴とする。
【０００８】上記半導体装置では、バンプの幅をパッド
の幅より広く形成しているため、バンプ上にリードをＴ
ＡＢ実装する際、バンプの実効面積が増えることで、Ｔ
ＡＢ実装時に、パッシベーション膜にかかる応力をバン
プの下部全体に逃がし、パッシベーション膜にかかる面
積当たりの荷重を少なくできる。この結果、パッドの周
辺及び開口部近傍のパッシベーション膜への応力集中を
抑制でき、それにより、パッドの周辺及び開口部近傍の
パッシベーション膜にクラックが発生することを抑制で
きる。従って、半導体チップの実装信頼性を向上させる
ことができる。
の幅より広く形成しているため、バンプ上にリードをＴ
ＡＢ実装する際、バンプの実効面積が増えることで、Ｔ
ＡＢ実装時に、パッシベーション膜にかかる応力をバン
プの下部全体に逃がし、パッシベーション膜にかかる面
積当たりの荷重を少なくできる。この結果、パッドの周
辺及び開口部近傍のパッシベーション膜への応力集中を
抑制でき、それにより、パッドの周辺及び開口部近傍の
パッシベーション膜にクラックが発生することを抑制で
きる。従って、半導体チップの実装信頼性を向上させる
ことができる。
【０００９】また、本発明に係る半導体装置において
は、前記バンプの幅とパッドの幅の差が２μｍ以上であ
ることが好ましく、より好ましくは５μｍ以上である。
は、前記バンプの幅とパッドの幅の差が２μｍ以上であ
ることが好ましく、より好ましくは５μｍ以上である。
【００１０】本発明に係る半導体装置の製造方法は、絶
縁膜上にパッドを形成する工程と、前記パッド及び前記
絶縁膜上にパッシベーション膜を形成する工程と、前記
パッシベーション膜に、前記パッド上に位置する開口部
を形成する工程と、前記開口部内及び前記パッシベーシ
ョン膜上に、前記パッドの幅より広い幅を有するバンプ
を形成する工程と、を具備することを特徴とする。
縁膜上にパッドを形成する工程と、前記パッド及び前記
絶縁膜上にパッシベーション膜を形成する工程と、前記
パッシベーション膜に、前記パッド上に位置する開口部
を形成する工程と、前記開口部内及び前記パッシベーシ
ョン膜上に、前記パッドの幅より広い幅を有するバンプ
を形成する工程と、を具備することを特徴とする。
【００１１】また、本発明に係る半導体装置の製造方法
においては、前記バンプの幅とパッドの幅の差が２μｍ
以上であることが好ましく、より好ましくは５μｍ以上
である。
においては、前記バンプの幅とパッドの幅の差が２μｍ
以上であることが好ましく、より好ましくは５μｍ以上
である。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
実施の形態について説明する。
【００１３】図１は、本発明の実施の形態による半導体
装置を示す断面図である。
装置を示す断面図である。
【００１４】この半導体装置は絶縁膜１１を有し、この
絶縁膜１１上にはＡｌパッド１３が形成されている。こ
のＡｌパッド１３は、回路の入出力及び電源電圧を供給
するためのものである。Ａｌパッド１３及び絶縁膜１１
の上にはパッシベーション膜１５が形成されている。
絶縁膜１１上にはＡｌパッド１３が形成されている。こ
のＡｌパッド１３は、回路の入出力及び電源電圧を供給
するためのものである。Ａｌパッド１３及び絶縁膜１１
の上にはパッシベーション膜１５が形成されている。
【００１５】このパッシベーション膜１５には、Ａｌパ
ッド２５上に位置する開口部が形成されている。この開
口部内及びパッシベーション膜１５上にはＴｉＷ又はＴ
ｉからなるバリアメタル層１７が形成されており、この
バリアメタル層１７の上にはＡｕ又はＰｔからなるメッ
キ用金属層１９が形成されている。このメッキ用金属層
１９の上にはＡｕからなる金属メッキバンプ２１が形成
されている。
ッド２５上に位置する開口部が形成されている。この開
口部内及びパッシベーション膜１５上にはＴｉＷ又はＴ
ｉからなるバリアメタル層１７が形成されており、この
バリアメタル層１７の上にはＡｕ又はＰｔからなるメッ
キ用金属層１９が形成されている。このメッキ用金属層
１９の上にはＡｕからなる金属メッキバンプ２１が形成
されている。
【００１６】この金属メッキバンプ２１の大きさは、図
１に示すようにＡｌパッド１３のそれより大きく形成さ
れている。これにより、Ａｌパッド１３全体が金属メッ
キバンプ２１によって覆われている。つまり、Ａｌパッ
ド１３の上面全体が金属メッキバンプ２１の下面によっ
て覆われる程度に、金属メッキバンプ２１をＡｌパッド
１３より大きく形成している。言い換えると、Ａｌパッ
ド１３の幅ａは少なくとも金属メッキバンプ２１の幅ｂ
より小さく形成されている。具体的には、（ｂ−ａ）／
２が１μｍ以上であることが好ましく、さらに好ましく
は２．５μｍ以上である。
１に示すようにＡｌパッド１３のそれより大きく形成さ
れている。これにより、Ａｌパッド１３全体が金属メッ
キバンプ２１によって覆われている。つまり、Ａｌパッ
ド１３の上面全体が金属メッキバンプ２１の下面によっ
て覆われる程度に、金属メッキバンプ２１をＡｌパッド
１３より大きく形成している。言い換えると、Ａｌパッ
ド１３の幅ａは少なくとも金属メッキバンプ２１の幅ｂ
より小さく形成されている。具体的には、（ｂ−ａ）／
２が１μｍ以上であることが好ましく、さらに好ましく
は２．５μｍ以上である。
【００１７】上記実施の形態による半導体装置によれ
ば、金属メッキバンプ２１をＡｌパッド１３より大きく
形成しているため、金バンプ２１上にＳｎメッキしたリ
ード２３を後述するような条件で加熱、加圧圧着してＴ
ＡＢ実装を行う際、金バンプ２１自体でリード２３から
の圧力を分散できる。つまり、金バンプ２１の実効面積
が増えることで、ＴＡＢ実装時に、パッシベーション膜
１５にかかる応力を金バンプ２１の下部全体に逃がし、
パッシベーション膜１５にかかる面積当たりの荷重を従
来の半導体装置に比べて少なくできる。この結果、従来
の半導体装置に比べてＡｌパッド１３の周辺及び開口部
近傍のパッシベーション膜１５への応力集中を抑制でき
る。これにより、従来の半導体装置のようにＡｌパッド
の周辺及び開口部近傍のパッシベーション膜１５にクラ
ックが発生することを抑制できる。従って、ＴＡＢ実装
の信頼性を向上させることができる。
ば、金属メッキバンプ２１をＡｌパッド１３より大きく
形成しているため、金バンプ２１上にＳｎメッキしたリ
ード２３を後述するような条件で加熱、加圧圧着してＴ
ＡＢ実装を行う際、金バンプ２１自体でリード２３から
の圧力を分散できる。つまり、金バンプ２１の実効面積
が増えることで、ＴＡＢ実装時に、パッシベーション膜
１５にかかる応力を金バンプ２１の下部全体に逃がし、
パッシベーション膜１５にかかる面積当たりの荷重を従
来の半導体装置に比べて少なくできる。この結果、従来
の半導体装置に比べてＡｌパッド１３の周辺及び開口部
近傍のパッシベーション膜１５への応力集中を抑制でき
る。これにより、従来の半導体装置のようにＡｌパッド
の周辺及び開口部近傍のパッシベーション膜１５にクラ
ックが発生することを抑制できる。従って、ＴＡＢ実装
の信頼性を向上させることができる。
【００１８】また、本実施の形態では、Ａｌパッド１３
の周辺及び開口部近傍のパッシベーション膜１５にたと
えクラックが発生しても、金属メッキバンプ２１をＡｌ
パッド１３より大きく形成しているため、そのクラック
から水分が入ることを抑制することができる。
の周辺及び開口部近傍のパッシベーション膜１５にたと
えクラックが発生しても、金属メッキバンプ２１をＡｌ
パッド１３より大きく形成しているため、そのクラック
から水分が入ることを抑制することができる。
【００１９】次に、図１に示す半導体装置の製造方法に
ついて説明する。
ついて説明する。
【００２０】図１に示すように、絶縁膜１１上にスパッ
タ法により厚さ１．５μｍ程度のＡｌ膜を堆積する。こ
の後、このＡｌ膜上にフォトレジスト膜（図示せず）を
設け、このフォトレジスト膜をマスクとしてＡｌ膜をエ
ッチングする。これにより、絶縁膜１１上にはＡｌパッ
ド１３が形成される。
タ法により厚さ１．５μｍ程度のＡｌ膜を堆積する。こ
の後、このＡｌ膜上にフォトレジスト膜（図示せず）を
設け、このフォトレジスト膜をマスクとしてＡｌ膜をエ
ッチングする。これにより、絶縁膜１１上にはＡｌパッ
ド１３が形成される。
【００２１】次に、このＡｌパッド１３及び絶縁膜１１
の上にＣＶＤ(Chemical Vapor Deposition)法により厚
さ１．０μｍ程度のシリコン酸化膜を堆積する。これに
より、Ａｌパッド１３及び絶縁膜１１上にはパッシベー
ション膜１５が形成される。この後、このパッシベーシ
ョン膜１５上にフォトレジスト膜（図示せず）を設け、
このフォトレジスト膜をマスクとして該パッシベーショ
ン膜１５をエッチングする。これにより、パッシベーシ
ョン膜１５には、Ａｌパッド１３上に位置する開口部が
形成される。
の上にＣＶＤ(Chemical Vapor Deposition)法により厚
さ１．０μｍ程度のシリコン酸化膜を堆積する。これに
より、Ａｌパッド１３及び絶縁膜１１上にはパッシベー
ション膜１５が形成される。この後、このパッシベーシ
ョン膜１５上にフォトレジスト膜（図示せず）を設け、
このフォトレジスト膜をマスクとして該パッシベーショ
ン膜１５をエッチングする。これにより、パッシベーシ
ョン膜１５には、Ａｌパッド１３上に位置する開口部が
形成される。
【００２２】次に、この開口部内及びパッシベーション
膜１５上に厚さ２０００オングストローム程度のＴｉＷ
膜からなるバリアメタル層１７をスパッタ法により堆積
し、その後連続してスパッタ法により厚さ２０００オン
グストローム程度のＡｕ膜からなるメッキ用金属層１９
を堆積する。
膜１５上に厚さ２０００オングストローム程度のＴｉＷ
膜からなるバリアメタル層１７をスパッタ法により堆積
し、その後連続してスパッタ法により厚さ２０００オン
グストローム程度のＡｕ膜からなるメッキ用金属層１９
を堆積する。
【００２３】この後、メッキ用金属層１９上に、金バン
プ２１を形成する領域を開口した厚さ３０μｍのフォト
レジスト膜（図示せず）を設ける。次に、図示せぬメッ
キ用給電部を用いてフォトレジスト膜の開口部にＡｕを
析出、成長させることにより、Ａｌパッド１３の上に金
属メッキバンプ２１を形成する。この後、フォトレジス
ト膜を除去する。
プ２１を形成する領域を開口した厚さ３０μｍのフォト
レジスト膜（図示せず）を設ける。次に、図示せぬメッ
キ用給電部を用いてフォトレジスト膜の開口部にＡｕを
析出、成長させることにより、Ａｌパッド１３の上に金
属メッキバンプ２１を形成する。この後、フォトレジス
ト膜を除去する。
【００２４】次に、金属メッキバンプ２１をマスクとし
てヨウ化カリウムとヨウ素の混合液を用いて前記メッキ
用金属層１９をエッチングする。続いて、金属メッキバ
ンプ２１をマスクとして過酸化水素水と水の混合液を用
いて前記バリアメタル層１７をエッチングする。このよ
うにして半導体装置が形成される。
てヨウ化カリウムとヨウ素の混合液を用いて前記メッキ
用金属層１９をエッチングする。続いて、金属メッキバ
ンプ２１をマスクとして過酸化水素水と水の混合液を用
いて前記バリアメタル層１７をエッチングする。このよ
うにして半導体装置が形成される。
【００２５】この後、この半導体装置にＴＡＢ実装を行
う。
う。
【００２６】すなわち、テープ上に形成したＣｕ薄膜パ
ターンにＳｎメッキしたリード２３を金バンプ２１上に
置き、これらを４５０〜５００℃に加熱し、リード単位
面積当り０．１〜０．００１ｇ／μｍ２の荷重をかけて
加圧圧着する。これにより、ＡｕとＳｎの共晶化を行
い、リード２３と金バンプ２１を電気的に接続し、ＴＡ
Ｂ実装を行う。
ターンにＳｎメッキしたリード２３を金バンプ２１上に
置き、これらを４５０〜５００℃に加熱し、リード単位
面積当り０．１〜０．００１ｇ／μｍ２の荷重をかけて
加圧圧着する。これにより、ＡｕとＳｎの共晶化を行
い、リード２３と金バンプ２１を電気的に接続し、ＴＡ
Ｂ実装を行う。
【００２７】上記実施の形態による半導体装置の製造方
法によれば、従来の半導体装置と同じ工数で、パッシベ
ーション膜１５へのクラックの発生を抑制することがで
き、ＴＡＢ実装の信頼性を向上させることができる。
法によれば、従来の半導体装置と同じ工数で、パッシベ
ーション膜１５へのクラックの発生を抑制することがで
き、ＴＡＢ実装の信頼性を向上させることができる。
【００２８】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、パッド１３の材料にＡｌを用いてい
るが、パッドの材質に他の導電性材料を用いることも可
能である。
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、パッド１３の材料にＡｌを用いてい
るが、パッドの材質に他の導電性材料を用いることも可
能である。
【００２９】また、本実施の形態では、バンプ２１の材
料に金を用いているが、バンプの材料に他の導電性材料
を用いることも可能である。
料に金を用いているが、バンプの材料に他の導電性材料
を用いることも可能である。
【００３０】
【発明の効果】以上説明したように本発明によれば、バ
ンプの幅をパッドの幅より広く形成している。したがっ
て、パッシベーション膜にクラックの発生を抑制するこ
とにより、半導体チップの実装信頼性を向上させた半導
体装置及びその製造方法を提供することができる。
ンプの幅をパッドの幅より広く形成している。したがっ
て、パッシベーション膜にクラックの発生を抑制するこ
とにより、半導体チップの実装信頼性を向上させた半導
体装置及びその製造方法を提供することができる。
【００３１】尚、本発明の効果は、異方性導電接着剤を
使用するＣＯＧやＴＡＢと同じく、リードを使い、接合
するタイプのＣＯＦや異方性導電接着剤を介して接合す
るタイプのＣＯＦに対しても圧着時の圧力緩和に効果を
発揮する事は言うまでもない。
使用するＣＯＧやＴＡＢと同じく、リードを使い、接合
するタイプのＣＯＦや異方性導電接着剤を介して接合す
るタイプのＣＯＦに対しても圧着時の圧力緩和に効果を
発揮する事は言うまでもない。
【図１】本発明の実施の形態による半導体装置を示す断
面図である。
面図である。
【図２】従来の半導体装置を示す断面図である。
１１ 絶縁膜 １３ Ａｌパッ
ド １５ パッシベーション膜 １７ バリアメ
タル層 １９ メッキ用金属層 ２１ 金属メッ
キバンプ ２３ リード ２５ Ａｌパッ
ド ２７ 金属メッキバンプ ａ Ａｌパッ
ドの幅 ｂ 金属メッキバンプの幅
ド １５ パッシベーション膜 １７ バリアメ
タル層 １９ メッキ用金属層 ２１ 金属メッ
キバンプ ２３ リード ２５ Ａｌパッ
ド ２７ 金属メッキバンプ ａ Ａｌパッ
ドの幅 ｂ 金属メッキバンプの幅
Claims (4)
- 【請求項１】 絶縁膜上に形成されたパッドと、 前記パッド上に形成されたパッシベーション膜と、 前記パッシベーション膜に形成された、前記パッド上に
位置する開口部と、 前記開口部内及び前記パッシベーション膜上に形成され
たバンプであって、前記パッドの幅より広い幅を有する
バンプと、 を具備することを特徴とする半導体装置。 - 【請求項２】 前記バンプの幅とパッドの幅の差が２μ
ｍ以上であることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 絶縁膜上にパッドを形成する工程と、 前記パッド及び前記絶縁膜上にパッシベーション膜を形
成する工程と、 前記パッシベーション膜に、前記パッド上に位置する開
口部を形成する工程と、 前記開口部内及び前記パッシベーション膜上に、前記パ
ッドの幅より広い幅を有するバンプを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項４】 前記バンプの幅とパッドの幅の差が２μ
ｍ以上であることを特徴とする請求項３記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170259A JP2000357702A (ja) | 1999-06-16 | 1999-06-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170259A JP2000357702A (ja) | 1999-06-16 | 1999-06-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357702A true JP2000357702A (ja) | 2000-12-26 |
Family
ID=15901635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170259A Withdrawn JP2000357702A (ja) | 1999-06-16 | 1999-06-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357702A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227262B2 (en) | 2003-10-03 | 2007-06-05 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| JP2015097244A (ja) * | 2013-11-15 | 2015-05-21 | 日立オートモティブシステムズ株式会社 | 半導体集積回路 |
-
1999
- 1999-06-16 JP JP11170259A patent/JP2000357702A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227262B2 (en) | 2003-10-03 | 2007-06-05 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| CN100397601C (zh) * | 2003-10-03 | 2008-06-25 | 罗姆股份有限公司 | 半导体装置的制造方法及半导体装置 |
| US7638421B2 (en) | 2003-10-03 | 2009-12-29 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| JP2015097244A (ja) * | 2013-11-15 | 2015-05-21 | 日立オートモティブシステムズ株式会社 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| US4051508A (en) | Semiconductor device having multistepped bump terminal electrodes | |
| JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| US8368211B2 (en) | Solderable top metalization and passivation for source mounted package | |
| JP2000357702A (ja) | 半導体装置及びその製造方法 | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| JP3284055B2 (ja) | 半導体素子、半導体装置、および半導体装置の検査方法 | |
| JPH02177540A (ja) | 半導体装置 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JPS60136338A (ja) | 半導体装置 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP3726529B2 (ja) | 半導体装置 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63224344A (ja) | 半導体装置の製造方法 | |
| JP2002305216A (ja) | 半導体装置及びその製造方法 | |
| JPS6158258A (ja) | 半導体装置の製造方法 | |
| JPH01136354A (ja) | 半導体装置の接続方法 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| JPS6031245A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040517 |