JPS6158258A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6158258A
JPS6158258A JP59181291A JP18129184A JPS6158258A JP S6158258 A JPS6158258 A JP S6158258A JP 59181291 A JP59181291 A JP 59181291A JP 18129184 A JP18129184 A JP 18129184A JP S6158258 A JPS6158258 A JP S6158258A
Authority
JP
Japan
Prior art keywords
electrode
metal film
film
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59181291A
Other languages
English (en)
Inventor
Yasunori Senkawa
保憲 千川
Katsunobu Mori
勝信 森
Shigeyuki Sasaki
佐々木 繁幸
Takamichi Maeda
前田 崇道
Masao Hayakawa
早川 征男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59181291A priority Critical patent/JPS6158258A/ja
Publication of JPS6158258A publication Critical patent/JPS6158258A/ja
Priority to US07/905,683 priority patent/US5310699A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は半導体装置の製造方法に関し、特には外部接続
のための取出口となるバンブ電極の形成に関するもので
ある。
〈従来技術〉 ICやLSI等のための回路素子が形成された半導体チ
ップは、使用にあたってこれら回路素子を外部回路と接
続することが必要になり、そのためにチップ側に電極か
設けられ、該電極に外部回路と接続するためのリード線
をボンディングすることによってプリント基板等に接続
するためのリード線としている。
ここで半導体チップに設けられる電極としてはリード線
としてリードフレームを用いてチップ側電極との間をワ
イヤによってボンディングする構造の場合には、一般に
回路素子間の配線等と同時に作成したAl蒸若膜がその
まま用贋られ、該Alミ極VcAuワイヤを熱圧着等に
より直ちにボンディングしている。
上述のようなワイヤボンディングによって外部接続用リ
ードを引き出した半導体構造とは異なり絶縁フィルムを
支持基板として金属膜を被着し。
該金属膜をリード線状にパターニングした後、このパタ
ーニングされたリード線の先端を半導体チップ側の電極
に対向7<てボンディングし、外部接続用リード線を引
き出す構造のものも実用化されてbる。後者のようにリ
ード線の先端をチップ側の電極に対向させてボンディン
グする場合、半導体チップ側の電極は、リード線側の余
興材料との関係、或いは構造的な理由等からAi電極の
みでは確実なボンディングを得ることは難かしく、従っ
てAl逝極上に突起状のバンブ電極を予め作成し、該バ
ンブ電極を介してチップ側とリード線側とを接続するこ
とが一般に行われている。
上記のバンブ電極は通常メッキによって形成されるが、
メッキされたバンプとなる金属の結晶状態は非常に不規
則な状態にあり、内部応力が大きくまた硬さもマイクロ
ビッカース硬度で約120〜150Hvの値を示す。
処でバンブ電極と外部接続のためのリード線との間は熱
及び圧力によってボンディングされるがこのときバンブ
電極には約700 kg/□□□2 もの圧力が掛る。
従ってバンブ電極が硬い場合、圧力を印加するときの衝
撃荷重及び印加時の圧力が直接バンプ下のSi半導体基
板にまで達し易く、このような外力或いは内部応力のた
めに半導体基板にクランクが入り、製品の歩留を著しく
低下させている。尚上記クラックの発生は、内部応力が
大きい場合には、Alミ極等に引張り若しくは圧縮応力
を及ぼしクラックの発生を助長する。
また同一半導体チップ内の複数個のバンプ電極間に高さ
における不揃いが生じている場合、ボンディング時の圧
力によってリード線かバンブ電極に食り込めば不揃いに
よる誤差を吸収できるが、上述のようにバンブ電極が硬
い場合には、高さが不足したバンプ電極部ではリード線
との間が浮いた状態になる惧れがあり、ボンディング不
良の原因になっていた。
〈発明の目的〉 大発明は上記従来の半導体装置におけるバンプ形成工程
の問題点VC鑑みてなされたもので、外部接続用リード
線を高い信頼度でボンディングすることかできるバンブ
電極を備えた半導体装置を製造する方法を提供する。
〈実施例〉 第1図におりで、Si半導体基板1には従来公知の技術
によって回路素子が作り込まれ、表面か酸化膜等の絶縁
膜2上で被われている。絶縁膜2で被われた半導体基板
表面には、外部回路と接続するためお電極3が、上記回
路素子と電気的接続された状態で、素子間配線用の導体
と共にパノーSiやAl蒸着膜によって形成されてカる
電極3が形成された半導体基板表面は、PSG等からな
るパッシベーション模4で被われて保護されるが、該パ
ッシベーション摸4は少なくとも上記Alミ極3を被う
部分5が窓開けされ、Alミ極3の上表面か露出される
。次に露出されたAlミ極3の表面を含め、半導体チッ
プ表面に、次に述べるバンブ電極を形成するためのメッ
キ電極となる金属膜6が蒸着等により形成される。該金
属膜6は上述のようにメッキ電極としての他、バンブ電
極とAI電極3間のバリアとなって相互拡散を防止する
と共に両電極間を緊密に接合させるためにも介挿される
。例えば、AI電極3に被着される少なくとも最下層金
属がTi、V等の遷移金属から選ばれたT i −W 
、 Cr−Cu−Au等の多層金属膜によって形成され
る。
上記金属@6は少なくともバンブ電極を形成する部分を
除いてレジストによりマスクされ、露出した金属膜6を
電極としてAu 、 Ag 、 Sn/Pbのような材
料でメッキによりバンブ電極7が形成される。
ここでメッキ処理時にレジストから上記金属膜6を窓開
けする形状は1M電極3の寸法Aよりもバンプ′@極7
の底面の寸法Bが小さくなるように選ばれる。即ちバン
ブ電極7の底面がAi電極3の表面を覆い尽くすほどに
充分大きいバンブ電極を形成した場合Gては、ボンディ
ング時の圧力や内部応力によってAlミ極3の端に位置
する半導体基板にクラックが発生し易い。しかし本実施
例の如くバンブ電極7の面積を小さく設計すれば、上記
のようなりラック発生を防止することができる。
バンブ電極7が形成された後レジストが除去され、続い
て不要となった金属膜6か除去される。
上記バンブ電極7はメッキによる形成時に生じた結晶の
不安定さを軽減し、内部応力を除去するために熱処理(
例えば400°C130分程度)が施こされる。該熱処
理は応力緩和が図られるだけではなく、メッキ硬さを軟
らかくし、またバンプ電極7−金属膜6−Alミ極3間
の密着力を向上させる。
上記実施例は熱処理前に半導体基板表面を覆っている不
要金属膜を除去したが、これは金属膜6の材料によって
は熱処理時エツチング特性が変化して作業を困難にする
惧れがあることを考慮し、比較的作業の容易な熱処理前
の状態で予め不要となった金属膜部分を除去し、その後
に熱処理を施こす。
しかし金属膜6Tri半導体基板表面を保護する働きが
あるため、金@膜6によって熱処理中の汚染等を防ぎ熱
処理後に不要金属@6を除去する工程を採ることもでき
る。
特に金属膜6として、Alミ極3に接する最下層にTi
、V等の遷移金属が用いられる場合には熱処理によりA
1表面に耐食性の高い遷移金属との合金層が形成され、
こめ合金層がすぐれた保護機能を果す。従って半尋体千
ツブは熱処理によっても高信頼性を維持することができ
る。
上述のようにAlミ極3の表面に耐食性のある合金層が
形成されるため、半導体基板の電極形状としては、第2
図に示す如く、パッシベーション膜4に形成したAlミ
極上の開口部5の寸法Cより、バンブ電極7の寸法Bを
小さく設計しても実用に供することができる。即ち金属
膜6をエツチング除去する際、バンプ電極周囲のAlミ
極表面がエツチング液に晒されたとしても、Alミ極表
面は合金層が形成されているためエツチング液に侵され
ることはな(ハ。従って本実施例においてはバンブ電極
7をマスクに不要な金属膜6を除去することができ、金
属膜6のエツチングにはフォトリングラフィ工程を必要
としなくなり、工程の簡略化を図り得る。
金属@6の最下層は遷移金属が選ばれるが、その上の金
属膜r/iCu 、Au 、Pt等を用いることができ
る。
く効 果〉 以上本発明によれば、バンブ電極をメッキで形成した後
熱処理を施こすことにより、硬度の比較的小さい安定し
たバンブ電極を作成することができ、リード線をボンデ
ィングする際に生じる半導、床基板の破損や、ボンディ
ング不良を防ぐことができ、半導体装置の歩留りを高め
確実なボンディングを得ることができる。
【図面の簡単な説明】
第1図は本発明による一実施例を説明するための半導体
基板の要部断面図、第2図は木発E′AVcよる池の実
施例を説明するだめの半導体基板の要部断面図である。 1:半導体基板、   3:パノ電極 6:金属膜、     7:バンプ電極代理人 弁理士
 福 士 愛 彦(他2名)第1図 7  繍′i′Il″f口六■耐 手続補正書 昭和60年 6月 6日

Claims (4)

    【特許請求の範囲】
  1. 1.半導体基板上の外部接続用電極部にパッド電極を形
    成した半導体装置の製造方法において、半導体基板表面
    の電極部を露出させる工程と、露出した電極部を被って
    金属膜を形成する工程と、少なくとも電極部を被う領域
    の金属膜を残して半導体基板表面をマスクする工程と、
    電極部の金属膜上にパッド電極をメッキによって形成す
    る工程と、金属膜上にパッド電極が形成された後熱処理
    する工程とを備えたことを特徴とする半導体装置の製造
    方法。
  2. 2.前記金属膜は、少なくともパッド電極下の部分を残
    して、前記熱処理前に除去されることを特徴とする請求
    の範囲第1項記載の半導体装置の製造方法。
  3. 3.前記金属膜は、少なくともパッド電極下の部分を残
    して、前記熱処理後に除去されることを特徴とする請求
    の範囲第1項記載の半導体装置の製造方法。
  4. 4.前記電極部はAlからなり、金属膜のAlに被着さ
    れる層は遷移金属を含んでなり、熱処理によって耐食性
    のAl合金表面層を形成することを特徴とする特許請求
    の範囲第3項記載の半導体装置の製造方法。
JP59181291A 1984-08-28 1984-08-28 半導体装置の製造方法 Pending JPS6158258A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59181291A JPS6158258A (ja) 1984-08-28 1984-08-28 半導体装置の製造方法
US07/905,683 US5310699A (en) 1984-08-28 1992-06-29 Method of manufacturing a bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181291A JPS6158258A (ja) 1984-08-28 1984-08-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6158258A true JPS6158258A (ja) 1986-03-25

Family

ID=16098113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181291A Pending JPS6158258A (ja) 1984-08-28 1984-08-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6158258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523025A (ja) * 2003-04-10 2006-10-05 サンパワー コーポレイション 太陽電池用金属コンタクト構造体及び製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52155056A (en) * 1976-06-18 1977-12-23 Matsushita Electric Ind Co Ltd Production of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52155056A (en) * 1976-06-18 1977-12-23 Matsushita Electric Ind Co Ltd Production of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523025A (ja) * 2003-04-10 2006-10-05 サンパワー コーポレイション 太陽電池用金属コンタクト構造体及び製法

Similar Documents

Publication Publication Date Title
US5059553A (en) Metal bump for a thermal compression bond and method for making same
US6258631B1 (en) Semiconductor package and the manufacturing method
JP3398609B2 (ja) 半導体装置
JPS6149819B2 (ja)
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JP3648585B2 (ja) 半導体装置及びその製造方法
JPH05218021A (ja) 半導体装置
US5053851A (en) Metal bump for a thermal compression bond and method for making same
JPS63249346A (ja) 集積回路チップにおけるパツドとその形成方法
JPS6158258A (ja) 半導体装置の製造方法
EP0540519B1 (en) Method for making a thermal compression bond
JP2721580B2 (ja) 半導体装置の製造方法
JPH02209742A (ja) テープ自動化ボンディングプロセス用の金/錫共晶ボンディング
JPH03101233A (ja) 電極構造及びその製造方法
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JPH03268385A (ja) はんだバンプとその製造方法
JPH03132036A (ja) 半導体装置の製造方法
JPS63220549A (ja) 集積回路装置
JP2000357702A (ja) 半導体装置及びその製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH03295242A (ja) 半導体装置
JPH09172019A (ja) 下地電極の形成方法
JPH04162532A (ja) 半導体装置
JPH09129648A (ja) 半導体素子およびその実装方法
JPH0322436A (ja) 半導体装置およびその製造方法