JPH02110950A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02110950A
JPH02110950A JP26437088A JP26437088A JPH02110950A JP H02110950 A JPH02110950 A JP H02110950A JP 26437088 A JP26437088 A JP 26437088A JP 26437088 A JP26437088 A JP 26437088A JP H02110950 A JPH02110950 A JP H02110950A
Authority
JP
Japan
Prior art keywords
electrodes
film
semiconductor element
points
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26437088A
Other languages
English (en)
Inventor
Tomohiko Suzuki
知彦 鈴木
Izumi Okamoto
岡本　泉
Masayoshi Mihata
御幡　正芳
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26437088A priority Critical patent/JPH02110950A/ja
Publication of JPH02110950A publication Critical patent/JPH02110950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特に多端子、狭ピッチのＩ
ＣやＬＳＩなどのパッケージングを行う半導体装置に関
するものである。
従来の技術 この種の半導体装置についての従来の技術を、第２図と
ともに説明する。まず第２図（ａ）に示すように、セラ
ミック、ガラス、ガラスエポキシなどよりなる配線基板
１の導体配線２を有する面に、紫外線硬化性あるいは熱
硬化性などの接着樹脂３を塗布する。ここでは、配線基
板１の表面にうねりを有するものを例示している。導体
配線２はＣｒ−Ａｕ、Ａｌ、ＩＴＯ，厚ＪｌｌＩＡｕペ
ーストなどで形成される。次に第２図（ｂ）に示すよう
に、半導体素子４の突起電極５と導体配線２とを一致さ
せ、半導体素子４を加圧ツール６にて加圧し、配線基板
１に押し当てる。このとき、導体配線２上の接着樹脂３
は周囲に押し出され、半導体素子４の突起型ｉ／ｆＩ５
と導体配線２とは電気的に接触する。この状態で接着樹
脂３を紫外線照射あるいは加熱により硬化させれば、第
２図（Ｃ）に示すように、半導体素子４の突起電極５と
導体配線２との電気的接続がなされ、同時に半導体素子
４を配線基板１に固着することができる。
発明が解決しようとする課題 前述した従来の技術では、図示のように配線基板１の表
面にうねりがある場合は、半導体素子４を加圧ツール６
にて加圧した際に、突起電極５が圧縮変形することによ
り、その表面うねりを吸収する。このとき、突起電極５
の導体配線２と接触する面の形状か第２図に示すように
凹状であると、加圧ツール６にて半導体素子４を加圧し
た際に、第２図（Ｃ）に示すように接着樹脂３のすべて
が突起＠暢５の丁から押し出されず、四部に残存する。
すると、突起電極５の凹部に残存した接着樹脂３ａは、
突起電極５と導体配線２とに密閉された状態となり、加
圧ツール６の加圧力により突起な極５が圧縮変形するの
を妨げる働きをする。
この結果、突起ｔｈ＆ｉｓの圧縮変形量を大きくとれな
くなる。この圧縮変形量が配線基板１の表面うねりを下
回った場合には、電極間の電気的接触が妨げられるか、
あるいは半導体素子４に変形を生じる。このため、初期
に電気的接触が成されている場合でも、高温時や吸湿時
などの接触樹脂３の強度低下時に半導体素子４の変形の
復元力が働き、あるいは残存した接着樹脂３ａの熱膨張
などの影響により、突起電極５と導体配線２との接触が
剥離し、電気的オープンが発生するなど信頼性が低いと
いう欠点がある。また、突起電極５の下に接着樹脂３ａ
が残存した状態では、半導体素子４と配線基板１の熱膨
張係数の差により突起電極５と導体配線２の接触面が摺
動したときに、残存する接着樹脂３ａｆＪＣｆ：ｈ気的
接続を阻害することになるという問題点もある。よって
、突起な極５と導体配線２との電気的接続に関しても、
信頼性が低下する要因となる。
本発明はこのような問題点を解決し、突起電極と導体配
線との間に接着樹脂が残存しないようにすることを目的
とする。
課題を解決するための手段 上記目的を達成するため本発明は、突起電極が、その先
端に凹部を有さず、平坦あるいは凸形状に形成された構
成としたものである。
作用 このような構成によれば、突起電極の先端と導体配線と
の間に接＠樹脂が残存することか防止される。これによ
って、加圧した際の突起電極の圧縮変形量を配線基板の
表面うねりよりも十分大きくすることが可能となり、突
起電極と導体配線との電気的接続が確実なものとなるの
みならず、半導体素子の変形ひずみが緩和される。この
ため、高温時や吸湿時などの接着強度の低下時において
も電気的接続の信頼性が確保される。
実施例 本発明の一実施例を第１図に基づいて説明する。
まず、第１図（ａ）に示すように、セラミック。
ガラスなどよりなる配線基板１において、後に半導体素
子を固着する部分に紫外線硬化性あるいは熱硬化性など
の絶縁性接着樹脂３を塗布する。配線基板１の厚みは０
．１〜３．０ｍｍ程度である。また、接着樹脂３はエポ
キシ、シリコン、アクリルなどであり、塗布方法として
はデイスペンサ法、印刷法などを用いる。次に、第１図
（ｂ）に示すように、半導体素子４の突起電極５と導体
配線２を一致させ、半導体素子４を配線基板１に加圧ソ
ール６により加圧する。導体配線２はＣｒ−Ａｕ、ＡΩ
。
ＩＴＯ，厚膜Ａｕペーストなどであり、その厚みは０．
１〜３５μｍ程度である。このとき、配線基板１におけ
る半導体素子４が固着される部分の表面は、その厚みむ
らなどによりうねりが生じている。
また突起電極５はＡｕ、Ｃｕ、ＡΩ、半田などよりなり
、先端が平坦あるいは凸形状となるように形成されてい
る。この状態で加圧することにより、第１図（Ｃ）に示
すように、突起＠極５に四部が無いため、突起電＠５と
導体配線２間の接着樹脂３は周囲に押し出される。この
ため、突起電極５の圧縮変形が接着樹脂３によって妨げ
られることがなく、その圧縮変形量は、基板表面のうね
り量と比較して十分大きなものとなり、半導体素子４に
変形ひずみが生じるのを防止する。さらに、突起を極５
の先端形状の凸状の場合は変形しやすいといった形状の
効果によっても、半導体素子４の変形ひずみ防止におい
て有効となる。
たとえば、電極ピッチが１００μｍである場合、通常突
起電極５は、下地形状が直径５０μｍ程度の円、あるい
は°最大辺５０μｍ程度の角により形成される。しかし
下地形状が直径５〜３０μｍ程度の円、あるいは最大辺
５〜３０μｍ程度の角といった突起電極５の微小化によ
り容易に先端形状凸状とすることができる。またこのと
き、圧縮変形量を等しくすれば、荷重は突起な極５の下
地面積に比例して小さくすることができる。よってさら
に半導体素子４に変形ひずみを与えることなく加圧する
ことが可能となる。
この後、加圧したまま接着樹脂３を硬化さぜることによ
り、半導体素子４の突起電極５と配線電極２との電気的
接続および半導体索子４のａ１１１的保持が完了される
。
発明の効果 以上述べたように本発明によると、以下の効果を奏する
。
（１）突起電極先端の平坦又は凸形状化により、加圧時
に突起電極下に接着樹脂を残存させることがなく、半導
体素子に変形ひずみを与えず、また電気的接続を阻害す
ることがなく、信頼性が向上する。
（２）突起電極の微小化により、低荷重時においても突
起電極の圧縮ひずみ量が大きく、配線基板表面のうねり
を全て突起電極のひずみ量で吸収できる。したがって、
この点からも半導体素子に変形ひずみを与えず、高信頼
性を得ることができる。また突起電極の狭ピッチ化（５
０μｍ以下）が可能となり、ＩＣなどの半導体素子の小
型化によりこの半導体素子のコストを低減することがで
きる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置の断面図、第２
図は従来の半導体装置の断面図である。 １・・・配線基板、２・・・導体配線、３・・・接着樹
脂、４・・・半導体素子、５・・・突起電極。 代理人　　　森　　本　　義　　私 用１図 第２図

Claims (1)

    【特許請求の範囲】
  1. １、導体配線を有した絶縁性基板と突起電極を有した半
    導体素子との間に絶縁性樹脂を介在させ、前記導体配線
    と前記突起電極を一致させかつ前記半導体素子を前記絶
    縁性基板に加圧した状態で前記絶縁性樹脂を硬化するこ
    とにより、前記半導体素子を前記絶縁性基板へ固着して
    前記導体配線と前記突起電極とを電気的に接続してなる
    半導体装置であつて、前記突起電極は、その先端に凹部
    を有さず、平坦あるいは凸形状に形成されている半導体
    装置。
JP26437088A 1988-10-19 1988-10-19 半導体装置 Pending JPH02110950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26437088A JPH02110950A (ja) 1988-10-19 1988-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26437088A JPH02110950A (ja) 1988-10-19 1988-10-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH02110950A true JPH02110950A (ja) 1990-04-24

Family

ID=17402210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26437088A Pending JPH02110950A (ja) 1988-10-19 1988-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH02110950A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026910A1 (en) * 1999-10-08 2001-04-19 Dai Nippon Printing Co., Ltd. Non-contact data carrier and ic chip
US7407877B2 (en) 2001-02-27 2008-08-05 Chippac, Inc. Self-coplanarity bumping shape for flip-chip
JP2011187699A (ja) * 2010-03-09 2011-09-22 Nec Corp 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026910A1 (en) * 1999-10-08 2001-04-19 Dai Nippon Printing Co., Ltd. Non-contact data carrier and ic chip
US6686650B1 (en) 1999-10-08 2004-02-03 Dai Nippon Printing Co., Ltd. Non-contact data carrier and IC chip
US7407877B2 (en) 2001-02-27 2008-08-05 Chippac, Inc. Self-coplanarity bumping shape for flip-chip
JP2011187699A (ja) * 2010-03-09 2011-09-22 Nec Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
KR20000075483A (ko) 반도체 장치
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
JPH0797597B2 (ja) 半導体装置
JPH02110950A (ja) 半導体装置
JP2000323523A (ja) フリップチップ実装構造
JPH0482241A (ja) 半導体装置
JPH1117050A (ja) 回路基板及び回路基板の製造方法
JPH02285650A (ja) 半導体装置及びその製造方法
KR20050025181A (ko) Ｒｆｉｄ 태그
JP2002134558A (ja) 半導体装置及びその製造方法
JP2847949B2 (ja) 半導体装置
JPH02155257A (ja) 半導体実装装置
JP2780499B2 (ja) 半導体装置の実装方法
JP3446608B2 (ja) 半導体ユニット
JPH01160029A (ja) 半導体装置
JPS62281361A (ja) 半導体装置
JPH06275675A (ja) Ｔａｂパッケージとその接続方法
JP2532543B2 (ja) 半導体装置
JPH0521520A (ja) Ｉｃ実装方法
JP2841663B2 (ja) 半導体装置の実装構造及び実装方法
JP2523641B2 (ja) 半導体装置
JPH08306744A (ja) 電子部品
JPH035632B2 (ja)
JP2712654B2 (ja) 電子部品の実装構造及び製造方法