JP2997231B2 - マルチ半導体ベアチップ実装モジュールの製造方法 - Google Patents

マルチ半導体ベアチップ実装モジュールの製造方法

Info

Publication number
JP2997231B2
JP2997231B2 JP9248988A JP24898897A JP2997231B2 JP 2997231 B2 JP2997231 B2 JP 2997231B2 JP 9248988 A JP9248988 A JP 9248988A JP 24898897 A JP24898897 A JP 24898897A JP 2997231 B2 JP2997231 B2 JP 2997231B2
Authority
JP
Japan
Prior art keywords
semiconductor bare
bare chip
pitch
semiconductor
stud
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9248988A
Other languages
English (en)
Other versions
JPH1187608A (ja
Inventor
秀彦 吉良
健二 小八重
則夫 海沼
直樹 石川
哲 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9248988A priority Critical patent/JP2997231B2/ja
Priority to US09/026,490 priority patent/US6006426A/en
Publication of JPH1187608A publication Critical patent/JPH1187608A/ja
Priority to US09/401,985 priority patent/US6122823A/en
Priority to US09/460,727 priority patent/US6240634B1/en
Application granted granted Critical
Publication of JP2997231B2 publication Critical patent/JP2997231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49137—Different components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチ半導体ベアチ
ップ実装モジュールを製造する方法に関する。携帯型情
報機器の小型化に伴い、半導体装置の基板への実装につ
いては高密度化が求められている。そこで、パケージン
グされていない状態の裸のチップである半導体ベアチッ
プをそのまま実装する技術であって、且つ、この半導体
ベアチップをこの周囲に余分の面積を必要とせず実装エ
リアが狭くて足りるフリップチップ方式で実装する技術
が開発されつつある。このフリップチップ方式は大きく
は半田接合と圧着接合に分けられる。地球環境問題を考
慮すると、鉛を含む半田を使用する半田接合よりは、半
田を全く使用しない圧着接合方式が望ましい。よって、
圧着接合のフリップチップ方式の技術が開発されつつあ
る。
【０００２】また、携帯型情報機器の小型化に対応すべ
く、圧着接合のフリップチップ方式で実装される半導体
ベアチップについても、図４に示すように、プリント基
板１１上に複数の半導体ベアチップ１２−１〜１２−４
が圧着接合方式のフリップチップ方式で実装された構造
のマルチ半導体ベアチップ実装モジュール１０が開発さ
れつつある。
【０００３】ここで、説明の便宜上、半導体ベアチップ
１２−１の構成及び半導体ベアチップ１２−１が実装さ
れている構造について説明する。図５に示すように、半
導体ベアチップ１２−１は、ウェハから切り出された半
導体ベアチップ本体２１の下面２１ａのＡｌ製の各電極
２２上にスタッドバンプ２３が形成されており、且つ、
スタッドバンプ２３の頂部を覆うように導電性接着剤２
４が付着されている構成である。スタッドバンプ２３は
Ａｕ製である。導電性接着剤２４は、エポキシ樹脂にＡ
ｇフィラーが含有されているものである。スタッドバン
プ２３及び導電性接着剤２４は鉛を有しない。スタッド
バンプ２３は、球体を潰した形状の台座部２３ａと、台
座部２３ａから突き出た略円柱状の頭頂部２３ｂとより
なる。
【０００４】図６に示すように、半導体ベアチップ１２
−１は、スタッドバンプ２３の頭頂部２３ｂがプリント
基板１１上の電極２５に圧着し且つ頭頂部３３ｂが導電
性接着剤２４によって電極２５と接着されて、且つ、半
導体ベアチップ本体２１を熱硬化されたエポキシの熱硬
化性接着剤２６によってプリント基板１１に接着されて
実装されている。熱硬化性接着剤２６は、半導体ベアチ
ップ本体２１とプリント基板１１との間の隙間２７内に
存在しており熱硬化されているため、半導体ベアチップ
本体２１の下面２１ａ全面がプリント基板１１に接着し
てあり、且つ、熱硬化性接着剤２６が熱硬化して収縮す
ることによって半導体ベアチップ本体２１の下面２１ａ
全面が力Ｆでプリント基板１１側に引き寄せられてい
る。この力Ｆでもって、スタッドバンプ２３の頭頂部２
３ｂが電極２５に圧着しており、各スタッドバンプ２３
が対応する電極２５と電気的に接続されている。
【０００５】
【従来の技術】従来は、マルチ半導体ベアチップ実装モ
ジュール１０は、図７に示すように、真空吸着ヘッド４
１Ａを使用して全部の半導体ベアチップ１２−１〜１２
−４を、接着剤１３が塗布された基板１１上の塗布され
た接着剤１３の部位に位置合わせして置いて仮付けし、
この後、複数の加熱ヘッドを備えたマルチマウント用ヘ
ッド装置４２Ａを使用して、全部の半導体ベアチップ１
２−１〜１２−４を一括して約１００秒間押しつけて加
圧すると共に加熱するマルチマウント方法で実装してい
た。
【０００６】このマルチマウント方法によれば、約１０
０秒かかる加圧及び加熱の工程が全部の半導体ベアチッ
プ１２−１〜１２−４について一度に行われるため、マ
ルチ半導体ベアチップ実装モジュール１０は量産性良く
製造される。
【０００７】
【発明が解決しようとする課題】しかし、マルチマウン
ト方法によれば、半導体ベアチップを仮付けしてから、
仮付け用のヘッドが半導体ベアチップから離れ、半導体
ベアチップは何物によっても押さえられていない状態と
され、この状態でマルチマウント用ヘッドの個所に移動
され、そこでマルチマウント用ヘッドによって押し付け
られた状態とされるため、移動のときに受ける衝撃及び
マルチマウント用ヘッドが押し当たるときに受ける衝撃
等によって位置ずれを起こし易い。
【０００８】また、半導体ベアチップの位置ずれの許容
量は、スタッドバンプのピッチの狭い半導体ベアチップ
の方が、スタッドバンプのピッチの広い半導体ベアチッ
プに比べて小さい。このため、スタッドバンプのピッチ
が狭い半導体ベアチップについては、スタッドバンプが
基板上の対応する電極から外れてしまい電気的接続がさ
れなくなってなってしまったり、ショートしてしまうお
それがあり、結果として、マルチ半導体ベアチップ実装
モジュールの歩留りが悪くなってしまうおそれがあっ
た。
【０００９】しかも、スタッドバンプのピッチの広い半
導体ベアチップは例えば５００円程度であり廉価である
のに対し、スタッドバンプのピッチの狭い半導体ベアチ
ップは例えばペンチアムプロセッサであり例えば２０，
０００円程度と高価である。したがって、スタッドバン
プのピッチの狭い半導体ベアチップを最初に実装し、次
にスタッドバンプのピッチの広い半導体ベアチップを実
装することを考えると、実装の歩留りが現在の技術では
スタッドバンプのピッチの狭い半導体ベアチップもスタ
ッドバンプのピッチの広い半導体ベアチップも同等であ
ることを考慮すると、ピッチの狭い半導体ベアチップを
実装したのちに試験をした結果、不良であったとする
と、２０，０００円程度を捨てることとなり、金銭的損
失が大きくなってしまう。
【００１０】なお、半導体ベアチップを１個づつ置き加
圧加熱するシングルマウント方式で実装した場合には、
半導体ベアチップに実装不良は発生しにくいけれども、
個々の半導体ベアチップの実装に約１００秒がかかり、
よって、マルチ半導体ベアチップ実装モジュールの量産
性がよくなかった。そこで、本発明は、半導体ベアチッ
プの位置ずれの許容量はスタッドバンプのピッチによっ
て変わること、即ち、スタッドバンプのピッチの広い半
導体ベアチップの位置ずれの許容量はスタッドバンプの
ピッチの狭い半導体ベアチップの位置ずれの許容量より
大きいこと、及び、スタッドバンプのピッチの広い半導
体ベアチップはスタッドバンプのピッチの狭い半導体ベ
アチップに比べて相当に廉価であることを考慮して、上
記課題を解決したマルチ半導体ベアチップ実装モジュー
ルの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、基板上に、スタッドバンプのピ
ッチが広い半導体ベアチップとスタッドバンプのピッチ
が狭い半導体ベアチップとが混在して実装してあるマル
チ半導体ベアチップ実装モジュールを製造する方法にお
いて、最初に、スタッドバンプのピッチが広い半導体ベ
アチップを仮止めしてその後に加圧加熱して実装し、次
いで、スタッドバンプのピッチが狭い半導体ベアチップ
を加圧加熱して実装するようにしたものである。
【００１２】最初に、スタッドバンプのピッチが広い半
導体ベアチップを仮止めしてその後に加圧加熱して実装
し、次いで、スタッドバンプのピッチが狭い半導体ベア
チップを加圧加熱して実装することは、実装不良が発生
しにくくする。請求項２の発明は、基板上に、スタッド
バンプのピッチが広い半導体ベアチップとスタッドバン
プのピッチが狭い半導体ベアチップとが混在して実装し
てあるマルチ半導体ベアチップ実装モジュールを製造す
る方法において、最初に、スタッドバンプのピッチが広
い半導体ベアチップを仮止めしてその後に一括して加圧
加熱するマルチマウント方式で実装し、次いで、スタッ
ドバンプのピッチが狭い半導体ベアチップを１個づつ加
圧加熱するシングルマウント方式で実装するようにした
ものである。
【００１３】マルチマウント方式をスタッドバンプのピ
ッチが広い半導体ベアチップに適用することは、マルチ
マウント方式を位置ずれの許容量が大きい半導体ベアチ
ップに適用することになり、実装不良が発生しにくくな
る。シングルマウント方式をスタッドバンプのピッチが
狭い半導体ベアチップに適用することは、シングルマウ
ント方式を位置ずれの許容量が小さい半導体ベアチップ
に適用することになり、実装不良が発生しにくくなる。
マルチマウント方式をスタッドバンプのピッチが広い半
導体ベアチップに適用することは、量産性を高くする。
【００１４】請求項３の発明は、基板上に、スタッドバ
ンプのピッチが広い半導体ベアチップとスタッドバンプ
のピッチが狭い半導体ベアチップとが混在して実装して
あるマルチ半導体ベアチップ実装モジュールを製造する
方法において、最初に、スタッドバンプのピッチが広い
半導体ベアチップを仮止めしてその後に一括して加圧加
熱するマルチマウント方式で実装し、次いで、マルチマ
ウント方式で実装された半導体ベアチップの実装状態を
検査し、次いで、検査結果が良好とされた半完成品に対
して、スタッドバンプのピッチが狭い半導体ベアチップ
を１個づつ加圧加熱するシングルマウント方式で実装す
るようにしたものである。
【００１５】マルチマウント方式をスタッドバンプのピ
ッチが広い半導体ベアチップに適用することは、マルチ
マウント方式を位置ずれの許容量が大きい半導体ベアチ
ップに適用することになり、実装不良が発生しにくくな
る。シングルマウント方式をスタッドバンプのピッチが
狭い半導体ベアチップに適用することは、シングルマウ
ント方式を位置ずれの許容量が小さい半導体ベアチップ
に適用することになり、実装不良が発生しにくくなる。
実装不良であった半完成の基板は捨ててしまうことにな
るけれども、実装されている半導体ベアチップはスタッ
ドバンプのピッチが広いものであり廉価であるので、金
銭的損失は少なくなる。マルチマウント方式をスタッド
バンプのピッチが広い半導体ベアチップに適用すること
は、量産性を高くする。シングルマウント方式での実装
はマルチマウント方式で実装したもののうちち検査結果
が良好とされた半完成品に対して行うため、実装不良で
あった半完成の基板にシングルマウント方式で実装を行
ってしまうということ、即ち、無駄な実装を行ってしま
うということが避けられるようにする。
【００１６】
【発明の実施の形態】図１は本発明の一実施例になるマ
ルチ半導体ベアチップ実装モジュールの製造方法を示
す。ここで、図４中、半導体ベアチップ１２−１、１２
−２、１２−４はスタッドバンプ２３のピッチｐ１が１
２０〜１５０μｍと広いものであり、値段が数百円〜数
千円の比較的安価のものである。半導体ベアチップ１２
−３はスタッドバンプ２３のピッチｐ２が６０〜８５μ
ｍと狭いものであり、値段は数万円と高価なものであ
る。
【００１７】本発明の製造方法の対象は、スタッドバン
プ２３のピッチｐ１が広い半導体ベアチップ１２−１、
１２−２、１２−４と、スタッドバンプ２３のピッチｐ
２が狭い半導体ベアチップ１２−３とが混在しており、
各半導体ベアチップ１２−１〜１２−４が共に圧着接合
のフリップチップ方式で実装してあるマルチ半導体ベア
チップ実装モジュールである。
【００１８】図１（Ａ）に示す工程Ｓ１０〜Ｓ１５を経
て、マルチ半導体ベアチップ実装モジュールを製造す
る。先ず、接着剤塗布工程Ｓ１０を行う。ここでは、図
１（Ｂ）に示すように、ディスペンサ４０を使用して、
プリント基板１１のうちスタッドバンプ２３のピッチｐ
１が広い安価な半導体ベアチップ１２−１、１２−２、
１２−４が実装される予定の部分１０１、１０２、１０
４に、接着剤１３を塗布する。
【００１９】次いで、半導体ベアチップ仮付け工程Ｓ１
１を行う。ここでは、図１（Ｃ）に示すように、真空吸
着ヘッド４１を使用して、半導体ベアチップ１２−１、
１２−２、１２−４を夫々が実装される予定の部分に位
置合わせして仮付けする。次いで、マルチマウント工程
Ｓ１２を行う。ここでは、図１（Ｄ）に示すように、図
２に示すマルチマウント用ヘッド４２を使用して、半導
体ベアチップ１２−１、１２−２、１２−４を同時に約
１００秒間加熱、加圧する。これによって、接着剤１３
を熱硬化させて半導体ベアチップ１２−１、１２−２、
１２−４を図６に示すように、実装させる。
【００２０】図２に示すように、マルチマウント用ヘッ
ド４２は、３つのヘッド組立て体４３−１，４３−２，
４３−３が仮付けされた半導体ベアチップ１２−１、１
２−２、１２−４に対応した配置で配された構成であ
る。各ヘッド組立て体４３−１，４３−２，４３−３
は、下側から順に、ボンディングヘッド４４と、加熱・
真空吸着用ヘッド４５と、断熱材ブロック４６と、荷重
センサ４７と、加圧用のエアーシリンダ４８とを有する
構成である。加熱・真空吸着用ヘッド４５にはヒータ４
９と温度センサ５０とが埋め込んであり、温度センサ５
０とヒータ４９との間に温度制御部５１が設けてあり、
加熱・真空吸着用ヘッド４５の温度は所定の高温に保た
れている。また、加熱・真空吸着用ヘッド４５は左右寄
りの側に真空吸引孔５２、５３を有し、矢印５４、５５
で示すようにボンディングヘッド４４を吸着している。
荷重センサ４７と加圧用のエアーシリンダ４８との間に
は荷重制御部５６が設けてあり、エアーシリンダ４８が
ボンディングヘッド４４に付与する力は所定の力に制御
される。
【００２１】次に、検査工程Ｓ１３を行う。ここでは、
図１（Ｅ）に示すように、半導体ベアチップ１２−１、
１２−２、１２−４だけが実装されたマルチ半導体ベア
チップ実装モジュール半完成品６０を検査装置６１に接
続して、半導体ベアチップ１２−１、１２−２、１２−
４が正常に実装されていることを検査する。検査の結
果、不良であると判断されたものは、修理にまわし、検
査の結果良品であると判断されたものだけを次の工程に
まわす。
【００２２】なお、不良と判断されるとマルチ半導体ベ
アチップ実装モジュール半完成品６０は捨ててしまうこ
とになるけれども、半導体ベアチップ１２−１、１２−
２、１２−４は廉価であるので、金銭的損失は小さくて
済む。次に、接着剤塗布工程Ｓ１４を行う。ここでは、
図１（Ｆ）に示すように、ディスペンサ４０を使用し
て、良品であると判断されたマルチ半導体ベアチップ実
装モジュール半完成品６０のうちスタッドバンプ２３の
ピッチｐ２が狭い高価な半導体ベアチップ１２−３が実
装される予定の部分１０３に、接着剤１３を塗布する。
【００２３】次いで、シングルマウント工程Ｓ１５を行
う。ここでは、図１（Ｇ）に示すように、図３に示すシ
ングルマウント用ヘッド７２を使用して、半導体ベアチ
ップ１２−３を実装される予定の部分に位置合わせして
置くと共に、約１００秒間加熱、加圧する。これによっ
て、接着剤１３を熱硬化させて半導体ベアチップ１２−
３を図６に示すように、実装され、図４に示すマルチ半
導体ベアチップ実装モジュール１０が完成する。
【００２４】図３に示すように、シングルマウント用ヘ
ッド７２は、加熱・真空吸着用ヘッド７５の中央に真空
吸引孔８７が追加して形成され、この真空吸引孔８７と
連通してボンディングヘッド７４の中央に真空吸引孔８
８が追加して形成されている他は、上記のマルチマウン
ト用ヘッド４２の１つのヘッド組立て体４３−１と同じ
構成である。即ち、シングルマウント用ヘッド７２は、
下側から順に、ボンディングヘッド７４と、加熱・真空
吸着用ヘッド７５と、断熱材ブロック７６と、荷重セン
サ７７と、加圧用のエアーシリンダ７８とを有する構成
である。加熱・真空吸着用ヘッド７５にはヒータ７９と
温度センサ８０とが埋め込んであり、温度センサ８０と
ヒータ７９との間に温度制御部８１が設けてあり、加熱
・真空吸着用ヘッド７５の温度は所定の高温に保たれて
いる。また、加熱・真空吸着用ヘッド７５は左右寄りの
側に真空吸引孔８２、８３を有し、矢印８４、８５で示
すようにボンディングヘッド７４を吸着している。荷重
センサ７７と加圧用のエアーシリンダ７８との間には荷
重制御部８６が設けてあり、エアーシリンダ７８がボン
ディングヘッド７４に付与する力は所定の力に制御され
る。
【００２５】シングルマウント用ヘッド７２は、半導体
ベアチップ１２−３を真空吸引孔８８、８７を通して矢
印８９で示すように、吸引することによってボンディン
グヘッド７４に吸着すると共に、実装される予定の部分
に位置合わせして、置くと共に、約１００秒間加熱、加
圧する。これによって、接着剤１３が熱硬化されて半導
体ベアチップ１２−３が図６に示すように、実装され
る。
【００２６】なお、場合によっては、上記の検査工程Ｓ
１３を省略してもよい。また、スタッドバンプ２３が狭
いピッチｐ２を有する半導体ベアチップが複数有する場
合でもよい。この場合には、シングルマウント用ヘッド
７２によって一つの半導体ベアチップを実装し、次い
で、同じシングルマウント用ヘッド７２によって別の半
導体ベアチップを実装する如くに、一つづつ行う。
【００２７】
【発明の効果】以上説明したように、請求項１の発明に
よれば、実装する複数個の半導体ベアチップをスタッド
バンプのピッチが広いものとスタッドバンプのピッチが
狭いものとに分類し、最初に、スタッドバンプのピッチ
が広い半導体ベアチップを仮止めしてその後に加圧加熱
して実装し、次いで、スタッドバンプのピッチが狭い半
導体ベアチップを加圧加熱して実装するようにしたもの
であるため、基板上にスタッドバンプのピッチが広い半
導体ベアチップとスタッドバンプのピッチが狭い半導体
ベアチップとが混在して実装してあるマルチ半導体ベア
チップ実装モジュールを、実装する複数個の半導体ベア
チップをスタッドバンプのピッチが広いものとスタッド
バンプのピッチが狭いものとに分類せずに順番を決めな
いで実装して製造する場合に比べて、歩留り良く製造す
ることが出来る。
【００２８】請求項２の発明によれば、実装する複数個
の半導体ベアチップをスタッドバンプのピッチが広いも
のとスタッドバンプのピッチが狭いものとに分類し、最
初に、スタッドバンプのピッチが広い半導体ベアチップ
を仮止めしてその後に一括して加圧加熱するマルチマウ
ント方式で実装し、次いで、スタッドバンプのピッチが
狭い半導体ベアチップを１個づつ加圧加熱するシングル
マウント方式で実装するようにしたものであるため、基
板上にスタッドバンプのピッチが広い半導体ベアチップ
とスタッドバンプのピッチが狭い半導体ベアチップとが
混在して実装してあるマルチ半導体ベアチップ実装モジ
ュールを、全部の半導体ベアチップをマルチマウント方
式で実装する場合より歩留り良く製造することが出来、
また、全部の半導体ベアチップをシングルマウント方式
で実装する場合より量産性良く製造することが出来、結
果として歩留り良く且つ量産性良く製造することが出来
る。
【００２９】請求項３の発明によれば、実装する複数個
の半導体ベアチップをスタッドバンプのピッチが広いも
のとスタッドバンプのピッチが狭いものとに分類し、最
初に、スタッドバンプのピッチが広い半導体ベアチップ
を仮止めしてその後に一括して加圧加熱するマルチマウ
ント方式で実装し、次いで、マルチマウント方式で実装
された半導体ベアチップの実装状態を検査し、次いで、
検査結果が良好とされた半完成品に対して、スタッドバ
ンプのピッチが狭い半導体ベアチップを１個づつ加圧加
熱するシングルマウント方式で実装するようにしたもの
であるため、基板上にスタッドバンプのピッチが広い半
導体ベアチップとスタッドバンプのピッチが狭い半導体
ベアチップとが混在して実装してあるマルチ半導体ベア
チップ実装モジュールを、全部の半導体ベアチップをマ
ルチマウント方式で実装する場合より歩留り良く製造す
ることが出来、また、全部の半導体ベアチップをシング
ルマウント方式で実装する場合より量産性良く製造する
ことが出来る。また、シングルマウント方式での実装は
マルチマウント方式で実装したものの検査結果が良好と
された半完成品に対して行うため、実装不良であった半
完成の基板にシングルマウント方式で実装を行ってしま
うということ、即ち、無駄なシングルマウント方式の実
装を行ってしまうということを避けることが出来、結果
的には、歩留りを向上させることが出来る。また、実装
不良であった半完成品は捨ててしまうことになるけれど
も、実装されている半導体ベアチップはスタッドバンプ
のピッチが広いものであり廉価であるので、金銭的損失
を少なく出来る。
【図面の簡単な説明】
【図１】本発明の一実施例になるマルチ半導体ベアチッ
プ実装モジュールの製造方法を説明する図である。
【図２】マルチマウント用ヘッドを示す図である。
【図３】シングルマウント用ヘッドを示す図である。
【図４】マルチ半導体ベアチップ実装モジュールを示す
図である。
【図５】半導体ベアチップを示す図である。
【図６】半導体ベアチップが実装されている状態を示す
図である。
【図７】従来のマルチ半導体ベアチップ実装モジュール
の製造方法を説明する図である。
【符号の説明】
Ｓ１０、Ｓ１４ 接着剤塗布工程 Ｓ１１ 半導体ベアチップ仮付け工程 Ｓ１２ マルチマウント工程 Ｓ１３ 検査工程 Ｓ１５ シングルマウント工程 １１ プリント基板 １２−１，１２−２，１２−４ スタッドバンプのピッ
チｐ１が広い半導体ベアチップ １２−３ スタッドバンプのピッチｐ２が狭い半導体ベ
アチップ １３ 接着剤 ２３ スタッドバンプ ２４ 導電性接着剤 ２５ 電極 ２６ 熱硬化性接着剤 ４１ 真空吸着ヘッド ４２ マルチマウント用ヘッド ４３−１〜４３−３ ヘッド組立て体 ４４、７４ ボンディングヘッド ４５，７５ 加熱・真空吸着用ヘッド ４６，７６ 断熱材ブロック ４７，７７ 荷重センサ ４８，７８ 加圧用のエアーシリンダ ４９、７９ ヒータ ５０、８０ 温度センサ ５１、８１ 温度制御部 ５２、５３、８２、８３、８７、８８ 真空吸引孔 ６０ マルチ半導体ベアチップ実装モジュール半完成品 ６１ 検査装置 １０１〜１０４ 実装予定部分
フロントページの続き (72)発明者 石川 直樹 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 江本 哲 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に、スタッドバンプのピッチが広
    い半導体ベアチップとスタッドバンプのピッチが狭い半
    導体ベアチップとが混在して実装してあるマルチ半導体
    ベアチップ実装モジュールを製造する方法において、 最初に、スタッドバンプのピッチが広い半導体ベアチッ
    プを仮止めしてその後に加圧加熱して実装し、 次いで、スタッドバンプのピッチが狭い半導体ベアチッ
    プを加圧加熱して実装するようにしたことを特徴とする
    マルチ半導体ベアチップ実装モジュールの製造方法。
  2. 【請求項２】 基板上に、スタッドバンプのピッチが広
    い半導体ベアチップとスタッドバンプのピッチが狭い半
    導体ベアチップとが混在して実装してあるマルチ半導体
    ベアチップ実装モジュールを製造する方法において、 最初に、スタッドバンプのピッチが広い半導体ベアチッ
    プを仮止めしてその後に一括して加圧加熱するマルチマ
    ウント方式で実装し、 次いで、スタッドバンプのピッチが狭い半導体ベアチッ
    プを１個づつ加圧加熱するシングルマウント方式で実装
    するようにしたことを特徴とするマルチ半導体ベアチッ
    プ実装モジュールの製造方法。
  3. 【請求項３】 基板上に、スタッドバンプのピッチが広
    い半導体ベアチップとスタッドバンプのピッチが狭い半
    導体ベアチップとが混在して実装してあるマルチ半導体
    ベアチップ実装モジュールを製造する方法において、 最初に、スタッドバンプのピッチが広い半導体ベアチッ
    プを仮止めしてその後に一括して加圧加熱するマルチマ
    ウント方式で実装し、 次いで、マルチマウント方式で実装された半導体ベアチ
    ップの実装状態を検査し、 次いで、検査結果が良好とされた半完成品に対して、ス
    タッドバンプのピッチが狭い半導体ベアチップを１個づ
    つ加圧加熱するシングルマウント方式で実装するように
    したことを特徴とするマルチ半導体ベアチップ実装モジ
    ュールの製造方法。
JP9248988A 1997-09-12 1997-09-12 マルチ半導体ベアチップ実装モジュールの製造方法 Expired - Fee Related JP2997231B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9248988A JP2997231B2 (ja) 1997-09-12 1997-09-12 マルチ半導体ベアチップ実装モジュールの製造方法
US09/026,490 US6006426A (en) 1997-09-12 1998-02-19 Method of producing a multichip package module in which rough-pitch and fine-pitch chips are mounted on a board
US09/401,985 US6122823A (en) 1997-09-12 1999-09-23 Apparatus to produce a multichip package module in which rough-pitch and fine-pitch chips are mounted on a board
US09/460,727 US6240634B1 (en) 1997-09-12 1999-12-14 Method of producing a multichip package module in which rough-pitch and fine-pitch chips are mounted on a board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9248988A JP2997231B2 (ja) 1997-09-12 1997-09-12 マルチ半導体ベアチップ実装モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPH1187608A JPH1187608A (ja) 1999-03-30
JP2997231B2 true JP2997231B2 (ja) 2000-01-11

Family

ID=17186363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9248988A Expired - Fee Related JP2997231B2 (ja) 1997-09-12 1997-09-12 マルチ半導体ベアチップ実装モジュールの製造方法

Country Status (2)

Country Link
US (3) US6006426A (ja)
JP (1) JP2997231B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
US6544377B1 (en) * 1997-11-20 2003-04-08 Matsushita Electric Industrial Co., Ltd. Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
SG83785A1 (en) * 1999-04-30 2001-10-16 Esec Trading Sa Apparatus and method for mounting semiconductor chips on a substrate
JP4666546B2 (ja) * 1999-11-29 2011-04-06 パナソニック株式会社 加圧装置とこれを用いたバンプボンディング装置、貼り付け装置、及び圧着装置
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US20020038728A1 (en) * 2000-10-02 2002-04-04 Siemens Automotive Corporation Method and apparatus for making a load cell
US6920687B2 (en) * 2000-12-06 2005-07-26 Matsushita Electric Industrial Co., Ltd. Component mounting method employing temperature maintenance of positioning apparatus
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US7296727B2 (en) * 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
KR100462622B1 (ko) * 2002-10-28 2004-12-23 삼성전자주식회사 이층구조 정대전형 유기감광체
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US20070023478A1 (en) * 2005-08-01 2007-02-01 Tyco Electronics Corporation Thermocompression bonding module and method of using the same
US20080086873A1 (en) * 2006-10-11 2008-04-17 Juki Corporation Method and apparatus for mounting electronic part
JP5018117B2 (ja) * 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法
EP2226838A1 (en) * 2009-03-04 2010-09-08 ABB Research Ltd. Fixture apparatus for low-temperature and low-pressure sintering
US7845543B1 (en) * 2009-11-17 2010-12-07 Asm Assembly Automation Ltd Apparatus and method for bonding multiple dice
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
CN102529306B (zh) * 2010-12-29 2015-11-25 富泰华工业（深圳）有限公司 压力监控机台
JP5936968B2 (ja) * 2011-09-22 2016-06-22 株式会社東芝 半導体装置とその製造方法
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US10319619B2 (en) * 2014-12-05 2019-06-11 Samsung Electronics Co., Ltd. Equipment for manufacturing semiconductor devices and method for use of same for manufacturing semiconductor package components

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3216496A (en) * 1961-02-01 1965-11-09 Astro Dynamics Inc Heat sink for electronic devices
JPS6050948A (ja) * 1983-08-30 1985-03-22 Fujitsu Ltd 電子回路の放熱器
US4763405A (en) * 1986-08-21 1988-08-16 Matsushita Electric Industrial Co., Ltd. Chip-placement machine with test function
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4878991A (en) * 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
US4954453A (en) * 1989-02-24 1990-09-04 At&T Bell Laboratories Method of producing an article comprising a multichip assembly
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5149662A (en) * 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JP3069819B2 (ja) * 1992-05-28 2000-07-24 富士通株式会社 ヒートシンク並びに該ヒートシンクに用いるヒートシンク取付具及びヒートシンクを用いた可搬型電子装置
WO1994004013A1 (en) * 1992-08-06 1994-02-17 Pfu Limited Cooler for heat generation device
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JP3331570B2 (ja) * 1993-09-08 2002-10-07 ソニー株式会社 熱圧着装置と熱圧着方法および液晶表示装置の生産方法
US5394609A (en) * 1993-10-26 1995-03-07 International Business Machines, Corporation Method and apparatus for manufacture of printed circuit cards
US5482200A (en) * 1994-02-22 1996-01-09 Delco Electronics Corporation Method for applying solder to a fine pitch flip chip pattern
GB2287837B (en) * 1994-03-09 1997-10-08 Ming Der Chiou CPU cooling device
JP2834996B2 (ja) * 1994-03-17 1998-12-14 富士通株式会社 ヒートシンク
US5526875A (en) * 1994-10-14 1996-06-18 Lin; Shih-Jen Cooling device for CPU
DE29512677U1 (de) * 1995-08-07 1995-11-09 Chiou Ming Der CPU-Wärmeabführvorrichtung
US5894982A (en) * 1995-09-29 1999-04-20 Kabushiki Kaisha Toshiba Connecting apparatus
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages

Also Published As

Publication number Publication date
JPH1187608A (ja) 1999-03-30
US6122823A (en) 2000-09-26
US6240634B1 (en) 2001-06-05
US6006426A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
JP2997231B2 (ja) マルチ半導体ベアチップ実装モジュールの製造方法
US6174751B1 (en) Method of manufacturing resin encapsulated semiconductor device
US7932517B2 (en) Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP4663184B2 (ja) 半導体装置の製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JP2000137785A (ja) 非接触型ｉｃカードの製造方法および非接触型ｉｃカード
US6507118B1 (en) Multi-metal layer circuit
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP4034468B2 (ja) 半導体装置の製造方法
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0669278A (ja) 半導体素子の接続方法
US20110115099A1 (en) Flip-chip underfill
JPH11274227A (ja) 半導体チップの実装方法および装置
JP3319269B2 (ja) 電子部品接合方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP3399808B2 (ja) 多層チップの組み立て方法
WO2001033623A1 (en) Semiconductor device and its manufacturing method
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP2008311347A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees