JP2013197146A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2013197146A
JP2013197146A JP2012059925A JP2012059925A JP2013197146A JP 2013197146 A JP2013197146 A JP 2013197146A JP 2012059925 A JP2012059925 A JP 2012059925A JP 2012059925 A JP2012059925 A JP 2012059925A JP 2013197146 A JP2013197146 A JP 2013197146A
Authority
JP
Japan
Prior art keywords
manufacturing
wiring board
semiconductor device
semiconductor chip
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012059925A
Other languages
English (en)
Inventor
Yuichi Miyagawa
優一 宮川
Hideki Fujii
英樹 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012059925A priority Critical patent/JP2013197146A/ja
Publication of JP2013197146A publication Critical patent/JP2013197146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】配線基板を基準とした半導体チップの高さにばらつきが生じることを抑制する。
【解決手段】半導体チップ１０を吸着冶具１００の吸着面に吸着させる。また、配線基板２０上に接着層３０を設ける。ついで、吸着冶具１００を用いて半導体チップ１０を配線基板２０の接着層３０が設けられた領域に搭載する。また、吸着冶具１００から配線基板２０までの距離には、半導体チップ１０が接着層３０に接すると推定される第１設定距離が予め設定されている。そして半導体チップ１０を配線基板２０に搭載するときには、具体的には以下のように処理する。まず、吸着冶具１００を配線基板２０に向けて下降させる。そして、吸着冶具１００から配線基板２０までの距離が上記した第１設定距離になったことを検出したときに、吸着冶具１００の下降を停止する。そして、半導体チップ１０を開放した吸着冶具１００を上昇させる。
【選択図】図１

Description

本発明は、半導体チップを配線基板に搭載した半導体装置の製造方法及び半導体製造装置に関する。
半導体チップはそのままで使用されることは無く、インナーリードやインターポーザなどの配線基板に搭載された状態で使用される。半導体チップを配線基板に搭載する場合、配線基板上に接着層を形成した後、この接着層上に、吸着冶具を用いて搬送された半導体チップを搭載する。ここで、半導体チップを吸着冶具から離すタイミングを決めるためには、半導体チップが配線基板に搭載されたか否かを判断する必要がある。一般的には、例えば特許文献１に記載するように、半導体チップに加わる荷重を検出することにより、半導体チップが配線基板に搭載されたことを検出することが多い。
特開２００９−３０２１０７号公報
上記したように、半導体チップを配線基板に搭載するためには、配線基板に接着層を形成する必要がある。接着層は、半導体チップを搭載するときには硬化していない。このため、上記した荷重検出方式により半導体チップが配線基板に搭載されたか否かを判断した場合、配線基板を基準とした半導体チップの高さにばらつきが生じる可能性があった。
本発明によれば、半導体チップを吸着冶具の吸着面に吸着させる工程と、
配線基板上に接着層を設ける工程と、
前記吸着冶具を用いて前記半導体チップを前記配線基板の前記接着層が設けられた領域に搭載する工程と、
を備え、
前記吸着冶具から前記配線基板までの距離には、前記半導体チップが前記接着層に接すると推定される第１設定距離が予め設定されており、
前記半導体チップを前記配線基板に搭載する工程は、
前記吸着冶具を前記配線基板に向けて下降させる工程と、
前記吸着冶具から前記配線基板までの距離が前記第１設定距離になったことを検出したときに、前記吸着冶具の下降を停止する工程と、
前記半導体チップを開放した前記吸着冶具を上昇させる工程と、
を有する半導体装置の製造方法が提供される。
本発明によれば、吸着冶具から配線基板までの距離が上記した第１設定距離になったことを検出したときに、吸着冶具の下降を停止する。このため、配線基板を基準とした半導体チップの高さにばらつきが生じることを抑制できる。
本発明によれば、半導体チップを吸着して配線基板に搭載する吸着冶具と
前記吸着冶具の移動を制御する制御部と、
を備え、
前記制御部は、
前記吸着冶具から前記配線基板までの距離として、前記半導体チップが配線基板上の接着層に接すると推定される第１設定距離を予め記憶しており、
前記吸着冶具を前記配線基板に向けて下降させた後、前記吸着冶具から前記配線基板までの距離が前記第１設定距離になったことを検出したときに、前記吸着冶具の下降を停止し、
かつ、前記第１設定距離に位置していて前記半導体チップを開放した前記吸着冶具を上昇させる半導体製造装置が提供される。
本発明によれば、配線基板を基準とした半導体チップの高さにばらつきが生じることを抑制できる。
第１の実施形態に係る半導体装置の製造方法を示す断面図である。 凸部の配置を説明するための平面図である。 本実施形態で用いる半導体製造装置の構成を示す図である。 エキスパンダ部において吸着冶具が半導体チップをピックアップするときの詳細を示す断面図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。 第３の実施形態に係る半導体装置の製造方法を示す断面図である。 第４の実施形態に係る半導体装置の製造方法を示す断面図である。 第５の実施形態に係る半導体装置の製造方法を示す断面図である。 図８の変形例を示す断面図である。 第６の実施形態に係る半導体装置の製造方法を示す断面図である 第７の実施形態に係る半導体装置の製造方法を示す断面図である。 第８の実施形態に係る半導体装置の製造方法を示す断面図である。 第９の実施形態に係る半導体装置の製造方法を示す断面図である。 第１０の実施形態に係る半導体装置の製造方法を説明するための図である。 図１４の変形例を示す図である。 図１４の変形例を示す図である。 図１４の変形例を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１の各図は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。本図に示す半導体装置の製造方法は、以下の構成を有している。まず、半導体チップ１０を吸着冶具１００の吸着面に吸着させる。また、配線基板２０上に接着層３０を設ける。ついで、吸着冶具１００を用いて半導体チップ１０を配線基板２０の接着層３０が設けられた領域に搭載する。また、吸着冶具１００から配線基板２０までの距離には、半導体チップ１０が接着層３０に接すると推定される第１設定距離が予め設定されている。そして半導体チップ１０を配線基板２０に搭載するときには、具体的には以下のように処理する。まず、吸着冶具１００を配線基板２０に向けて下降させる。そして、吸着冶具１００から配線基板２０までの距離が上記した第１設定距離になったことを検出したときに、吸着冶具１００の下降を停止する。そして、半導体チップ１０を開放した吸着冶具１００を上昇させる。以下、詳細に説明する。
まず図１（ａ）に示すように、吸着冶具１００の吸着面に半導体チップ１０を吸着させる。半導体チップ１０は、能動面が吸着冶具１００の吸着面に対向している。吸着冶具１００の側面には、凸部１１０が設けられている。すなわち凸部１１０は、半導体チップ１０の周囲に位置している。凸部１１０の下端は吸着冶具１００の吸着面より下に突出しており、また平坦になっている。吸着冶具１００の吸着面に対する凸部１１０の突出量は、上記した第１設定距離に基づいて定められる。具体的には、凸部１１０の突出量は、配線基板２０のチップ搭載面に半導体チップ１０を搭載した後の状態における、配線基板２０のチップ搭載面に対する半導体チップ１０の能動面の高さの設計値と等しい。なお、凸部１１０は、少なくとも互いに異なる３箇所に設けられているのが好ましい。
また、配線基板２０のチップ搭載面に、熱硬化型の接着層３０を設ける。配線基板２０は、例えばインターポーザである。接着層３０は、例えば銀ペーストであるが、ＤＡＦ（Die Attachment Film）であってもよい。
次いで図１（ｂ）に示すように、凸部１１０の下面が配線基板２０のチップ搭載面に当接するまで、吸着冶具１００を下降させる。この状態で、半導体チップ１０の裏面は接着層３０に接している。なお、凸部１１０の下面が配線基板２０のチップ搭載面に当接したかどうかは、例えば吸着冶具１００が受ける反力の大きさを荷重センサ（図示せず）で検出することにより、判断することができる。
また、吸着冶具１００が配線基板２０を開放するタイミングは、凸部１１０が配線基板２０に当接した後であってもよいし、凸部１１０が配線基板２０に当接する直前であってもよい。
次いで図１（ｃ）に示すように、半導体チップ１０を開放した後の吸着冶具１００を上方に引き上げる。これにより、半導体チップ１０が配線基板２０に搭載される。その後、熱処理を行うことにより接着層３０を硬化させる。
図２は、凸部１１０の配置を説明するための平面図である。半導体チップ１０は一般的に矩形を有している。そして凸部１１０は、図２（ａ）に示すように、半導体チップ１０の４辺それぞれに対向する位置に設けられている。なお、図２（ｂ）に示すように、凸部１１０は半導体チップ１０の角部それぞれに対向する位置に設けられていてもよいし、他の位置に設けられていてもよい。
図３は、本実施形態で用いる半導体製造装置の構成を示す図である。この半導体製造装置は、上記した吸着冶具１００及び制御部５０を有している。制御部５０は、吸着冶具１００の移動及び動作を制御している。
またこの半導体製造装置は、接着層塗布部２００、フィーダ部３００、エキスパンダ部４００、及び搬送部５００を備えている。これらも制御部５０により制御されている。搬送部５００は、配線基板２０を移動させる。本図に示す例において、配線基板２０は複数互いにつながった状態で処理される。接着層塗布部２００は、複数の配線基板２０それぞれに接着層３０を塗布する。フィーダ部３００は、ウェハ状態から個片化された直後の半導体チップ１０を、ウェハ収容容器からエキスパンダ部４００に供給する。フィーダ部３００からエキスパンダ部４００に供給されるとき、半導体チップ１０はリングシート４２０上に搭載されている。エキスパンダ部４００は、リングシート４２０を引き伸ばすことにより、個片化された半導体チップ１０の相互間隔を広げる。吸着冶具１００は、エキスパンダ部４００において引き伸ばされたリングシート４２０から半導体チップ１０をピックアップする。ここでリングシート４２０が引き伸ばされることにより半導体チップ１０の相互間隔は広げられているため、吸着冶具１００は半導体チップ１０をピックアップしやすく、また凸部１１０がピックアップ対象となっていない半導体チップ１０と干渉することが抑制される。
図４は、エキスパンダ部４００において吸着冶具１００が半導体チップ１０をピックアップするときの詳細を示す断面図である。エキスパンダ部４００は、リングシート４２０の裏面側に押出部４１０を有している。押出部４１０は、リングシート４２０の裏面側からリングシート４２０を突き上げることにより、ピックアップ対象となっている半導体チップ１０を上方に押し上げる。吸着冶具１００は、押出部４１０により上方に押し上げられた半導体チップ１０を吸着し、配線基板２０に搭載する。ここで、凸部１１０は半導体チップ１０の周囲に位置しているため、凸部１１０がエキスパンダ部４００やリングシート４２０と干渉することが抑制される。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、吸着冶具１００から配線基板２０までの距離が第１設定距離になったことを検出したときに、吸着冶具１００の下降を停止する。このため、配線基板２０を基準とした半導体チップ１０の高さにばらつきが生じることを抑制できる。特に本実施形態では、吸着冶具１００に凸部１１０を設け、凸部１１０の下面を配線基板２０に当接させることにより、吸着冶具１００の下降を停止させる。従って、半導体チップ１０の高さがばらつくことをさらに抑制できる。
また、凸部１１０は３箇所以上設けられているため、凸部１１０が配線基板２０に当接したときに吸着冶具１００が傾くことを抑制できる。このため、半導体チップ１０が配線基板２０に対して傾くことを抑制できる。また本実施形態では、凸部１１０を半導体チップ１０の４辺それぞれに対向する位置に設けたため、半導体チップ１０を接着層３０に押し付けるときに、凸部１１０は、半導体チップ１０の面内位置を決める役割も果たす。従って、半導体チップ１０が面内方向にずれることを抑制できる。
（第２の実施形態）
図５は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の点を除いて第１の実施形態と同様である。
まず、吸着冶具１００には距離センサ１１２が設けられている。距離センサ１１２は、吸着冶具１００から配線基板２０までの距離を検出し、その検出値を制御部５０に出力する。距離センサ１１２は、例えば近接センサ、画像処理センサ、又はレーザ変位計である。
また、吸着冶具１００から配線基板２０までの距離には、第１設定距離よりも大きい第２設定距離が定められている。そして吸着冶具１００を配線基板２０に向けて下降させる工程において、制御部５０は、吸着冶具１００から配線基板２０までの距離が第２設定距離以上の時には、吸着冶具１００を第１速度で下降させる。そして吸着冶具１００から配線基板２０までの距離が第２設定距離未満の時、制御部５０は、吸着冶具１００を、第１速度より小さい第２速度で下降させる。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、吸着冶具１００から配線基板２０までの距離が第２設定距離以上の時には、吸着冶具１００を第１速度で下降させ、吸着冶具１００から配線基板２０までの距離が第２設定距離未満の時には、吸着冶具１００を、第１速度より小さい第２速度で下降させる。このため、凸部１１０が配線基板２０に当接するときに配線基板２０に加わる負荷を小さくできる。
（第３の実施形態）
図６は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の点を除いて第１の実施形態と同様である。
まず、吸着冶具１００には、凸部１１０の代わりに距離センサ１１２が設けられている。距離センサ１１２は、吸着冶具１００から配線基板２０までの距離を検出し、その検出値を制御部５０に出力する。そして制御部５０は、吸着冶具１００を配線基板２０に向けて下降させるとき、距離センサ１１２の検出値が第１設定距離になったときに、吸着冶具１００の下降を停止する。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、半導体チップ１０の下面から接着層３０がはみ出しても、接着層３０が吸着冶具１００の構成部品（例えば第１の実施形態における凸部１１０）に付着することを抑制できる。
（第４の実施形態）
図７は、第４の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の点を除いて第１の実施形態と同様である。
まず、吸着冶具１００には、凸部１１０の代わりに近接センサ１２０の第２部品１２４が設けられている。第２部品１２４は、例えば吸着冶具１００の支持軸に取り付けられている。また半導体製造装置には近接センサ１２０の第１部品１２２が設けられている。第１部品１２２は、配線基板２０から吸着冶具１００までの距離が第１設定距離になったときに、第２部品１２４と対向する位置に固定されている。そして第１部品１２２は、第２部品１２４と対向したときに、制御部５０に第２部品１２４を検出したことを出力する。そして制御部５０は、吸着冶具１００を配線基板２０に向けて下降させるとき、近接センサ１２０が動作して第１部品１２２からの出力を受信したときに、吸着冶具１００の下降を停止する。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、半導体チップ１０の下面から接着層３０がはみ出しても、接着層３０が吸着冶具１００の構成部品（例えば第１の実施形態における凸部１１０）に付着することを抑制できる。
（第５の実施形態）
図８は、第５の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の点を除いて第１〜第４の実施形態のいずれかに係る半導体装置の製造方法と同様である。なお図８は、第１の実施形態と同様の場合を示している。
まず、吸着冶具１００は第１ヒータ１０２を内蔵している。そして半導体チップ１０を配線基板２０上に搭載するとき、接着層３０は、半導体チップ１０を介して第１ヒータ１０２から熱が加えられる。詳細には、吸着冶具１００の下降を停止した後、所定の時間を経過してから吸着冶具１００の上昇（退避）が行われることにより、第１ヒータ１０２から接着層３０に熱が加えられる。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、吸着冶具１００の下降を停止した状態、すなわち吸着冶具１００と配線基板２０の距離が第１設定距離に維持された状態で接着層３０に熱を加える。このため、接着層３０が少なくとも硬化しつつある状態になるため、吸着冶具１００を退避させた後に接着層３０を硬化させる場合と比較して、接着層３０の硬化時に半導体チップ１０の高さが変動することを抑制できる。
なお本実施形態において、図９に示すように、配線基板２０を搭載するステージ１３０に第２ヒータ２２を設け、第１ヒータ１０２と第２ヒータ２２の双方から接着層３０を加熱してもよい。また図９に示す例において、第１ヒータ１０２を設けずに第２ヒータ２２のみを設けてもよい。
（第６の実施形態）
図１０の各図は、第６の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１０の上に第２の半導体チップ１２を搭載したチップオンチップ構造を有している。そして本実施形態では、第１設定距離は、半導体チップ１０と第２の半導体チップ１２とで互いに異なる。具体的には、半導体チップ１０における第１設定距離よりも、第２の半導体チップ１２における第１設定距離は大きい。
まず図１０（ａ）に示すように、吸着冶具１００を用いて配線基板２０上に半導体チップ１０を搭載する。半導体チップ１０を配線基板２０上に搭載する方法は、第１〜第５の実施形態のいずれかに示した方法と同様である。
次いで図１０（ｂ）に示すように、半導体チップ１０の上面に接着層３２を設ける。次いで、吸着冶具１０１に第２の半導体チップ１２を吸着し、第２の半導体チップ１２を半導体チップ１０上に搭載する。ここで吸着冶具１０１には凸部１１１が設けられている。凸部１１１は、３箇所以上、例えば、第２の半導体チップ１２の４辺それぞれに対向する位置に設けられている。また凸部１１１は、平面視で半導体チップ１０に干渉しない位置に設けられているため、第２の半導体チップ１２を半導体チップ１０上に搭載するとき、凸部１１１は半導体チップ１０と干渉せずに配線基板２０に当接する。すなわち第２の半導体チップ１２を搭載するとき、吸着冶具１０１の下降は、凸部１１１が配線基板２０に当接することにより、吸着冶具１０１から配線基板２０までの距離が第１設定距離になったときに停止する。そして吸着冶具１０１の吸着面から凸部１１１の下面までの距離は、第２の半導体チップ１２を半導体チップ１０上に搭載したときの第２の半導体チップ１２の上面から配線基板２０のチップ搭載面までの距離に等しい。このため、配線基板２０のチップ搭載面を基準としたときの第２の半導体チップ１２の高さは、ばらつきが少なくなる。
その後、図１０（ｃ）に示すように、吸着冶具１０１を上昇させる。そして第２の半導体チップ１２と配線基板２０とを、ボンディングワイヤ４０を用いて接続する。なお図示していないが、半導体チップ１０と配線基板２０も、ボンディングワイヤを用いて接続されてもよい。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、半導体チップ１０の上に第２の半導体チップ１２を搭載する構造を有しているが、この場合においても、第２の半導体チップ１２の高さがばらつくことを抑制できる。
（第７の実施形態）
図１１の各図は、第７の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の点を除いて第６の実施形態に係る半導体装置の製造方法と同様である。
本実施形態において半導体チップ１０を搭載するとき、吸着冶具１００には凸部１１０が設けられていない。そして制御部５０は、吸着冶具１００が受ける反力の検出値に基づいて、吸着冶具１００の下降を停止させる。なお本実施形態において、半導体チップ１０は、ワイヤボンディングを用いて配線基板２０に接続されてもよいし、配線基板２０に対してフリップチップ実装されてもよい。
本実施形態によっても、最上層に位置する半導体チップである第２の半導体チップ１２を搭載するときには凸部１１１が配線基板２０に当接するため、配線基板２０のチップ搭載面を基準としたときの第２の半導体チップ１２の高さがばらつくことを抑制できる。
（第８の実施形態）
図１２の各図は、第８の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、以下の点を除いて第６の実施形態に係る半導体装置の製造方法と同様である。
本実施形態において、凸部１１１は、平面視で半導体チップ１０と重なる位置に設けられている。そして吸着冶具１０１の吸着面から凸部１１１の下面までの距離は、第２の半導体チップ１２を半導体チップ１０上に搭載したときに半導体チップ１０の上面から第２の半導体チップ１２の上面までの距離に等しい。
そして図１２（ｂ）に示すように、第２の半導体チップ１２を半導体チップ１０上に搭載するとき、凸部１１１は半導体チップ１０の上面に当接する。すなわち、第２の半導体チップ１２を搭載するとき、吸着冶具１０１の下降は、半導体チップ１０から配線基板２０までの距離に基づいて制御される。そして、第２の半導体チップ１２の高さは、半導体チップ１０の上面を基準に定められる。
本実施形態によっても、第６の実施形態と同様の効果を得ることができる。
（第９の実施形態）
図１３は、第９の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態において、配線基板２０上には半導体チップ１０と第２の半導体チップ１２の双方が搭載される。半導体チップ１０は、例えば信号送信用のインダクタ１１を有しており、第２の半導体チップ１２は信号受信用のインダクタ１３を有している。インダクタ１１，１３は、いずれも巻軸が、半導体チップ１０及び第２の半導体チップ１２の基板と略平行な方向を向いている。
まず図１３（ａ）に示すように、吸着冶具１００を用いて半導体チップ１０を配線基板２０上に搭載する。この搭載方法は、第１〜第５の実施形態のいずれかと同様である。このため、配線基板２０のチップ搭載面を基準としたとき、半導体チップ１０の高さがばらつくことを抑制できる。
次いで図１３（ｂ）に示すように、吸着冶具１０１を用いて第２の半導体チップ１２を配線基板２０上に搭載する。この搭載方法は、第１〜第５の実施形態のいずれかにおいて半導体チップ１０を配線基板２０上に搭載する方法と同様である。このため、配線基板２０のチップ搭載面を基準としたとき、第２の半導体チップ１２の高さがばらつくことを抑制できる。
本実施形態において、吸着冶具１００の凸部１１０と吸着冶具１０１の凸部１１１の高さは、配線基板２０を基準としたときに、半導体チップ１０のインダクタ１１の高さが第２の半導体チップ１２のインダクタ１３の高さと等しくなるように設定されている。このため、インダクタ１１とインダクタ１３が精度よく対向するため、これらが誘導結合しやすくなる。従って、インダクタ１１とインダクタ１３の間で通信エラーが生じることを抑制できる。
（第１０の実施形態）
図１４（ａ）は、第１０の実施形態に係る半導体装置の製造方法を説明するための平面図であり、図１４（ｂ）は図１４（ａ）の断面模式図である。本実施形態では、半導体装置は配線基板２０の代わりにリードフレーム６０を有している点を除いて、第１〜第５の実施形態のいずれかと同様である。なお半導体装置は、裏面露出型のＱＦＰやＳＯＰであってもよい。
リードフレーム６０は、ダイパッド６２、リード６４、及び吊りリード６６を有している。半導体チップ１０はリードフレーム６０のダイパッド６２上に搭載される。そして吸着冶具１００の凸部１１０は、ダイパッド６２のうち半導体チップ１０とは重ならない領域に当接する。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
なお本実施形態において、ダイパッド６２上に半導体チップ１０を搭載するとき、吊りリード６６がダイパッド６２と同一平面に位置していることがある。このような場合は、ダイパッド６２に凸部１１０が当接してもよいが、図１５に示すように、ダイパッド６２を搭載するステージ７０に凸部１１０が当接するようにしてもよいし、図１６に示すように、吊りリード６６に凸部１１０が当接するようにしてもよい。
また、ダイパッド６２のうち半導体チップ１０と重なっていない領域が狭いときは、図１７に示すように、吊りリード６６とダイパッド６２の接合部分に拡張部６８を設け、凸部１１０が拡張部６８に当接するようにしてもよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば配線基板２０は、インターポーザやリードフレーム以外の構造を有していてもよい。
１０ 半導体チップ
１１ インダクタ
１２ 半導体チップ
１３ インダクタ
２０ 配線基板
２２ 第２ヒータ
３０ 接着層
３２ 接着層
４０ ボンディングワイヤ
５０ 制御部
６０ リードフレーム
６２ ダイパッド
６４ リード
６６ 吊りリード
６８ 拡張部
７０ ステージ
１００ 吸着冶具
１０１ 吸着冶具
１０２ 第１ヒータ
１１０ 凸部
１１１ 凸部
１１２ 距離センサ
１２０ 近接センサ
１２２ 第１部品
１２４ 第２部品
１３０ ステージ
２００ 接着層塗布部
３００ フィーダ部
４００ エキスパンダ部
４１０ 押出部
４２０ リングシート
５００ 搬送部

Claims (17)

  1. 半導体チップを吸着冶具の吸着面に吸着させる工程と、
    配線基板上に接着層を設ける工程と、
    前記吸着冶具を用いて前記半導体チップを前記配線基板の前記接着層が設けられた領域に搭載する工程と、
    を備え、
    前記吸着冶具から前記配線基板までの距離には、前記半導体チップが前記接着層に接すると推定される第１設定距離が予め設定されており、
    前記半導体チップを前記配線基板に搭載する工程は、
    前記吸着冶具を前記配線基板に向けて下降させる工程と、
    前記吸着冶具から前記配線基板までの距離が前記第１設定距離になったことを検出したときに、前記吸着冶具の下降を停止する工程と、
    前記半導体チップを開放した前記吸着冶具を上昇させる工程と、
    を有する半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記吸着冶具には、吸着された前記半導体チップの周囲に位置していて前記吸着面よりも突出した凸部が設けられており、
    前記凸部の突出量は、前記第１設定距離に基づいて定められており、
    前記吸着冶具の下降を停止する工程において、前記凸部が前記配線基板に当接したことを検出したときに、前記吸着冶具の下降を停止する半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記吸着冶具から前記配線基板までの距離には、前記第１設定距離よりも大きい第２設定距離が定められており、
    前記吸着冶具を前記配線基板に向けて下降させる工程において、
    前記吸着冶具から前記配線基板までの距離が前記第２設定距離以上の時には、前記吸着冶具を第１速度で下降させ、
    前記吸着冶具から前記配線基板までの距離が前記第２設定距離未満の時には、前記吸着冶具を、第１速度より小さい第２速度で下降させる半導体装置の製造方法。
  4. 請求項２又は３に記載の半導体装置の製造方法において、
    前記凸部は、少なくとも互いに異なる３箇所に設けられている半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記半導体チップの平面形状は矩形であり、
    前記凸部は、前記半導体チップの４辺それぞれに対向する位置に設けられている半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記吸着冶具の下降を停止する工程において、前記吸着冶具から前記配線基板までの距離を検出する距離センサの検出値が前記第１設定距離になったときに、前記吸着冶具の下降を停止する半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記配線基板から前記吸着冶具までの距離が前記第１設定距離になったときに動作する近接センサが設けられており、
    前記吸着冶具の下降を停止する工程において、前記近接センサが動作したときに、前記吸着冶具の下降を停止する半導体装置の製造方法。
  8. 請求項１〜７のいずれか一項に記載の半導体装置の製造方法において、
    前記接着層は熱硬化型であり、
    前記吸着冶具の下降を停止する工程と、前記吸着冶具を上昇させる工程との間に、前記接着層に熱を加える工程を備える半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記吸着冶具は第１加熱部を備えており、
    前記接着層は、前記第１加熱部から熱を加えられる半導体装置の製造方法。
  10. 請求項８又は９に記載の半導体装置の製造方法において、
    前記配線基板を搭載するステージは第２加熱部を備えており、
    前記接着層は、前記第２加熱部から熱を加えられる半導体装置の製造方法。
  11. 請求項１〜１０のいずれか一項に記載の半導体装置の製造方法において、
    前記配線基板上には、複数の前記半導体チップが積層され、
    前記第１設定距離は、前記複数の半導体チップそれぞれによって異なる半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記複数の半導体チップそれぞれを搭載するときの前記吸着冶具の下降を停止する工程において、前記吸着冶具から前記配線基板までの距離に基づいて、前記吸着冶具から前記配線基板までの距離が前記第１設定距離になったことを検出する半導体装置の製造方法。
  13. 請求項１１に記載の半導体装置の製造方法において、
    ２段目以降の前記半導体チップを搭載するときの前記吸着冶具の下降を停止する工程において、一段下の前記半導体チップから前記吸着冶具までの距離に基づいて、前記吸着冶具から前記配線基板までの距離が前記第１設定距離になったことを検出する半導体装置の製造方法。
  14. 請求項１〜１３のいずれか一項に記載の半導体装置の製造方法において、
    前記配線基板はインターポーザである半導体装置の製造方法。
  15. 請求項１〜１３のいずれか一項に記載の半導体装置の製造方法において、
    前記配線基板はリードフレームである半導体装置の製造方法。
  16. 請求項１〜１５のいずれか一項に記載の半導体装置の製造方法において、
    前記半導体チップは、信号送信用又は信号受信用のインダクタを備えており、
    前記インダクタは、巻軸が前記半導体チップの基板と略平行な方向を向いている半導体装置の製造方法。
  17. 半導体チップを吸着して配線基板に搭載する吸着冶具と、
    前記吸着冶具の移動および動作を制御する制御部と、
    を備え、
    前記制御部は、
    前記吸着冶具から前記配線基板までの距離として、前記半導体チップが配線基板上の接着層に接すると推定される第１設定距離を予め記憶しており、
    前記吸着冶具を前記配線基板に向けて下降させた後、前記吸着冶具から前記配線基板までの距離が前記第１設定距離になったことを検出したときに、前記吸着冶具の下降を停止し、
    かつ、前記第１設定距離に位置していて前記半導体チップを開放した前記吸着冶具を上昇させる半導体製造装置。
JP2012059925A 2012-03-16 2012-03-16 半導体装置の製造方法及び半導体製造装置 Pending JP2013197146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012059925A JP2013197146A (ja) 2012-03-16 2012-03-16 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012059925A JP2013197146A (ja) 2012-03-16 2012-03-16 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2013197146A true JP2013197146A (ja) 2013-09-30

Family

ID=49395789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012059925A Pending JP2013197146A (ja) 2012-03-16 2012-03-16 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2013197146A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015200635A (ja) * 2014-04-01 2015-11-12 株式会社デンソー 流量センサ及びその製造方法
US9368372B1 (en) 2015-01-09 2016-06-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2016146372A (ja) * 2015-02-06 2016-08-12 株式会社ジェイデバイス 半導体装置、半導体装置の製造方法、及び製造装置
WO2018143222A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体チップの実装装置および実装方法
DE102018113305A1 (de) * 2018-06-05 2019-12-05 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines elektronischen bauteils
KR20190135858A (ko) * 2018-05-29 2019-12-09 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20210015662A (ko) * 2019-08-01 2021-02-10 신에츠 엔지니어링 가부시키가이샤 워크 전사 장치와 워크 전사 척 및 워크 전사 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217332A (ja) * 1990-12-19 1992-08-07 Sumitomo Electric Ind Ltd 半導体素子のダイボンディング方法および装置
JPH05198621A (ja) * 1992-01-21 1993-08-06 Matsushita Electric Ind Co Ltd フリップチップｉｃの実装装置
JPH07326636A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法
JPH0964071A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp ボンディング装置及び半導体ｉｃの製造方法
US5662763A (en) * 1992-12-01 1997-09-02 Kabushiki Kaisha Toshiba Mount apparatus
JP2001135647A (ja) * 1999-11-08 2001-05-18 Shibaura Mechatronics Corp ペレットボンディング方法および装置
JP2001196442A (ja) * 2000-01-11 2001-07-19 Sony Corp ピックアップ装置及びワークのピックアップ方法並びにそのプログラムを格納した記憶媒体
US20020030089A1 (en) * 2000-09-12 2002-03-14 Felix Leu Method and apparatus for mounting semiconductor chips
JP2005019957A (ja) * 2003-06-03 2005-01-20 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP2010003962A (ja) * 2008-06-23 2010-01-07 Denso Corp 電子部品の製造装置および製造方法
JP2011135102A (ja) * 2011-03-23 2011-07-07 Renesas Electronics Corp 半導体装置
JP2012054535A (ja) * 2010-08-06 2012-03-15 Renesas Electronics Corp 半導体装置、電子装置、及び半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217332A (ja) * 1990-12-19 1992-08-07 Sumitomo Electric Ind Ltd 半導体素子のダイボンディング方法および装置
JPH05198621A (ja) * 1992-01-21 1993-08-06 Matsushita Electric Ind Co Ltd フリップチップｉｃの実装装置
US5662763A (en) * 1992-12-01 1997-09-02 Kabushiki Kaisha Toshiba Mount apparatus
JPH07326636A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法
JPH0964071A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp ボンディング装置及び半導体ｉｃの製造方法
JP2001135647A (ja) * 1999-11-08 2001-05-18 Shibaura Mechatronics Corp ペレットボンディング方法および装置
JP2001196442A (ja) * 2000-01-11 2001-07-19 Sony Corp ピックアップ装置及びワークのピックアップ方法並びにそのプログラムを格納した記憶媒体
US20020030089A1 (en) * 2000-09-12 2002-03-14 Felix Leu Method and apparatus for mounting semiconductor chips
JP2005019957A (ja) * 2003-06-03 2005-01-20 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP2010003962A (ja) * 2008-06-23 2010-01-07 Denso Corp 電子部品の製造装置および製造方法
JP2012054535A (ja) * 2010-08-06 2012-03-15 Renesas Electronics Corp 半導体装置、電子装置、及び半導体装置の製造方法
JP2011135102A (ja) * 2011-03-23 2011-07-07 Renesas Electronics Corp 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015200635A (ja) * 2014-04-01 2015-11-12 株式会社デンソー 流量センサ及びその製造方法
US9368372B1 (en) 2015-01-09 2016-06-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2016129205A (ja) * 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105789074A (zh) * 2015-01-09 2016-07-20 瑞萨电子株式会社 用于制造半导体器件的方法
JP2016146372A (ja) * 2015-02-06 2016-08-12 株式会社ジェイデバイス 半導体装置、半導体装置の製造方法、及び製造装置
TWI666738B (zh) * 2017-01-31 2019-07-21 日商新川股份有限公司 半導體晶片的安裝裝置及安裝方法
WO2018143222A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体チップの実装装置および実装方法
US10978420B2 (en) 2017-01-31 2021-04-13 Shinkawa Ltd. Semiconductor chip mounting apparatus and semiconductor chip mounting method
KR20190135858A (ko) * 2018-05-29 2019-12-09 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR102540859B1 (ko) 2018-05-29 2023-06-07 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
DE102018113305A1 (de) * 2018-06-05 2019-12-05 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines elektronischen bauteils
KR20210015662A (ko) * 2019-08-01 2021-02-10 신에츠 엔지니어링 가부시키가이샤 워크 전사 장치와 워크 전사 척 및 워크 전사 방법
JP2021027098A (ja) * 2019-08-01 2021-02-22 信越エンジニアリング株式会社 ワーク転写装置及びワーク転写チャック並びにワーク転写方法
KR102362669B1 (ko) 2019-08-01 2022-02-11 신에츠 엔지니어링 가부시키가이샤 워크 전사 장치와 워크 전사 척 및 워크 전사 방법

Similar Documents

Publication Publication Date Title
JP2013197146A (ja) 半導体装置の製造方法及び半導体製造装置
KR101625414B1 (ko) 패키지 온 패키지 반도체 디바이스를 테스트하는 장치 및 그 디바이스를 테스트 하는 방법
JP5123357B2 (ja) ダイボンダ及びピックアップ装置
US8720519B2 (en) Electronic packaging apparatus and electronic packaging method
JP6341641B2 (ja) ダイボンダ
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP6643197B2 (ja) 半導体製造装置および半導体装置の製造方法
TW201239977A (en) Pick-Up Method of Die Bonder and Die Bonder
US11521950B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP2016139630A (ja) 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP2008270591A (ja) ダイボンダにおける湾曲回路基板の固定方法及びプログラム
KR20190032180A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿
TWI550751B (zh) Grain adapter and bonding method
JP2015162590A (ja) ボンディング装置およびボンディング方法
JP2013034001A (ja) ダイボンダ並びにピックアップ方法及びピックアップ装置
JP2019530248A (ja) ユニバーサルチップバッチボンディング装置及び方法
JP6200735B2 (ja) ダイボンダ及びボンディング方法
KR20140141436A (ko) 반도체 칩 접합 장치 및 이를 이용한 반도체 칩 접합 방법
JP2015053418A (ja) 半導体製造装置
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
JP2008263039A (ja) 接続材料塗布装置および半導体装置の製造方法
KR101577026B1 (ko) 솔더 리플로용 기판 지그의 조립 및 이송장치
JP5953069B2 (ja) ダイボンダ
JP2013172069A (ja) 半導体装置及びその製造方法
JP2014157904A (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816